CN103219279A - 具有铜内部互连的半导体设备及其制造方法 - Google Patents

具有铜内部互连的半导体设备及其制造方法 Download PDF

Info

Publication number
CN103219279A
CN103219279A CN201310017487XA CN201310017487A CN103219279A CN 103219279 A CN103219279 A CN 103219279A CN 201310017487X A CN201310017487X A CN 201310017487XA CN 201310017487 A CN201310017487 A CN 201310017487A CN 103219279 A CN103219279 A CN 103219279A
Authority
CN
China
Prior art keywords
layer
copper
nitrogenize
hole
bronze medal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310017487XA
Other languages
English (en)
Other versions
CN103219279B (zh
Inventor
张洵渊
H·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103219279A publication Critical patent/CN103219279A/zh
Application granted granted Critical
Publication of CN103219279B publication Critical patent/CN103219279B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供具有铜内部互连的半导体设备及其制造方法。在一具体实施例中，在例如经前段加工的基板上制成有铜内部互连的半导体设备。该方法包括：形成铜层于基板上。该铜层由晶粒形成。该铜层经改质使得该经改质的铜层有约0.05微米以上的平均粒径。在该方法中，蚀刻该经改质的铜层以形成沿着该基板的线路以及由该线路向上延伸的通孔。

Description

具有铜内部互连的半导体设备及其制造方法
技术领域
本揭示内容大体涉及有铜内部互连的半导体设备及其制造方法，且更特别的是，有关于有低电阻率铜内部互连的半导体设备以及用于制造此类半导体设备的方法。
背景技术
集成电路大体包含形成于晶圆上及内的电子组件，例如晶体管、电容器及其类似者。电子组件上形成一个或多个金属层以提供电子组件之间的连接以及提供与外部设备的连接。通常，沉积层间电介质材料，以及常通过单或双镶嵌工艺(damascene process)在电介质材料中形成内部互连结构，例如通孔(via)及线路。
半导体工业的趋势是最小化或按比例缩放集成电路，以便提供更小的集成电路及改善效能，例如增加速度及减少耗电量。尽管集成电路中过去常用铝及铝合金作为传导线的材料，然而目前的趋势是用铜作为导电材料，因为铜有优于铝的电气特性，例如较高的导电系数，以及较高的熔点。
与铜内部互连有关的问题之一是在铜线路或铜通孔的特征尺寸减到75纳米以下时，铜的电阻率会增加。据信电阻率增加大部分是由小晶粒(grain)或微晶(crystallite)尺寸(通常小于约0.02微米)造成。在晶界(grain boundary)处的散射会增加金属的电阻。为了成长在铜线路及铜通孔内的晶粒，已有人实施在沉积铜之前可沉积晶粒成长促进层及/或镀覆种子层(plating seed layer)的方法。不过，与所述方法有关的工艺可能使电介质材料的机能劣化，而导致泄露及/或k值增加。再者，在所述工艺期间可能在线路及通孔中产生空穴。此外，所述工艺可能在较深的部分留下小晶粒，而增加电迁移。
因此，最好提供半导体设备中有电阻率减少及电迁移阻力增加的铜内部互连，以及用于制造此类铜内部互连的方法。此外，最好提供内部互连及内部互连制造方法，其中铜线路有增加的粒径与竹节微结构(bamboo microstructure)。此外，由以下结合附图及【技术领域】及【背景技术】的详细说明及随附的权利要求可明白其它合意的特征及特性。
发明内容
提供具有铜内部互连的半导体设备及其制造方法。根据一个具体实施例，在基板(例如经前段(FEOL)加工的基板)上制成有铜内部互连的半导体设备。该方法包括：形成铜层于基板上。该铜层是由晶粒形成以及加以改质(modify)使得该经改质的铜层有约0.05微米以上的平均粒径。在该方法中，蚀刻该经改质的铜层以形成沿着该基板的线路以及由该线路向上延伸的通孔。
根据另一具体实施例，提供一种具有铜内部互连的半导体设备的制造方法。该方法在经FEOL加工的基板上形成铜层。退火该铜层以及在该铜层内成长晶粒以形成竹节微结构。在该方法中，蚀刻退火后的铜层以形成沿着该基板的线路，以及由单晶体形成和由该线路向上延伸的通孔。沉积上覆该线路及包围该通孔的电介质材料。
在另一具体实施例中，提供一种制造于经FEOL加工的基板上的铜内部互连。该铜内部互连包含由铜线路及铜通孔构成的第一铜层。该铜线路是形成于该经FEOL加工的基板上以及有约0.05微米以上的平均粒径。该铜通孔是与该铜线路整体成形而且由该铜线路以约90度角向上延伸。该铜通孔有顶面及侧面而且由单晶体形成。该铜内部互连还包含在该铜线路及该通孔的侧面上的障蔽层。该障蔽层为钴、钛、钌、氮化钽或锰，或彼等的组合。在该铜内部互连中，电介质材料上覆该经FEOL加工的基板以及该铜线路上的该障蔽层，而且包围在该铜通孔上的该障蔽层。在该电介质材料上方设有层间障蔽物(interlayerbarrier)。再者，该铜内部互连包含由铜形成而上覆该铜通孔及该层间障蔽物的第二铜层。
附图说明
以下结合附图描述铜内部互连及其制造方法，其中类似的组件用相同的组件符号表示。
图1为根据本发明各种具体实施例在制造有铜内部互连的半导体设备期间形成于基板上的铜层的透视图；
图2至图4为根据本发明各种具体实施例图标用于由图1的铜层形成铜内部互连的掩模及氮化步骤的横截面图；
图5为根据各种具体实施例图标在部分氮化后及通孔掩模图案化后的图1的铜层的上视图；
图6为沿着图5的直线6-6绘出的横截面图，根据各种具体实施例图标可由铜层形成铜通孔及铜线路的铜层氮化；
图7为沿着图5的直线6-6绘出的横截面图，根据各种具体实施例图标在掩模移除后通过氮化铜层所形成的铜通孔及铜线路；
图8为根据各种具体实施例图标与图7在相同阶段的铜内部互连，但沿着图5的直线8-8绘出的横截面图，；
图9及图10为根据各种具体实施例图标与图7类似在进一步加工以形成铜内部互连之后的横截面图；
图11为根据各种具体实施例图标用于形成层间材料的替代方法的横截面图；以及
图12至图16为根据各种具体实施例图标用于氮化铜层及形成铜线路和铜通孔的替代方法的横截面图。
主要组件符号说明
10      基板                 12         绝缘体材料
14      扩散障蔽层           16         铜层
18      线路掩模             20         掩模区
22      未掩模区             24         通孔掩模
26      未掩模部分           28         掩模部分
29      选定深度             30         铜线路
32      顶面                 34、44     侧面
40      铜通孔               42         顶面
46      夹角                 50         晶界
56      障蔽层               58         电介质材料
60      层间材料             64         第二铜层
66      部分                 68         帽盖部分
70      铜内部互连           72         囊袋
74      空穴。
具体实施方式
以下的详细说明在本质上只是示范而非旨在限制铜内部互连或铜内部互连的制造方法、应用或用途。此外，希望不受明示或暗示于【技术领域】、【背景技术】、【发明内容】或【具体实施方式】之中的理论约束。
根据本发明的各种具体实施例，用于制造半导体设备的铜内部互连的方法使晶粒或微晶成长至约有0.05微米以上的尺寸，例如约0.10微米。晶粒成长使得铜线路有竹节微结构(bamboo microstructure)。在半导体工业中，"竹节微结构"是指有垂直晶界的狭窄接线(wire)，亦即，与电流呈直角，好像竹支(bamboo culm)的节点。由于竹节微结构的晶界与电流垂直，因此可排除晶界扩散因子(boundary diffusion factor)，以及相应地减少材料运送(material transport)。此外，较大的晶粒在给定长度的铜线路中必然形成较小的晶界，以致于电迁移效应的可能性较低。
图1至图16图标铜内部互连的不同具体实施例以及用于在基板(例如，经前段(FEOL)加工的晶圆)上制造所述铜内部互连的方法步骤。虽然在此是在铜内部互连的背景下描述本发明，然而不希望本发明限于纯铜，而且有些具体实施例可利用由铜及达10%的其它金属形成的铜合金，其它金属例如锰、铝、锡、铬、钴、铷、硅及/或钨。为求方便而非限制，此类铜合金与纯铜在此一起被称作"铜"。制造有铜内部互连的半导体装置的各种步骤为众所周知，因此为求简明，本文只简述许多现有的步骤或整个省略而不提供现有的工艺细节。
请翻到图1，在一示范具体实施例中，该制造方法以执行可形成基板10的FEOL加工开始。作为经FEOL加工的晶圆，基板10可包含常用FEOL加工来形成及被由氧化物、氮化物或其它电介质形成的绝缘体材料12包围的任何设备，例如逻辑单元(logic cell)、晶体管、二极管及其类似者。该方法包括：沉积扩散障蔽层14于基板10上。在一示范具体实施例中，扩散障蔽层14为氮化硅或硅化锰，以及用氮化硅或硅化锰的化学气相沉积法(CVD)形成扩散障蔽层14。扩散障蔽层14经形成可抑制铜扩散到绝缘体材料12。在一些具体实施例中，扩散障蔽层14可视为基板10的一部分。其它具体实施例可免除沉积及使用扩散障蔽层14。
如图1所示，铜层16沉积在基板10上方。具体言之，铜层16是用物理气相沉积法(PVD)沉积于扩散障蔽层14上。用PVD沉积的铜层16有较好的(111)晶向。在PVD工艺后，该方法提供在惰性气体或惰性气体与氢的混合物的环境下退火铜层16，例如常用约100至350度C的温度炉内退火约1小时。该环境应该几乎无氧，亦即，含有小于约100ppm的氧。由于该退火，铜层16会被其中晶粒的成长改质使得平均粒径大于约0.05微米，例如约0.1微米。
如图2所示，在退火铜层16后，掩模材料形成在铜层16上方并且被微影图案化成线路掩模18。线路掩模18定义铜层16的掩模区20与未掩模区22。然后，氮化铜层16，如图3所示。具体言之，氮电浆离子植入用来氮化铜层16的未掩模区22。该氮化在基板10终止。然后，移除线路掩模18，如图4所示，而留下掩模区20与未掩模/氮化区22。
图5的俯视图是图标移除线路掩模18之后以及形成与微影图案化通孔掩模(via mask)24之后的铜层16。如图5所示，通孔掩模24为实质圆形而且位于前述掩模区20的上方，从而定义图6的区20的未掩模部分26与区20的掩模部分28。图6图标随后再度被氮化的铜层16，例如用氮电浆离子植入。不过，该氮化工艺被控制成可氮化未掩模部分26至选定深度29。结果，形成铜线路30，以及在移除通孔掩模24后有如图7及图8所示的顶面32及侧面34。此外，形成有顶面42及侧面44的铜通孔40。图7及图8图标铜通孔40与铜线路30整体成形以及定义铜通孔40与铜线路30约有90度的夹角46。此外，图7及图8显示铜通孔40由铜线路30向上延伸。再者，图8图标铜线路30形成有竹节结构，其具有晶界50实质垂直于铜线路30。在该示范具体实施例中，铜通孔40实质由单晶体形成以及实质不包含晶界。这是有可能的，因为通孔小于晶粒的尺寸。
在形成铜线路30及铜通孔40后，通过浸入盐酸(HCl)溶液来湿蚀刻未掩模区22及未掩模部分26之中的氮化铜。该HCl选择性地蚀刻氮化铜22、26而不侵蚀铜线路30及铜通孔40。如图9所示，在铜线路30顶面及侧面32、34上和铜通孔40的顶面及侧面42、44上形成障蔽层56。例如，由钴、钛、钌、氮化钽或锰或所述材料的组合组成的薄共形障蔽层56可选择性地沉积于铜线路30及铜通孔40的表面上，例如用原子层沉积法(ALD)或CVD。众所周知，有许多金属膜选择性沉积于铜上的方法，例如锰选择性成长于铜上的方法，例如如Au,Yeung;Lin,Youbo;Kim,Hoon;Beh,Eugene;Liu,Yiqun;Gordon,Roy G.等著者在期刊Electrochemical Society(2010)157：D341-D345在"Selective Chemical Vapor Deposition of Manganese Self-Aligned CappingLayer for Cu Interconnections in Microelectronics"所述。在铜上方形成障蔽层56后，沉积上覆及包围铜线路30及铜通孔40的电介质材料58于基板10上。用化学机械平坦化法(CMP)向下平坦化电介质材料58到铜通孔40的顶面42。
如图9所示，在电介质材料58及铜通孔40的顶面42上方形成层间材料60。然后，如图10所示，例如用PVD沉积第二铜层64，以及加以退火，借此使晶粒成长以提供想要的平均粒径。在一个具体实施例中，层间材料60为锰，以及该退火工艺造成锰材料60在电介质材料58之上的部分66形成为硅酸锰。不过，锰材料60在铜通孔40之上的部分68仍为金属锰。
图11图标用于成长层间材料60的替代方法。在湿蚀刻未掩模区22及未掩模部分26之中的氮化铜后，形成障蔽层56，沉积电介质材料58，以及平坦化电介质材料58，选择性成长工艺用来形成层间材料60在铜通孔40之上的部分68。例如，可用ALD或CVD以对于铜有高成长速率的较佳条件来沉积锰材料以形成帽盖部分(cap portion)68。然后，在电介质材料58及帽盖部分68上方沉积另一层间材料60，以及例如用CMP向下平坦化到帽盖部分68以形成部分66，如图11所示。形成部分66的层间材料60是由用作扩散障蔽物(diffusion barrier)的材料形成(功能与图10的具体实施例的硅酸锰类似)，例如氮化硅。然后，在图11的结构上方形成铜层64而形成先前图标于图10的结构。对于铜层64，可进行相同的铜层16加工，诸如此类；以在铜内部互连70中形成多个铜层。
图12图标用以氮化铜层16、64的替代方法。在形成定义掩模区20及未掩模区22的线路掩模18后，用氮/氨电浆氮化法进行氮化。不像以上在说明及图标于图3的离子植入法，图12的电浆氮化工艺是氮化至较浅的深度。因此，需要重复交替地进行氮化及蚀刻的循环。如图13所示，在第一电浆氮化工艺后，氮化未掩模区22至浅深度以形成氮化铜的囊袋(pocket)72。如图14所示，随后蚀刻所述囊袋72，例如用HCl气体或用HCl溶液的湿蚀刻法，产生铜层16的空穴74。重复氮化及蚀刻工艺直到完全蚀刻掉未掩模区72，如图15所示。然后，图案化通孔掩模24，如图16所示，产生铜层16的未掩模部分26及掩模部分28。重复电浆氮化及蚀刻循环以形成图7的铜线路30及铜通孔。
简要概述之，描述于本文的制造方法是形成铜层于基板上，然后氮化及蚀刻该铜以同时形成铜线路及铜通孔。没有形成沟槽；反而，氮化及移除包围铜线路及铜通孔的铜材料，而留下铜线路及铜通孔。此外，例如通过退火来改质该铜层以造成晶粒成长至约0.05微米以上的平均粒径，例如约0.10微米。描述于本文的制造方法避免与现有镶嵌工艺有关的问题，提供增强的电迁移可靠性，提供线路与通孔有约90度的倒角(chamfer angle)，而且低k电介质不因溅镀或蚀刻而受损。
尽管已用以上详细说明至少一示范具体实施例，然而应了解，仍有许多变体。也应了解，示范具体实施例或描述于本文的具体实施例并非旨在以任何方式限制本发明的范畴、适用性或组态。反而，上述详细说明是要让本领域技术人员有个方便的发展蓝图用来具体实作所述示范具体实施例。应了解，组件的功能及配置可做出不同的改变而不脱离由权利要求书定义的范畴，此范畴包括在申请本专利申请案时已知及可预见的等效物。

Claims (20)

1.一种制造具有铜内部互连的半导体设备的方法，该方法包括：
形成铜层于基板上，其中，该铜层由晶粒形成；
改质该铜层，其中，该经改质的铜层具有约0.05微米以上的平均粒径；以及
蚀刻该经改质的铜层，以形成沿着该基板的线路及由该线路向上延伸的通孔。
2.根据权利要求1所述的方法，还包括形成障蔽层于该接线及该通孔上。
3.根据权利要求2所述的方法，其中，形成该障蔽层包括以原子层沉积法或化学气相沉积法选择性地成长由下列所组成群组所选出的材料：钴、钛、钌、氮化钽、锰及其组合。
4.根据权利要求2所述的方法，还包括沉积电介质材料于该障蔽层上。
5.根据权利要求4所述的方法，其中，该通孔具有上表面，以及还包括平坦化该电介质材料及该障蔽层至该通孔的该上表面。
6.根据权利要求5所述的方法，还包括：
在该通孔的该上表面上方形成层间材料；
形成覆于该层间材料上的第二铜层，其中，该第二铜层由晶粒形成；
改质该第二铜层，其中，该经改质的第二铜层具有约0.05微米以上的平均粒径；以及
蚀刻该第二铜层，以形成沿着该层间材料的第二层线路及由该第二层线路向上延伸的第二层通孔。
7.根据权利要求5所述的方法，还包括：
通过在该电介质材料及该通孔的该上表面上方沉积锰而在该通孔的该上表面上方形成层间材料；
形成覆于该层间材料上的第二铜层，其中，该第二铜层由晶粒形成；
改质该第二铜层，其中，该经改质的第二铜层具有约0.05微米以上的平均粒径，且其中该改质造成覆于该电介质材料上的该锰形成为硅酸锰；以及
蚀刻该第二铜层以形成沿着该硅酸锰层间材料的第二层线路及由该第二层线路向上延伸的第二层通孔。
8.根据权利要求5所述的方法，还包括：
通过在该通孔的该上表面上方选择性沉积锰而在该通孔的该上表面上方形成层间金属帽盖；
在该电介质材料上方形成层间障蔽物；
平坦化该层间障蔽物至该层间帽盖的高度；
形成覆于该层间帽盖及该层间障蔽物上的第二铜层，其中，该第二铜层由晶粒形成；
改质该第二铜层，其中，该经改质的第二铜层具有约0.05微米以上的平均粒径；以及
蚀刻该第二铜层，以形成沿着该层间帽盖与该层间障蔽物的至少一个的第二层线路，以及形成由该第二层线路向上延伸的第二层通孔。
9.根据权利要求1所述的方法，其中，形成包括形成该铜层于该基板上，以及其中该基板为经前段加工的基板。
10.根据权利要求9所述的方法，其中，形成该铜层包括以物理气相沉积法沉积该铜层于该经前段加工的基板上。
11.根据权利要求10所述的方法，其中，改质该铜层包括退火该铜层。
12.根据权利要求11所述的方法，其中，蚀刻该铜层包括：
在该铜层上方形成第一掩模；
图案化该第一掩模，以提供该铜层的第一掩模区及第一未掩模区；
氮化该第一未掩模区至该扩散障蔽物，以形成第一氮化铜部分；
移除该第一掩模；
在该铜层的该第一未掩模区及该第一掩模区上方形成第二掩模；
图案化该第二掩模，以提供在该第一掩模区内的第二掩模区，以及在该第一掩模区内的第二未掩模区；
选择性地氮化该第二未掩模区至选定深度，以形成第二氮化部分以及定义该线路在该第二氮化部分之下的上表面；
移除该第二掩模；
移除该第一氮化部分；以及
移除该第二氮化部分。
13.根据权利要求12所述的方法，其中，氮化该第一未掩模区至该扩散障蔽物包括在该第一未掩模区上执行氮电浆离子植入，以及其中选择性地氮化该第二未掩模区至该选定深度包括在该第二未掩模区上执行氮电浆离子植入。
14.根据权利要求13所述的方法，其中，移除该第一氮化部分及移除该第二氮化部分包括同时以HCl选择性地蚀刻该第一氮化部分及该第二氮化部分。
15.根据权利要求12所述的方法，其中，氮化该第一未掩模区至该扩散障蔽物包括相继地执行氮/氨电浆氮化，以及其中交替地以氮化该第一未掩模区及以HCl蚀刻该第一氮化部分而执行该第一氮化部分的移除。
16.根据权利要求15所述的方法，其中，选择性地氮化该第二未掩模区至该选定深度包括：相继地执行氮/氨电浆氮化，以及其中交替地以氮化该第二未掩模区及以HCl蚀刻该第二氮化部分而执行该第二氮化部分的移除。
17.一种制造具有铜内部互连的半导体设备的方法，该方法包括：
在经前段加工的基板上形成铜层；
退火该铜层以及成长晶粒于该铜层内，以形成竹节微结构；
蚀刻该经退火的铜层，以形成沿着该基板的线路以及由该线路向上延伸的通孔，其中，该通孔由单晶体形成；以及
沉积覆于该线路上及围绕该通孔的电介质材料。
18.根据权利要求17所述的方法，其中，蚀刻包括形成该线路与该通孔之间的交角，以及其中该交角等于约90度。
19.根据权利要求17所述的方法，还包括：
沉积覆于该电介质材料及该通孔上的层间材料；
形成覆于该层间材料上的第二铜层；
退火该第二铜层及成长晶粒于该第二铜层内，以形成竹节微结构；
蚀刻该经退火的第二铜层，以形成沿着该层间材料的第二层线路以及由该第二层线路向上延伸的第二层通孔，其中，该第二层通孔由单晶体形成；以及
沉积覆于该线路上及围绕该通孔的第二层间电介质材料。
20.一种于经前段加工的基板上所制造的铜内部互连，该铜内部互连包括：
包含铜线路及铜通孔的第一铜层，其中，该铜线路形成于该经前段加工的基板上且具有约0.05微米以上的平均粒径，其中，该铜通孔与该铜线路整体成形以及以约90度角由该铜线路向上延伸而并具有顶面及侧面，以及其中该铜通孔由单晶体形成；
在该铜线路及该通孔的该侧面上的障蔽层，其中，该障蔽层是选自由下列所组成的群组：钴、钛、钌、氮化钽、锰或其组合；
覆于该经前段加工的基板及在该铜线路上的该障蔽层上的电介质材料，且该电介质材料于该铜通孔上围绕该障蔽层；
覆于该电介质材料上的层间障蔽物；以及
由铜形成的第二铜层，是覆于该铜通孔及该层间障蔽物上。
CN201310017487.XA 2012-01-19 2013-01-17 具有铜内部互连的半导体设备及其制造方法 Expired - Fee Related CN103219279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/354,070 2012-01-19
US13/354,070 US9190323B2 (en) 2012-01-19 2012-01-19 Semiconductor devices with copper interconnects and methods for fabricating same

Publications (2)

Publication Number Publication Date
CN103219279A true CN103219279A (zh) 2013-07-24
CN103219279B CN103219279B (zh) 2015-11-04

Family

ID=48742451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310017487.XA Expired - Fee Related CN103219279B (zh) 2012-01-19 2013-01-17 具有铜内部互连的半导体设备及其制造方法

Country Status (6)

Country Link
US (1) US9190323B2 (zh)
KR (1) KR101568329B1 (zh)
CN (1) CN103219279B (zh)
DE (1) DE102012216153B4 (zh)
SG (2) SG192320A1 (zh)
TW (1) TWI515860B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097648A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011050073A1 (en) * 2009-10-23 2011-04-28 President And Fellows Of Harvard College Self-aligned barrier and capping layers for interconnects
US9455182B2 (en) 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
US9449874B1 (en) 2015-06-30 2016-09-20 International Business Machines Corporation Self-forming barrier for subtractive copper
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9799605B2 (en) * 2015-11-25 2017-10-24 International Business Machines Corporation Advanced copper interconnects with hybrid microstructure
US9997406B2 (en) 2016-02-04 2018-06-12 International Business Machines Corporation Columnar interconnects and method of making them
US9570394B1 (en) 2016-04-28 2017-02-14 Globalfoundries Inc. Formation of IC structure with pair of unitary metal fins
US9748173B1 (en) 2016-07-06 2017-08-29 International Business Machines Corporation Hybrid interconnects and method of forming the same
US10141509B2 (en) 2017-03-30 2018-11-27 International Business Machines Corporation Crossbar resistive memory array with highly conductive copper/copper alloy electrodes and silver/silver alloys electrodes
US10361364B2 (en) 2017-06-14 2019-07-23 International Business Machines Corporation Co-fabrication of magnetic device structures with electrical interconnects having reduced resistance through increased conductor grain size
US9984919B1 (en) * 2017-07-31 2018-05-29 Globalfoundries Inc. Inverted damascene interconnect structures
US10651083B2 (en) 2018-03-05 2020-05-12 International Business Machines Corporation Graded interconnect cap
HK1244177A2 (zh) * 2018-03-27 2018-07-27 Yeuk Yin Mong 用於溝道型dmos的集成堆叠在溝道中的防靜電網絡
US10840325B2 (en) 2018-04-11 2020-11-17 International Business Machines Corporation Low resistance metal-insulator-metal capacitor electrode
US10600686B2 (en) * 2018-06-08 2020-03-24 International Business Machines Corporation Controlling grain boundaries in high aspect-ratio conductive regions
US10699945B2 (en) 2018-10-04 2020-06-30 International Business Machines Corporation Back end of line integration for interconnects
US10529663B1 (en) * 2018-10-14 2020-01-07 International Business Machines Corporation Copper interconnect with filled void
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
KR101977132B1 (ko) 2018-12-28 2019-05-10 인하대학교 산학협력단 구리 박막의 건식 식각방법
US11139201B2 (en) 2019-11-04 2021-10-05 International Business Machines Corporation Top via with hybrid metallization
US11205591B2 (en) 2020-01-09 2021-12-21 International Business Machines Corporation Top via interconnect with self-aligned barrier layer
US11309216B2 (en) 2020-01-27 2022-04-19 International Business Machines Corporation Large grain copper interconnect lines for MRAM
US11171084B2 (en) 2020-04-06 2021-11-09 International Business Machines Corporation Top via with next level line selective growth
US11244897B2 (en) 2020-04-06 2022-02-08 International Business Machines Corporation Back end of line metallization
US11398409B2 (en) * 2020-09-22 2022-07-26 International Business Machines Corporation Method of forming a BEOL interconnect structure using a subtractive metal via first process
US11749602B2 (en) 2020-11-17 2023-09-05 International Business Machines Corporation Topological semi-metal interconnects
US11942424B2 (en) 2021-12-01 2024-03-26 International Business Machines Corporation Via patterning for integrated circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350484B1 (en) * 1999-10-27 2002-02-26 Vitachlor Corporation Liquid beverage concentrate
US20060060976A1 (en) * 2004-09-07 2006-03-23 Stmicroelectronics Sa Integrated circuit comprising copper lines and process for forming copper lines
US20090206484A1 (en) * 2008-02-14 2009-08-20 International Business Machines Corporation Microstructure modification in copper interconnect structure

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448633A (en) * 1982-11-29 1984-05-15 United Technologies Corporation Passivation of III-V semiconductor surfaces by plasma nitridation
US4810332A (en) * 1988-07-21 1989-03-07 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer copper interconnect
US5164332A (en) * 1991-03-15 1992-11-17 Microelectronics And Computer Technology Corporation Diffusion barrier for copper features
US5350484A (en) * 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
KR100593126B1 (ko) 1999-12-29 2006-06-26 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
TW480662B (en) * 2001-01-29 2002-03-21 Macronix Int Co Ltd Method for forming dual damascene
JP2002252222A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
DE10241170A1 (de) 2002-09-05 2004-03-18 Infineon Technologies Ag Hochdichter NROM-FINFET
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
WO2004107434A1 (ja) * 2003-05-29 2004-12-09 Nec Corporation 配線構造およびその製造方法
JP2005136335A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 半導体装置およびその製造方法
CN101305454B (zh) * 2005-11-07 2010-05-19 应用材料股份有限公司 形成光致电压接点和连线的方法
US7666787B2 (en) 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
US7749906B2 (en) * 2006-02-22 2010-07-06 Intel Corporation Using unstable nitrides to form semiconductor structures
US7855143B2 (en) * 2006-12-22 2010-12-21 Chartered Semiconductor Manufacturing, Ltd. Interconnect capping layer and method of fabrication
JP5267130B2 (ja) 2006-12-22 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
US20090117731A1 (en) * 2007-11-01 2009-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnection structure and method for making the same
US20090137106A1 (en) * 2007-11-27 2009-05-28 Nunan Peter D Using ion implantation to control trench depth and alter optical properties of a substrate
US7932176B2 (en) * 2008-03-21 2011-04-26 President And Fellows Of Harvard College Self-aligned barrier layers for interconnects
JP2009272563A (ja) 2008-05-09 2009-11-19 Toshiba Corp 半導体装置及びその製造方法
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
JP5507909B2 (ja) 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
US7956463B2 (en) 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
US8241927B2 (en) 2009-10-14 2012-08-14 Global Foundries, Inc. Methods relating to capacitive monitoring of layer characteristics during back end-of the-line processing
US8232646B2 (en) * 2010-01-21 2012-07-31 International Business Machines Corporation Interconnect structure for integrated circuits having enhanced electromigration resistance
JP2011216867A (ja) 2010-03-17 2011-10-27 Tokyo Electron Ltd 薄膜の形成方法
US20110281431A1 (en) 2010-05-14 2011-11-17 Globalfoundries Inc. Method of patterning thin metal films
US8377822B2 (en) * 2010-05-21 2013-02-19 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8492897B2 (en) * 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US8431482B1 (en) * 2012-01-31 2013-04-30 GlobalFoundries, Inc. Integrated circuits and methods for processing integrated circuits with embedded features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350484B1 (en) * 1999-10-27 2002-02-26 Vitachlor Corporation Liquid beverage concentrate
US20060060976A1 (en) * 2004-09-07 2006-03-23 Stmicroelectronics Sa Integrated circuit comprising copper lines and process for forming copper lines
US20090206484A1 (en) * 2008-02-14 2009-08-20 International Business Machines Corporation Microstructure modification in copper interconnect structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097648A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN105097648B (zh) * 2014-05-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
KR20130085351A (ko) 2013-07-29
CN103219279B (zh) 2015-11-04
SG10201505256PA (en) 2015-08-28
KR101568329B1 (ko) 2015-11-12
DE102012216153A1 (de) 2013-07-25
TW201332078A (zh) 2013-08-01
US9190323B2 (en) 2015-11-17
TWI515860B (zh) 2016-01-01
DE102012216153B4 (de) 2021-12-02
US20130187273A1 (en) 2013-07-25
SG192320A1 (en) 2013-08-30

Similar Documents

Publication Publication Date Title
CN103219279B (zh) 具有铜内部互连的半导体设备及其制造方法
CN101438404B (zh) 制造用于互连应用的可靠过孔接触
CN104934409B (zh) 后道工序互连层上的通孔预填充
CN104733378B (zh) 半导体结构及其制造方法
US7842600B2 (en) Methods of forming interlayer dielectrics having air gaps
US6100195A (en) Passivation of copper interconnect surfaces with a passivating metal layer
US20180090439A1 (en) Hybrid copper structure for advance interconnect usage
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
TWI502646B (zh) 鈷金屬障壁層
TWI682514B (zh) 用於超（跳）貫孔整合之金屬互連及其製造方法
CN104916578B (zh) 用于beol工艺的气隙方案
US7564133B2 (en) Semiconductor device and method for fabricating the same
CN101256977A (zh) 半导体结构及半导体结构的形成方法
CN105374794A (zh) 互连结构及其形成方法
CN105006467B (zh) 金属接触结构及其形成方法
TW201901820A (zh) 穿孔及跳過穿孔結構
CN108183087A (zh) 用于形成应力降低装置的方法
US9269586B2 (en) Selective metal deposition over dielectric layers
TWI762064B (zh) 半導體裝置結構及其製造方法
US20090032958A1 (en) Intermetallic conductors
CN103227145A (zh) 集成电路以及用于处理具有埋入特征的集成电路的方法
CN101211822A (zh) 具有金属互连的半导体器件及其制造方法
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN114649258A (zh) 具有穿硅过孔、保护环的器件及其制作方法
CN107452713A (zh) 形成具有改进黏附性的低电阻率贵金属互连的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210218

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151104

Termination date: 20220117

CF01 Termination of patent right due to non-payment of annual fee