CN105097648B - 互连结构的形成方法 - Google Patents
互连结构的形成方法 Download PDFInfo
- Publication number
- CN105097648B CN105097648B CN201410184635.1A CN201410184635A CN105097648B CN 105097648 B CN105097648 B CN 105097648B CN 201410184635 A CN201410184635 A CN 201410184635A CN 105097648 B CN105097648 B CN 105097648B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- forming method
- etching
- interconnection structure
- conductive structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种互连结构的形成方法,包括:提供衬底;在所述衬底上形成具有第一尺寸晶粒的第一金属层,对具有第一尺寸晶粒的第一金属层进行处理,使所述第一尺寸晶粒转换为第二尺寸晶粒,所述第二尺寸大于所述第一尺寸;在形成具有第二尺寸晶粒的第一金属层之后,采用等离子刻蚀机对所述第一金属层进行刻蚀,去除部分第一金属层以形成第一导电结构。本发明的有益效果在于,增加了第一金属层中晶粒尺寸,使得电子在第一金属层中传输时,电子到达晶粒的边界的几率变小,从而在一定程度上减少了电子在晶粒边界发生电子散射的现象,提高了第一金属层的导电率,进而得到了具有较高的导电率的互连结构。
Description
技术领域
本发明涉及半导体制造领域,具体涉及一种互连结构的形成方法。
背景技术
随着集成电路制造技术的不断发展,人们对于集成电路的集成度以及性能的要求变得越来越高。为了尽量满足这些需求,现有技术中开始采用新的材料以及制造工艺来提升集成电路中的半导体器件的性能。
例如,在半导体器件的互连结构中,铜开始逐渐取代传统的铝,成为互连结构中导电插塞或者互连线等导电结构的主要材料,其原因在于,铜的电阻系数相对于铝而言更小,且铜的熔点也较高,抗电致迁移能力也比较强,相对于传统的铝材料的金属插塞,能够承载更高的电流密度,这些特性均有利于提高形成的半导体器件的性能以及封装密度。
相应的,现有技术也开始广泛采用新的制造方式——大马士革(Damascene)或者双大马士革(Dual Damascene)工艺来制作上述的铜材料的导电结构。这种方式通常的做法是先在开有孔或者开口的层间介质层中填充铜,然后通过化学机械研磨(CMP)的方式去除多余的铜,保留部分的铜便作为例如金属插塞或者互连线等的导电结构。
但是,当半导体器件自身的特征尺寸减小到一定程度时,金属(例如上述的铜)内部的晶粒大小对于金属本身导电率的影响开始逐渐显现。电子在金属内部传输时,每次遇到晶粒的边界都会发生不同程度的电子散射(electrons scattering),电子散射会在一定程度上降低金属的导电率。
对于上述的铜材料的大马士革或者双大马士革工艺来说,由于需要在较小尺寸的孔或者开口中填充铜,所以形成的铜内部的晶粒大小一般都相对较小,这就会产生上述的晶粒较小影响金属本身导电率的问题。
因此,如何形成具有较高的导电率的互连结构,减小电子散射对互连结构导电率的影响,成为本领域技术人员需要解决的问题。
发明内容
本发明解决的问题是提供一种互连结构的形成方法,以尽量减小电子散射对互连结构导电率的影响,形成具有较高的导电率的互连结构。
为解决上述问题,本发明提供一种互连结构的形成方法,包括:
提供衬底;
在所述衬底上形成具有第一尺寸晶粒的第一金属层,
对具有第一尺寸晶粒的第一金属层进行处理,使所述第一尺寸晶粒转换为第二尺寸晶粒,所述第二尺寸大于所述第一尺寸;
在形成具有第二尺寸晶粒的第一金属层之后,采用等离子刻蚀机对所述第一金属层进行刻蚀,去除部分第一金属层以形成第一导电结构。
可选的,对第一金属层进行处理的步骤包括:使所述第一金属层中晶粒的第二尺寸不小于1微米。
可选的,对第一金属层进行处理的步骤包括:
通过退火处理使所述第一金属层中第一尺寸晶粒转化为第二尺寸晶粒。
可选的,对第一金属层进行刻蚀的步骤包括:采用等离子刻蚀机,且使等离子刻蚀机输出脉冲式的偏置功率,以对所述第一金属层进行脉冲刻蚀。
可选的,对第一金属层进行刻蚀的步骤包括:采用等离子刻蚀机,且使等离子刻蚀机输出脉冲式的源功率与脉冲式的偏置功率,以对所述第一金属层进行脉冲刻蚀。
可选的,对第一金属层进行刻蚀的步骤包括:采用氢气或者氯气作为等离子刻蚀的刻蚀气体。
可选的,对第一金属层进行刻蚀的步骤还包括:在等离子刻蚀的刻蚀气体中加入氮气、氩气或者氦气的一种或者多种。
可选的,对第一金属层进行刻蚀的步骤包括:在等离子刻蚀所述第一金属层的过程中,使刻蚀温度不高于25摄氏度。
可选的,对第一金属层进行脉冲等离子刻蚀的步骤包括:
在所述第一金属层上形成掩模;
在所述掩模上形成光刻胶;
去除部分光刻胶以露出部分掩模;
以光刻胶为刻蚀掩模,去除部分所述掩模,并露出部分第一金属层;
以剩余的掩模作为刻蚀掩模,去除部分第一金属层,以形成所述第一导电结构。
可选的,形成掩模的步骤包括,采用低温沉积的方式形成氧化物材料的掩模。
可选的,去除部分光刻胶以露出部分掩模的步骤包括:
图形化所述光刻胶;
采用等离子刻蚀的方法对剩余光刻胶进行修剪,以去除所述剩余光刻胶的一部分。
可选的,形成第一导电结构的步骤之后,还包括:
在所述衬底表面上形成能够露出所述第一导电结构的层间介质层;
在所述层间介质层以及第一导电结构上形成具有第二尺寸晶粒的第二金属层,并与所述第一导电结构的露出部分相互接触;
去除部分所述第二金属层,以形成第二导电结构。
可选的,形成第二金属层的步骤包括:
形成具有所述第二尺寸晶粒的体金属层,所述体金属层的厚度不小于第二导电结构厚度的3倍;
减薄所述体金属层,以形成所述第二金属层。
可选的,形成所述体金属层的步骤包括,使体金属层的厚度为第二导电结构厚度的3~5倍。
可选的,减薄体金属层的步骤包括,采用等离子刻蚀的方法减薄所述体金属层。
可选的,减薄体金属层的步骤包括,采用氢气作为等离子刻蚀的刻蚀气体。
可选的,形成第二金属层的步骤包括:
形成具有第一尺寸晶粒的第二金属层;
通过退火处理使所述第二金属层中第一尺寸晶粒转化为第二尺寸晶粒。
可选的,形成层间介质层的步骤包括,使所述层间介质层的表面低于所述第一导电结构的表面。
可选的,形成铜材料的第一金属层或者第二金属层。
可选的,形成的第一导电结构包括插塞,形成的第二导电结构包括插塞或者互连线。
与现有技术相比,本发明的技术方案具有以下优点:
使第一金属层中的晶粒由第一尺寸转化为相对所述第一尺寸较大的第二尺寸,这在一定程度上增加了第一金属层中晶粒尺寸,使得电子在第一金属层中传输时,电子到达晶粒的边界的几率变小,从而在一定程度上减少了电子在晶粒边界发生电子散射的现象,提高了第一金属层的导电率,进而得到了具有较高导电率的互连结构。
可选的,在形成具有第二尺寸晶粒的第一金属层之后,采用等离子刻蚀机对所述第一金属层进行脉冲等离子刻蚀,使等离子刻蚀机输出脉冲式功率,以去除部分第一金属层形成第一导电结构,这样能够形成侧壁较为垂直的第一导电结构,因为脉冲等离子刻蚀输出的功率为脉冲式,也就是刻蚀—停止—刻蚀的间断刻蚀,刻蚀第一金属层产生的副产物气体能够在刻蚀停止期间离开被刻蚀的第一金属层的表面,减少了因副产物堆积在被刻蚀物体表面而影响刻蚀形貌的现象,从而使刻蚀得到的第一导电结构的侧壁与衬底较为垂直。
附图说明
图1至图13是本发明互连结构的形成方法一实施例中各个步骤的结构示意图。
具体实施方式
现有技术中形成互连结构中的导电结构的方法所形成的金属的晶粒均较小,例如现有技术中的大马士革(Damascene)或者双大马士革(Dual Damascene)工艺所形成的金属材料的导电结构(例如插塞或者互连线),所述金属材料内部的晶粒尺寸较小,较小尺寸的晶粒将在一定程度上降低铜材料本身的导电率,其原因在于,电子在金属内部传输时,电子每次遇到晶粒的边界都会发生不同程度的散射。对于固定尺寸的导电结构来说,晶粒越小意味着晶粒数量越多,电子传输时遇到的晶粒边界也就越多。
为此,本发明提供一种互连结构的形成方法,包括:提供衬底;在所述衬底上形成具有第一尺寸晶粒的第一金属层,对具有第一尺寸晶粒的第一金属层进行处理,使所述第一尺寸晶粒转换为第二尺寸晶粒,所述第二尺寸大于所述第一尺寸;在形成具有第二尺寸晶粒的第一金属层之后,采用等离子刻蚀机对所述第一金属层进行刻蚀,去除部分第一金属层以形成第一导电结构。
通过上述步骤,可以得到具有相对于第一尺寸更大的有第二尺寸晶粒的第一金属层,然后通过等离子刻蚀使上述的第一金属层变为互连结构所需要的第一导电结构。由于晶粒的尺寸变得更大,使得电子在第一金属层中传输时,电子到达晶粒的边界的几率变小,从而在一定程度上减少了电子在晶粒边界发生电子散射的现象,提高了第一金属层的导电率,进而得到了具有较高的导电率的互连结构。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例作详细的说明。
参考图1至图13,为本发明互连结构的形成方法一实施例中的各个步骤的结构示意图。
首先参考图1以及图2,提供衬底10,衬底10上形成有第一金属层90;在本实施例中,所述衬底10中已经通过前段制程(frontend of the line,FEOL)形成了例如栅极、源漏区等半导体器件,并且在这些半导体器件的表面可能还形成有导电结构,例如金属插塞或者金属互连线。但是,本发明对此并不作限定。
图1中第一金属层90的晶粒结构可以参考图2所示,所述第一金属层90中具有第一尺寸晶粒91,由于这些晶粒91的尺寸较小,第一金属层90内存在较多的晶粒边缘。
在本实施例中,所述衬底10可以是硅衬底、绝缘体上硅、硅锗衬底等,本发明对此不作任何限定。
同时,在本实施例中,所述第一金属层90采用铜作为材料。
继续参考图3,对具有第一尺寸晶粒的第一金属层90进行处理,使所述第一尺寸晶粒91转换为第二尺寸晶粒,所述第二尺寸大于所述第一尺寸。为方便区别,具有第二尺寸晶粒的第一金属层的标号变为100。
继续参考图4,此时的第一金属层100中具有第二尺寸晶粒99。在本实施例中,使第二尺寸晶粒99不小于1微米,这样可以比较有效地减小电子传输时遇到晶粒边界的几率,从而较好地减少电子散射发生的几率。但是本发明对第二尺寸晶粒99的具体尺寸数值并不做限制。
在本实施例中,对所述第一金属层90进行退火处理,使第一尺寸晶粒91转化为第二尺寸晶粒99。具体的说,退火处理可以使所述第一金属层90经过升温、保温以及降温的过程,使第一金属层90再结晶,晶粒91经过再结晶后尺寸变大,进而变为具有第二尺寸晶粒99。在其他实施例,还可以采用其他方式对所述第一金属层90继续进行退火处理,以使第一尺寸晶粒91转化为第二尺寸晶粒99。
在形成了具有第二尺寸晶粒的第一金属层100后,参考图5,图形化所述第一金属层100:
在所述第一金属层100上依次形成掩模110以及光刻胶50;
去除部分光刻胶,使部分掩模110从剩余光刻胶50中露出。
由于本实施中第一金属层100的材料为铜,所以相应的,所述掩模110可以采用以低温沉积的方式形成氧化物材料(low temperature oxide,LTO)作为材料,这样的氧化物材料对于铜有着较高的选择比。
具体的,可以采用例如正硅酸乙酯(TEOS)作为掩模110的材料,但本发明对此不作限定。
在本实施例中,在形成所述掩模110后,形成所述光刻胶50之前,在掩模110上还形成有减少光线干扰、提升光刻效果的抗反射层(图中未示出),所述光刻胶50形成在所述抗反射层上。
具体的,所述抗反射层可以是底部抗反射层(Bottom Anti-Reflect Coating,BARC),也可以是依次形成于所述掩模110上的基于Si的抗反射层(Si-ARC)以及底部抗反射层,或者是依次形成于所述掩模110上的底部抗反射层、介质抗反射层以及非晶碳构成的三层结构(tri-layer),本发明对此不做任何限定。
参考图6,在本实施例中,在图形化以去除部分光刻胶50后,采用等离子刻蚀的方法对剩余光刻胶50进行修剪,以进一步去除部分剩余光刻胶。修剪的目的在于,在需要定义的光刻图形较小情况下,为了保证光刻精度,尽量避免将图案做的过小或者过密集,可以先光刻所述光刻胶以定义一个较大的图形,然后通过本步骤的等离子刻蚀的方法,将剩余光刻胶50“修剪”得更小。
经“修剪”后的光刻胶51的图形用于定义后续刻蚀第一金属层100而形成第一导电结构的尺寸。
同时,可以采用氧气、二氧化碳、一氧化碳或者氮气等对所述光刻胶50进行修剪,但是本发明对此并不限定。
需要说明的是,本发明对于是否必须设置修剪步骤不作限定,应当根据实际需要光刻的图形等因素而做出调整。
参考图7,以剩余光刻胶51为刻蚀掩模,去除部分所述掩模110,部分第一金属层100从剩余的掩模111中露出。剩余的掩模111用于定义后续形成的第一导电结构的尺寸。
继续参考图8,以剩余的掩模111作为刻蚀掩模,采用等离子刻蚀机对所述第一金属层100进行等离子刻蚀,以去除部分第一金属层100,形成第一导电结构101。
在本实施例中,所述第一导电结构101为互连结构中的插塞,但是本发明并不限于此,所述第一导电结构101也可以是例如互连线等其它结构。
在本实施例中,对所述第一金属层100进行脉冲刻蚀,也就是使等离子刻蚀机输出脉冲式功率。这样的好处在于,脉冲等离子刻蚀输出的功率为脉冲式,也就是刻蚀—停止—刻蚀…(依次循环)的间断刻蚀,刻蚀第一金属层产生的副产物气体能够在刻蚀停止期间从被刻蚀的第一金属层的表面被带走,减少了因副产物堆积在被刻蚀物体表面而影响刻蚀形貌的现象,从而使刻蚀得到的第一导电结构的侧壁与衬底较为垂直。
进一步,在本实施例中,可以使等离子刻蚀机输出脉冲式的偏置功率(biaspower),以对所述第一金属层进行脉冲刻蚀。但是本发明对此不做限定,在本发明的其它实施例中,也可以是源功率(source power)与偏置功率均呈脉冲式输出,也就是源功率与偏置功率同步脉冲输出。
在本实施例中,采用氢气作为等离子刻蚀的主要刻蚀气体,氢气对于本实施例中的氧化物材料的掩模111具有较高的选择比。
但是本发明对于刻蚀所述第一金属层100的刻蚀气体不做限定,也可以采用例如氯气等其他气体。
相应的,当采用氢气作为铜材料的第一金属层100的主要刻蚀气体时,为了达到较好的刻蚀效率,可以使刻蚀温度保持在较低的水平,在本实施例中,使刻蚀温度不高于室温。具体的,使刻蚀温度不高于25摄氏度。
进一步,在本实施例中,在刻蚀气体中还包含有氮气、氩气或者氦气的一种或者多种。这样的好处在于,有利于调整等离子刻蚀过程各种产生的副产物气体的浓度,并有利于稀释并带有这些副产物气体。
参考图9至图13,在本实施例中,在形成所述第一导电结构101之后,还包括以下步骤:
在形成的第一导电结构101上方继续形成第二导电结构301(参考图13),并使所述第二导电结构301与所述第一导电结构101导通。
首先参考图9,在所述衬底10表面以及所述第一导电结构101周围形成起绝缘的作用层间介质层200,所述第一导电结构101从所述层间介质层200中露出,以便于与后续形成的第二导电结构301接触并导通。
在本实施例中,使所述层间介质层200的表面低于所述第一导电结构101的表面。这样的好处在于,在后续形成所述第二导电结构301时,所述第二导电结构301与第一导电结构101能够有较大的接触面积,一方面,较大的接触面积有利于所述第一导电结构101、第二导电结构301直接更好的结合,另一方面,较大的接触面积具有较大的误差容忍范围,因为在半导体器件尺寸较小的情况下,形成第一导电结构101本身的尺寸也比较小,相应的会要求形成的第二导电结构301具有较高的位置精度;较大的接触面积有利于尽量保证第一导电结构101、第二导电结构301之间相互接触。
继续参考图10,去除剩余的掩模111,以为后续形成第二导电结构301提供条件。
在本实施例中,可以采用例如三氟甲烷或者二氟甲烷等气体去除本实施例中采用的氧化物的掩模111。
接着参考图11,在所述层间介质层200以及第一导电结构101上形成第二金属层300。所述第二金属层300用于在后续步骤中形成所述第二导电结构301。
同时,所述第二金属层300具有所述第二尺寸晶粒,并与所述第一导电结构101的露出部分相互接触。
在本实施例中,可以采用以下方式形成具有第二尺寸晶粒的第二金属层300:
直接形成具有所述第二尺寸晶粒的体金属层;
减薄所述体金属层,以形成所述具有第二尺寸晶粒的第二金属层。
由于形成较大尺寸的体金属层的同时,其内部的晶粒尺寸也较大,所以,通过可以得到具有第二尺寸晶粒的第二金属层。
进一步,可以使形成的体金属层的厚度为需要形成的第二导电结构厚度的3倍数以上。具体的,可以是3~5倍,这样有利于得到较大尺寸的晶粒,同时在工艺上也比较容易实行,不至于花费过多的金属材料。
进一步,在减薄所述体金属层的时候,可以采用等离子刻蚀的方式,具体的,可以采用氢气作为等离子刻蚀的主要刻蚀气体。但是本发明对此不做限定。
另外,本实施例的目的在于形成具有较大晶粒尺寸的第二金属层300,以便于使后续形成的第二导电结构301也具有较大的晶粒尺寸,以减少电子传输时发生的电子散射,所以,在本发明的其它实施例中,也可以采用上述的退火的方式,使第二金属层300再结晶以达到较大尺寸的晶粒。
在本实施例中,所述第二金属层300可以采用与所述第一导电结构101形同的铜作为材料。即后续形成的第二导电结构301为铜。
继续参考图12,在所述第二金属层300上形成掩模310,并去除部分掩模310,剩余的掩模310用于定义后续形成的第二导电结构301的尺寸。
基于相同的理由,所述掩模310可以采用与所述掩模111相同的氧化物材料形成,在此不再赘述。
参考图13,以剩余的掩模310为刻蚀掩模,去除部分第二金属层300,以形成第二导电结构301。
在本实施例中,由于所述第二金属层300同样采用铜作为材料,且所述掩模310同样采用氧化物材料,基于同样的理由,所以可以采用与上述的刻蚀第一金属层100相同的脉冲等离子刻蚀来去除部分第二金属层300,以形成第二导电结构301。
另外,在本实施例中,所述第二导电结构301为互连结构中的互连线,但是本发明并不限于此,所述第二导电结构301也可以是例如插塞等其它导电结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种互连结构的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成具有第一尺寸晶粒的第一金属层;
对具有第一尺寸晶粒的第一金属层进行处理,使所述第一尺寸晶粒转换为第二尺寸晶粒,所述第二尺寸大于所述第一尺寸;
在形成具有第二尺寸晶粒的第一金属层之后,对所述第一金属层进行刻蚀,去除部分第一金属层以形成第一导电结构;
在所述衬底表面上形成能够露出所述第一导电结构的层间介质层;
在所述层间介质层以及第一导电结构上形成具有第二尺寸晶粒的第二金属层,并与所述第一导电结构的露出部分相互接触;
去除部分所述第二金属层,以形成第二导电结构。
2.如权利要求1所述的互连结构的形成方法,其特征在于,对第一金属层进行处理的步骤包括:使所述第一金属层中晶粒的第二尺寸不小于1微米。
3.如权利要求1或2所述的互连结构的形成方法,其特征在于,对第一金属层进行处理的步骤包括:
通过退火处理使所述第一金属层中第一尺寸晶粒转化为第二尺寸晶粒。
4.如权利要求1所述的互连结构的形成方法,其特征在于,对第一金属层进行刻蚀的步骤包括:采用等离子刻蚀机,且使等离子刻蚀机输出脉冲式的偏置功率,以对所述第一金属层进行脉冲刻蚀。
5.如权利要求1所述的互连结构的形成方法,其特征在于,对第一金属层进行刻蚀的步骤包括:采用等离子刻蚀机,且使等离子刻蚀机输出脉冲式的源功率与脉冲式的偏置功率,以对所述第一金属层进行脉冲刻蚀。
6.如权利要求1、4或5所述的互连结构的形成方法,其特征在于,对第一金属层进行刻蚀的步骤包括:采用氢气或者氯气作为等离子刻蚀的刻蚀气体。
7.如权利要求6所述的互连结构的形成方法,其特征在于,对第一金属层进行刻蚀的步骤还包括:在等离子刻蚀的刻蚀气体中加入氮气、氩气或者氦气的一种或者多种。
8.如权利要求1、4或5所述的互连结构的形成方法,其特征在于,对第一金属层进行刻蚀的步骤包括:在等离子刻蚀所述第一金属层的过程中,使刻蚀温度不高于25摄氏度。
9.如权利要求1所述的互连结构的形成方法,其特征在于,对第一金属层进行脉冲等离子刻蚀的步骤包括:
在所述第一金属层上形成掩模;
在所述掩模上形成光刻胶;
去除部分光刻胶以露出部分掩模;
以光刻胶为刻蚀掩模,去除部分所述掩模,并露出部分第一金属层;
以剩余的掩模作为刻蚀掩模,去除部分第一金属层,以形成所述第一导电结构。
10.如权利要求9所述的互连结构的形成方法,其特征在于,形成掩模的步骤包括,采用低温沉积的方式形成氧化物材料的掩模。
11.如权利要求9所述的互连结构的形成方法,其特征在于,去除部分光刻胶以露出部分掩模的步骤包括:
图形化所述光刻胶;
采用等离子刻蚀的方法对剩余光刻胶进行修剪,以去除所述剩余光刻胶的一部分。
12.如权利要求1所述的互连结构的形成方法,其特征在于,形成第二金属层的步骤包括:
形成具有所述第二尺寸晶粒的体金属层,所述体金属层的厚度不小于第二导电结构厚度的3倍;
减薄所述体金属层,以形成所述第二金属层。
13.如权利要求12所述的互连结构的形成方法,其特征在于,形成所述体金属层的步骤包括,使体金属层的厚度为第二导电结构厚度的3~5倍。
14.如权利要求12所述的互连结构的形成方法,其特征在于,减薄体金属层的步骤包括,采用等离子刻蚀的方法减薄所述体金属层。
15.如权利要求14所述的互连结构的形成方法,其特征在于,减薄体金属层的步骤包括,采用氢气作为等离子刻蚀的刻蚀气体。
16.如权利要求1所述的互连结构的形成方法,其特征在于,形成第二金属层的步骤包括:
形成具有第一尺寸晶粒的第二金属层;
通过退火处理使所述第二金属层中第一尺寸晶粒转化为第二尺寸晶粒。
17.如权利要求1所述的互连结构的形成方法,其特征在于,形成层间介质层的步骤包括,使所述层间介质层的表面低于所述第一导电结构的表面。
18.如权利要求1所述的互连结构的形成方法,其特征在于,形成铜材料的第一金属层或者第二金属层。
19.如权利要求1所述的互连结构的形成方法,其特征在于,形成的第一导电结构包括插塞,形成的第二导电结构包括插塞或者互连线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184635.1A CN105097648B (zh) | 2014-05-04 | 2014-05-04 | 互连结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184635.1A CN105097648B (zh) | 2014-05-04 | 2014-05-04 | 互连结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097648A CN105097648A (zh) | 2015-11-25 |
CN105097648B true CN105097648B (zh) | 2018-02-16 |
Family
ID=54577779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410184635.1A Active CN105097648B (zh) | 2014-05-04 | 2014-05-04 | 互连结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097648B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111696917A (zh) * | 2020-07-15 | 2020-09-22 | 华虹半导体(无锡)有限公司 | 金属互连结构的刻蚀方法 |
CN115513135B (zh) * | 2022-11-17 | 2023-03-21 | 广州粤芯半导体技术有限公司 | 半导体工艺方法和半导体蚀刻设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094180A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103219279A (zh) * | 2012-01-19 | 2013-07-24 | 格罗方德半导体公司 | 具有铜内部互连的半导体设备及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956463B2 (en) * | 2009-09-16 | 2011-06-07 | International Business Machines Corporation | Large grain size conductive structure for narrow interconnect openings |
-
2014
- 2014-05-04 CN CN201410184635.1A patent/CN105097648B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094180A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103219279A (zh) * | 2012-01-19 | 2013-07-24 | 格罗方德半导体公司 | 具有铜内部互连的半导体设备及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097648A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105336670B (zh) | 半导体结构及其形成方法 | |
US9768031B2 (en) | Semiconductor device manufacturing methods | |
US10361120B2 (en) | Conductive feature formation and structure | |
CN105575887B (zh) | 互连结构的形成方法 | |
CN106486416B (zh) | 金属互联结构的形成方法 | |
CN104282619B (zh) | 硅通孔的形成方法 | |
CN105762109A (zh) | 半导体结构的形成方法 | |
TW201539655A (zh) | 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法 | |
CN105336662B (zh) | 半导体结构的形成方法 | |
WO2016137747A1 (en) | Aluminum nitride barrier layer | |
CN104617035A (zh) | 半导体器件的形成方法 | |
CN106158728B (zh) | 接触孔栓塞的形成方法 | |
CN105097648B (zh) | 互连结构的形成方法 | |
CN112201580A (zh) | 接触孔刻蚀方法及半导体器件的制造方法 | |
CN104681424B (zh) | 晶体管的形成方法 | |
CN104143528B (zh) | 互连结构的形成方法 | |
CN104979271B (zh) | 互连结构的形成方法 | |
CN104134630B (zh) | 一种减少超低介质常数薄膜侧壁损伤的方法 | |
CN112151440A (zh) | 半导体结构的形成方法、晶体管 | |
CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
CN103871842B (zh) | 一种降低铝焊板突起的方法 | |
CN106505036A (zh) | 硅通孔的形成方法 | |
CN104701242B (zh) | 接触孔的刻蚀方法 | |
CN105742229B (zh) | 半导体结构的形成方法 | |
CN105633011B (zh) | 互连结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |