CN112151440A - 半导体结构的形成方法、晶体管 - Google Patents

半导体结构的形成方法、晶体管 Download PDF

Info

Publication number
CN112151440A
CN112151440A CN201910579460.7A CN201910579460A CN112151440A CN 112151440 A CN112151440 A CN 112151440A CN 201910579460 A CN201910579460 A CN 201910579460A CN 112151440 A CN112151440 A CN 112151440A
Authority
CN
China
Prior art keywords
layer
forming
transition metal
semiconductor structure
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910579460.7A
Other languages
English (en)
Other versions
CN112151440B (zh
Inventor
张海洋
刘思旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910579460.7A priority Critical patent/CN112151440B/zh
Publication of CN112151440A publication Critical patent/CN112151440A/zh
Application granted granted Critical
Publication of CN112151440B publication Critical patent/CN112151440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法、晶体管,形成方法包括:提供基底,所述基底上形成有介电层,所述介电层中形成有凹槽;形成保形覆盖所述凹槽的底部和侧壁的初始过渡层,所述初始过渡层的材料为金属氮化物;进行热处理,将所述初始过渡层转化为过渡金属层;形成保形覆盖所述过渡金属层的石墨烯层;去除所述过渡金属层,且去除所述过渡金属层后,所述石墨烯层保形覆盖于所述凹槽的底部和侧壁上;去除所述过渡金属层后,形成填充于所述凹槽的导电层。本发明实施例有利于提升晶体管的性能。

Description

半导体结构的形成方法、晶体管
技术领域
本发明实施例涉及半导体制造领域,尤其涉及一种半导体结构的形成方法、晶体管。
背景技术
随着半导体技术的发展,超大规模集成电路的芯片集成度已经高达几亿、几十亿个器件的规模,两层以上的多层金属互连技术得到广泛使用。最初的金属互连是由铝金属制成的,但随着集成电路芯片中器件特征尺寸的不断减小,金属互连线中的电路密度不断增加,要求的响应时间不断减小,铝互连线已经不能满足要求,铝互连技术逐渐被铜互连技术所取代。
随着器件的尺寸进一步缩小,铜互连技术中的RC延迟成为制约集成电路性能进一步提高的关键性因素,其吸引了越来越多的关注。其中,电阻R极大地取决于晶粒尺寸和固有电阻。据预计,尺寸效应包括表面和晶界散射,尺寸效应将大幅度增加铜互连结构的有效电阻率。此外,扩散阻挡层通常采用氮化钛或钛材料等,所述材料的导电性能较差,其所占的金属线体积的比例也越来越大。
目前的一个技术趋势是将石墨烯材料应用到互连结构中。石墨烯材料具有非常优异的性能,包括高载流子迁移率、高电流密度、高机械强度、高热传导性能等,采用石墨烯有利于减小互连结构的电阻、降低RC延迟、以及改善电迁移性能,进而提升半导体器件的性能。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法、晶体管,提升晶体管的性能。
为解决上述问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底,所述基底上形成有介电层,所述介电层中形成有凹槽;形成保形覆盖所述凹槽的底部和侧壁的初始过渡层,所述初始过渡层的材料为金属氮化物;进行热处理,将所述初始过渡层转化为过渡金属层;形成保形覆盖所述过渡金属层的石墨烯层;去除所述过渡金属层,且去除所述过渡金属层后,所述石墨烯层保形覆盖于所述凹槽的底部和侧壁上;去除所述过渡金属层后,形成填充于所述凹槽的导电层。
相应的,本发明实施例还提供一种晶体管,包括:如前述的形成方法形成的半导体结构。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例形成所述凹槽后,形成保形覆盖所述凹槽的底部和侧壁的初始过渡层,所述初始过渡层的材料为金属氮化物,随后进行热处理,将所述初始过渡层转化为过渡金属层,与直接形成所述过渡金属层的方案相比,所述初始过渡层的材料为金属氮化物,金属氮化物材料具有介于金属材料和介电材料之间的特性,形成金属氮化材料的工艺选择空间大,金属氮化物材料易于通过保形覆盖能力好的工艺形成(例如:原子层沉积工艺),在形成所述初始过渡层的步骤中,易于使所述初始过渡层保形覆盖于所述凹槽的底部和侧壁,从而有利于提高所述初始过渡层的厚度均一性,因此,将所述初始过渡层转化为所述过渡金属层后,所述过渡金属层在所述凹槽的底部和侧壁的保形覆盖能力和厚度均一性也得到了提高,所述过渡金属层的形成质量较好,相应地,后续形成保形覆盖所述过渡金属层的石墨烯层后,也有利于提高所述石墨烯层的保形覆盖能力和厚度均一性,这提高了所述石墨烯层的形成质量,从而有利于降低半导体结构的电阻、降低导电层的材料发生电迁移问题的概率,进而提升了晶体管的性能。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图;
图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图5,示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1,提供基底(图未示),所述基底上形成有介电层1,所述介电层1中形成有凹槽10。
参考图2,形成保形覆盖所述凹槽10的底部和侧壁的过渡金属层2。
参考图3,形成保形覆盖所述过渡金属层2的石墨烯层3。
参考图4,去除所述过渡金属层2,且去除所述过渡金属层2后,所述石墨烯层3保形覆盖于所述凹槽10的底部和侧壁上。
参考图5,去除所述过渡金属层2后,形成填充于所述凹槽10内的导电层4。
所述形成方法中,所述过渡金属层2用于作为形成所述石墨烯层3的生长基底和催化剂,同时还能够起到支撑的作用。但是,所述过渡金属层2的材料为金属材料,所述过渡金属层2通常仅能够通过物理气相沉积工艺(例如:溅射工艺)形成,所述过渡金属层2在所述凹槽10的底部和侧壁上保形覆盖能力较差,所述过渡金属层2的厚度均一性和形貌质量相应较差,从而导致在形成保形覆盖所述过渡金属层2的石墨烯层3的过程中,所述石墨烯层3的形成质量较差,而且在去除所述过渡金属层2后,所述石墨烯层3难以保形覆盖于所述凹槽10的底部和侧壁上,进而容易导致所述石墨烯层3难以起到减小电阻、改善RC延迟、改善电迁移等作用,所形成半导体结构的性能也不佳。
为了解决所述技术问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底,所述基底上形成有介电层,所述介电层中形成有凹槽;形成保形覆盖所述凹槽的底部和侧壁的初始过渡层,所述初始过渡层的材料为金属氮化物;进行热处理,将所述初始过渡层转化为过渡金属层;形成保形覆盖所述过渡金属层的石墨烯层;去除所述过渡金属层,且去除所述过渡金属层后,所述石墨烯层保形覆盖于所述凹槽的底部和侧壁上;去除所述过渡金属层后,形成填充于所述凹槽的导电层。
本发明实施例形成所述凹槽后,形成保形覆盖所述凹槽的底部和侧壁的初始过渡层,所述初始过渡层的材料为金属氮化物,随后进行热处理,将所述初始过渡层转化为过渡金属层,与直接形成所述过渡金属层的方案相比,所述初始过渡层的材料为金属氮化物,金属氮化物材料具有介于金属材料和介电材料之间的特性,形成金属氮化材料的工艺选择空间大,金属氮化物材料易于通过保形覆盖能力好的工艺形成(例如:原子层沉积工艺),在形成所述初始过渡层的步骤中,易于使所述初始过渡层保形覆盖于所述凹槽的底部和侧壁,从而有利于提高所述初始过渡层的厚度均一性,因此,将所述初始过渡层转化为所述过渡金属层后,所述过渡金属层在所述凹槽的底部和侧壁的保形覆盖能力和厚度均一性也得到了提高,所述过渡金属层的形成质量较好,相应地,后续形成保形覆盖所述过渡金属层的石墨烯层后,也有利于提高所述石墨烯层的保形覆盖能力和厚度均一性,这提高了所述石墨烯层的形成质量,从而有利于降低半导体结构的电阻、降低导电层的材料发生电迁移问题的概率,进而提升了晶体管的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6,提供基底(图未示),所述基底上形成有介电层100,所述介电层100中形成有凹槽120。
所述基底用于为后续制程提供工艺平台。本实施例中,以所形成的半导体结构为平面型晶体管为例,所述基底包括衬底(图未示)。
具体地,所述衬底为硅衬底。在其他实施例中,所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料,所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在另一些实施例中,当所形成的半导体结构为鳍式场效应晶体管时,所述基底相应可以包括衬底以及凸出于所述衬底的鳍部。
所述基底还可以包括其他结构,例如:栅极结构、掺杂区、浅沟槽隔离结构(shallow trench isolation,STI)和介电层等。其中,所述栅极结构可以为金属栅结构或多晶硅栅结构。
本实施例中,所述介电层100为金属层间介质(inter metal dielectric,IMD)层。所述介电层100用于为后续导电层的形成提供工艺平台,所述介电层100还用于实现后段(back end of line,BEOL)制程中相邻互连结构之间的电隔离。
为此,所述介电层100的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中,所述介电层100的材料为氧化硅。
所述凹槽120用于为后续导电层的形成提供空间位置。
结合参考图7和图8,形成保形覆盖所述凹槽120的底部和侧壁的初始过渡层101,所述初始过渡层101的材料为金属氮化物。
所述初始过渡层101用于经后续热处理后,转化为过渡金属层。
所述初始过渡层101的材料为金属氮化物,与金属材料相比,金属氮化物材料具有介于金属材料和介电材料之间的特性,形成金属氮化材料的工艺选择空间大,金属氮化物材料易于通过保形覆盖能力好的工艺形成(例如:原子层沉积工艺),在形成所述初始过渡层101的步骤中,易于使所述初始过渡层101保形覆盖于所述凹槽120的底部和侧壁,有利于提高所述初始过渡层101的厚度均一性,因此,后续将所述初始过渡层101转化为过渡金属层后,所述过渡金属层在所述凹槽120的底部和侧壁的保形覆盖能力、以及过渡金属层的厚度均一性也得到了提高,所述过渡金属层的形成质量较好,相应地,后续形成保形覆盖所述过渡金属层的石墨烯层后,也有利于提高所述石墨烯层的保形覆盖能力和厚度均一性,这相应提高了所述石墨烯层的形成质量,从而有利于降低半导体结构的电阻、降低导电层的材料发生电迁移问题的概率、改善RC延迟问题,进而提升了晶体管的性能。
本实施例中,所述初始过渡层101的材料为氮化铜。氮化铜材料能够在较低的温度下分解,形成铜材料,从而有利于防止后续热处理的温度过高,进而减小后续热处理对器件性能的影响。
在其他实施例中,根据所需的过渡金属层的材料,所述初始过渡层的材料还可以为其他合适的金属氮化物。
在形成所述初始过渡层101的步骤中,所述初始过渡层101的厚度不宜过小,也不宜过大。如果所述初始过渡层101的厚度过小,则后续过渡金属层的厚度相应过小,在后续形成石墨烯层的步骤中,所述过渡金属层用于作为生长基底和催化剂的效果不佳,从而容易影响石墨烯层的形成质量;如果所述初始过渡层101的厚度过大,后续过渡金属层的厚度相应过大,在形成石墨烯层后,还包括去除所述过渡金属层的步骤,去除所述过渡金属层的工艺难度相应较大。为此,本实施例中,所述初始过渡层101的厚度为1纳米至10纳米。
本实施例中,采用原子层沉积工艺形成所述初始过渡层101。原子层沉积工艺的间隙填充性能和阶梯覆盖能力较好,从而提高所述初始过渡层101在所述凹槽120底部和侧壁的覆盖能力,而且,原子层沉积工艺包括进行多次的原子层沉积循环,以形成所需厚度的膜层,这有利于提高所述初始过渡层101的厚度均一性和致密度,同时使所述初始过渡层101的厚度能够得到精确控制。
原子层沉积工艺具有较强的阶梯覆盖能力,因此,本实施例中,所述初始过渡层101还形成于所述介电层100的顶部上。
在其他实施例中,根据实际工艺需求,还可以采用物理气相沉积工艺形成所述初始过渡层。
结合参考图7,本实施例中,形成所述初始过渡层101之前,还包括:对所述凹槽120的底部和侧壁进行预处理130,适于在所述凹槽120的底部和侧壁上引入气体元素。
后续制程还包括:进行热处理,将所述初始过渡层101转化为过渡金属层;形成保形覆盖所述过渡金属层的石墨烯层;形成所述石墨烯层后,去除所述过渡金属层。在去除所述过渡金属层的步骤中,所述气体元素在所述凹槽120的底部和侧壁产生气泡,所述气泡能够吸引所述石墨烯层,从而保证石墨烯层与基底具有吸附力而不脱落,因此,在去除所述过渡金属层后,所述石墨烯层能够吸附于所述凹槽120的底部和侧壁上,也就是说,这使得石墨烯层能够直接形成在目标基底上,不需进行额外转移的步骤,有利于简化流程、降低成本,且能够避免对石墨烯层施加较大的外力,从而有利于减小石墨烯层发生开裂或破损的风险。
进行所述预处理130的步骤中,所述气体元素可以包括氮元素、氧元素、氢元素或氦元素。所述元素均为常见气体中的元素,从而易于在后续去除过渡金属层的步骤中从所述介电层100中分解溢出,进而产生气泡。本实施例中,进行所述预处理130的步骤中,在所述凹槽120的底部和侧壁上引入氮元素。
具体地,可以通过等离子体处理或离子注入的方式,进行所述预处理130。
本实施例中,所述预处理130为等离子体处理。通过采用等离子体处理的方式,仅在所述凹槽120的表面引入气体元素,且在所述凹槽120表面所引入的气体元素的分布均匀性较好。
具体地,进行所述预处理130的步骤包括:在氮气氛围下,对所述凹槽120的底部和侧壁进行所述等离子体处理。
所述等离子体处理的气体流量不宜过小,也不宜过大。如果所述等离子处理的气体流量过小,容易降低所述预处理130的处理效率,且容易使所述凹槽120的底部和侧壁上引入的气体元素含量过低,后续难以产生足够的气泡,进而影响气泡对石墨烯层的吸引作用;如果所述等离子体处理的气体流量过大,容易增加工艺风险、产生副作用,例如:在所述凹槽120的底部和侧壁上引入气体元素后,容易将所述气体元素引入到所述介电层100内,进而容易对所述介电层100的隔离作用等性能产生影响,容易降低工艺兼容性。为此,本实施例中,在氮气氛围下,进行所述等离子体处理,所述氮气的气体流量为50标准升每分钟至500标准升每分钟。
所述等离子体处理的工艺压强不宜过低,也不宜过高。如果所述等离子体处理的工艺压强过低,等离子体难以进入到所述凹槽120的底部和侧壁上,从而容易使所述凹槽120表面的气体元素含量过低;如果所述等离子体处理的工艺压强过高,容易降低工艺稳定性、产生副作用。为此,本实施例中,所述等离子体处理的工艺压强为5毫托至200毫托。
需要说明的是,本实施例中,进行所述预处理130的步骤中,所述介电层100的顶部也暴露在工艺环境中,因此,所述介电层100的顶部上也引入有气体元素。
参考图9,进行热处理140,将所述初始过渡层101(如图8所示)转化为过渡金属层102。
所述过渡金属层102用于作为后续形成石墨烯层的生长基底和催化剂,所述过渡金属层102还能够对石墨烯层起到支撑的作用。
由前述可知,所述初始过渡层101在所述凹槽120的底部和侧壁的保形覆盖能力较好,所述初始过渡层101的厚度均一性较好,因此,将所述初始过渡层101转化为过渡金属层102后,所述过渡金属层102在所述凹槽120的底部和侧壁的保形覆盖能力和厚度均一性也得到了提高,所述过渡金属层102的形成质量较好,相应地,也有利于提高后续所述石墨烯层的保形覆盖能力和厚度均一性,提高了所述石墨烯层的形成质量,从而有利于降低后续导电层的电阻、降低导电层的材料发生电迁移问题的概率,进而提升了半导体结构的性能。
本实施例中,所述初始过渡层101的材料为氮化铜。氮化铜材料在较低的温度下能够分解成铜和氮气。因此,进行所述热处理140后,所述过渡金属层102的材料为铜。铜的金属单晶体与石墨烯的晶格较匹配,通过选用铜作为过渡金属层102的材料,有利于后续在所述过渡金属层102的表面上形成厚度均匀性和层数可控性较好的石墨烯层。
所述热处理140的工艺温度不宜过高,否则容易影响半导体器件的性能。本实施例中,所述热处理140的工艺温度小于或等于400℃。
但是,所述热处理140的工艺温度也不宜过低,否则难以将氮化铜材料分解。为此,本实施例中,所述热处理140的工艺温度为100℃至400℃。
所述热处理140的工艺压强不宜过高。如果所述热处理140的工艺压强过高,则氮化铜材料分解产生的氮气难以被排出,容易产生副作用。为此,本实施例中,所述热处理140的工艺压强小于或等于1000毫托。
所述热处理140的工艺时间不宜长,否则容易降低生产产能、增加工艺成本。本实施例中,所述热处理140的工艺时间小于或等于1小时。
本实施例中,采用退火处理的方式进行所述热处理140。退火处理为常用的热处理方式,有利于提高工艺兼容性、降低对其他互连结构或器件的影响。
本实施例中,形成所述初始过渡层101的步骤中,所述初始过渡层101还形成于所述介电层100的顶部上,因此,将所述初始过渡层101转化为所述过渡金属层102后,所述过渡金属层102还形成于所述介电层100的顶部上。
参考图10,形成保形覆盖所述过渡金属层102的石墨烯层103。
所述石墨烯层103用于作为扩散阻挡层,以改善后续导电层的电迁移问题。且所述石墨烯层103的电阻率低、导电性能较好,有利于改善器件的RC延迟,提高互连结构的性能。
由前述可知,所述过渡金属层102在所述凹槽120的底部和侧壁的保形覆盖能力和厚度均一性较好,所述过渡金属层102的形成质量较好,相应地,也有利于提高所述石墨烯层103的保形覆盖能力和厚度均一性,提高了所述石墨烯层103的形成质量,从而有利于降低后续导电层的电阻、降低导电层的材料发生电迁移问题的概率,进而提升了半导体结构的性能。
本实施例中,采用化学气相沉积工艺形成所述石墨烯层103。
具体地,在形成所述石墨烯层103的步骤中,以所述过渡金属层102作为生长基底和催化剂,本实施例中,过渡金属层102的材料为铜,铜材料为具有较低溶碳量的金属,因此,通过表面生长机制,在高温下的气态碳源裂解生成的碳原子吸附在所述过渡金属层102的表面,从而在所述过渡金属层102的表面形成石墨烯薄膜。
本实施例中,所述过渡金属层102还形成于所述介电层100的顶部,因此,形成所述石墨烯层103的步骤中,所述石墨烯层103还形成于所述介电层100顶部上的所述过渡金属层102上。
参考图11至图13,去除所述过渡金属层102(如图11所示),且去除所述过渡金属层102后,所述石墨烯层103保形覆盖于所述凹槽120的底部和侧壁上。
通过前述预处理130,在所述凹槽120的底部和侧壁引入了气体元素,因此,在去除所述过渡金属层102的步骤中,所述气体元素在所述凹槽120的底部和侧壁产生气泡150(如图11所示),适于吸引所述石墨烯层103,使所述石墨烯层103保形覆盖于所述凹槽120的底部和侧壁上,从而能够直接将所述石墨烯层103形成在目标基底上,不需进行转移的步骤,有利于简化流程、降低成本,且石墨烯层103是在所述气泡150的吸引下,使石墨烯层103内部的毛细通道自发与气泡150发生桥接,从而使石墨烯层103吸附在所述凹槽120的底部和侧壁上,这能够避免对石墨烯层150施加较大的外力,进而有利于减小石墨烯层150发生开裂或破损的风险。
本实施例中,采用湿法刻蚀工艺去除所述过渡金属层102。具体地,将所述基底放置于刻蚀溶液中,所述刻蚀溶液能够通过所述毛细通道渗入到所述过渡金属层102中,从而将所述过渡金属层102去除。具体地,采用酸性溶液去除所述过渡金属层102。酸性溶液为去除金属材料的常用溶液。
本实施例中,所述过渡金属层102的材料为铜,相应可以采用三氯化铁(FeCl3)溶液或过硫酸铵((NH4)2S2O8)溶液去除所述过渡金属层102。
在去除所述过渡金属层102的步骤中,所述酸性溶液可以具有一高于常温的温度,有利于加快所述气体元素在所述凹槽120的底部和表面产生气泡的速率,同时也有利于提高去除所述过渡金属层102的效率,从而随着所述过渡金属层102被逐渐去除,所述气泡150能够快速地吸引所述石墨烯层103。
需要说明的是,所述酸性溶液的温度不宜过低,也不宜过高。如果所述酸性溶液的温度过低,难以起到加快产生气泡150的速率和去除过渡金属层102的效率的作用;如果所述酸性溶液的温度过高,容易降低产生气泡150、以及去除过渡金属层102速率的均匀性和稳定性,进而容易产生副作用。为此,本实施例中,在去除所述过渡金属层102的步骤中,所述酸性溶液的温度为20℃至100℃。
本实施例中,去除所述过渡金属层102后,所述石墨烯层103还覆盖于所述介电层100的顶部上。
本实施例中,在去除所述过渡金属层102后,还包括:进行干燥处理,从而将所述石墨烯层103和介电层100之间的液体全部去除,进一步提高所述石墨烯层103和所述介电层100之间的吸附力。具体地,可以采用烘烤(baking)处理的方式进行所述干燥处理。
结合参考图11,本实施例中,去除所述过渡金属层102之前,还包括:形成填充于所述凹槽120中的转移媒介层104,所述转移媒介层104覆盖所述石墨烯层103。
在去除所述过渡金属层102的步骤中,所述石墨烯层103附着在所述转移媒介层104上,从而降低所述石墨烯层103发生开裂或破损的概率。
所述转移媒介层104的材料可以为聚甲基丙烯酸甲酯(methyl methacrylate,PMMA)、聚二甲基硅氧烷(Polydimethylsiloxane,PDMS)或热熔胶等。
本实施例中,所述转移媒介层104的材料为PMMA。PMMA材料为形成石墨烯时常用的转移媒介层,有利于提高工艺兼容性。
本实施例中,采用旋涂工艺形成所述转移媒介层104。
结合参考图13,相应地,去除所述过渡金属层102后,还包括:去除所述转移媒介层104。
具体地,可以在进行所述干燥处理之前,去除所述转移媒介层104,有利于提高所述干燥处理的工艺效果。
本实施例中,所述转移媒介层104的材料为PMMA,相应可以采用有机溶液去除所述转移媒介层104。具体地,所述有机溶液可以为丙酮溶液。在其他实施例中,也可以采用高温热分解的方式去除所述转移媒介层。
在另一些实施例中,当所述转移媒介层的材料为其他材料时,相应根据具体的材质采用合适的方法将所述转移媒介层去除。
结合参考图14,本实施例中,去除所述过渡金属层102后,还包括:对所述石墨烯层103进行氯化金(AuCl3)掺杂处理160。
通过进行所述氯化金掺杂处理160,有利于修复所述石墨烯层103中的缺陷,有效降低所述石墨烯层103中的薄膜电阻(sheet resistance),提高了所述石墨烯层103的电学性能和长期稳定性。
参考图15至图16,去除所述过渡金属层102后,形成填充于所述凹槽120(如图13所示)的导电层106(如图16所示)。
所述导电层106用于实现所述基底中半导体器件与其他互连结构或外部电路的电连接。
本实施例中,所述导电层106的材料为铜,有利于改善后段RC的信号延迟,提高芯片的处理速度,同时还有利于降低功耗。
具体地,形成所述导电层106的步骤包括:如图15所示,形成填充于所述凹槽120的导电材料层105,所述导电材料层105还覆盖位于所述介电层100顶部的石墨烯层103;如图16所示,对所述导电材料层105进行平坦化处理,去除高于所述介电层100顶部的导电材料层105,位于所述凹槽120内的剩余导电材料层105作为所述导电层106。
本实施例中,采用电化学镀(Electrical Chemical Plating,ECP)形成所述导电材料层105。
本实施例中,采用化学机械研磨(Chemmically-Mechanically Polishing,CMP)工艺进行所述平坦化处理。通过采用化学机械研磨工艺进行所述平坦化处理,有利于提高化学平坦化处理后的剩余所述导电材料层105的顶面平坦度。
石墨烯材料具有导电性,因此,本实施例中,所述形成方法还包括:去除所述介电层100顶部上的石墨烯层103,从而实现位于所述凹槽120中的导电层106与其他互连结构的电隔离。
本实施例中,在所述平坦化处理的步骤中,去除所述介电层100顶部上的所述石墨烯层103。
在其他实施例中,根据实际工艺,也可以通过进行其他工艺步骤,去除所述介电层顶部上的所述石墨烯层。例如:可以采用灰化工艺去除所述介电层顶部上的所述石墨烯层。
相应的,本发明还提供一种晶体管,包括:由前述的形成方法所形成的半导体结构。
结合参考图16,由前述实施例可知,采用前述的形成方法所形成的半导体结构中,所述石墨烯层103在所述凹槽120(如图13所示)底部和侧壁的保形覆盖能力和厚度均一性较好,所述石墨烯层103的形成质量较好,从而有利于降低互连结构的电阻、提高所述石墨烯层103用于改善导电层106的材料发生电迁移问题的效果,进而提升了半导体结构的性能,相应地,本发明提供的晶体管的性能也得到了提升。
所述半导体结构可以采用前述实施例所述的形成方法所形成,也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,所述基底上形成有介电层,所述介电层中形成有凹槽;
形成保形覆盖所述凹槽的底部和侧壁的初始过渡层,所述初始过渡层的材料为金属氮化物;
进行热处理,将所述初始过渡层转化为过渡金属层;
形成保形覆盖所述过渡金属层的石墨烯层;
去除所述过渡金属层,且去除所述过渡金属层后,所述石墨烯层保形覆盖于所述凹槽的底部和侧壁上;
去除所述过渡金属层后,形成填充于所述凹槽的导电层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,采用退火处理的方式进行所述热处理。
3.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述初始过渡层之前,还包括:对所述凹槽的底部和侧壁进行预处理,适于在所述凹槽的底部和侧壁上引入气体元素;
去除所述过渡金属层的步骤中,所述气体元素在所述凹槽的底部和侧壁产生气泡,适于吸引所述石墨烯层,使所述石墨烯层保形覆盖于所述凹槽的底部和侧壁上。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述过渡金属层后,形成所述导电层之前,还包括:对所述石墨烯层进行氯化金掺杂处理。
5.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述初始过渡层的步骤中,所述初始过渡层还形成于所述介电层的顶部上;
形成所述石墨烯层的步骤中,所述石墨烯层还形成于所述介电层顶部上的所述过渡金属层上;
去除所述过渡金属层后,所述石墨烯层还覆盖于所述介电层的顶部上;
所述形成方法还包括:去除所述介电层顶部上的石墨烯层。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,形成所述导电层的步骤包括:形成填充于所述凹槽的导电材料层,所述导电材料层还覆盖位于所述介电层顶部的石墨烯层;对所述导电材料层进行平坦化处理,去除高于所述介电层顶部的导电材料层,位于所述凹槽内的剩余导电材料层作为所述导电层;
在所述平坦化处理的步骤中,去除所述介电层顶部上的所述石墨烯层。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述过渡金属层之前,还包括:形成填充于所述凹槽中的转移媒介层,所述转移媒介层覆盖所述石墨烯层;
去除所述过渡金属层后,形成所述导电层之前,还包括:去除所述转移媒介层。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述初始过渡层的材料为氮化铜;
进行所述热处理后,所述过渡金属层的材料为铜。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述初始过渡层的步骤中,所述初始过渡层的厚度为1纳米至10纳米。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述初始过渡层的工艺包括原子层沉积工艺或物理气相沉积工艺。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述热处理的工艺温度小于或等于400℃。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述热处理的工艺温度为100℃至400℃。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,所述热处理的工艺压强小于或等于1000毫托。
14.如权利要求3所述的半导体结构的形成方法,其特征在于,进行所述预处理的步骤中,所述气体元素包括氮元素、氧元素、氢元素或氦元素。
15.如权利要求3所述的半导体结构的形成方法,其特征在于,所述预处理为等离子体处理或离子注入。
16.如权利要求3所述的半导体结构的形成方法,其特征在于,进行所述预处理的步骤包括:在氮气氛围下,对所述凹槽的底部和侧壁进行等离子体处理。
17.如权利要求16所述的半导体结构的形成方法,其特征在于,所述等离子体处理的工艺参数包括:氮气的气体流量为50标准升每分钟至500标准升每分钟,工艺压强为5毫托至200毫托。
18.如权利要求1所述的半导体结构的形成方法,其特征在于,采用酸性溶液去除所述过渡金属层。
19.如权利要求18所述的半导体结构的形成方法,其特征在于,所述酸性溶液的温度为20℃至100℃。
20.如权利要求6所述的半导体结构的形成方法,其特征在于,采用化学机械研磨工艺进行所述平坦化处理。
21.如权利要求1所述的半导体结构的形成方法,其特征在于,采用化学气相沉积工艺形成所述石墨烯层。
22.一种晶体管,其特征在于,包括:如权利要求1至21所述的形成方法形成的半导体结构。
CN201910579460.7A 2019-06-28 2019-06-28 半导体结构的形成方法、晶体管 Active CN112151440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910579460.7A CN112151440B (zh) 2019-06-28 2019-06-28 半导体结构的形成方法、晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910579460.7A CN112151440B (zh) 2019-06-28 2019-06-28 半导体结构的形成方法、晶体管

Publications (2)

Publication Number Publication Date
CN112151440A true CN112151440A (zh) 2020-12-29
CN112151440B CN112151440B (zh) 2023-12-12

Family

ID=73891579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910579460.7A Active CN112151440B (zh) 2019-06-28 2019-06-28 半导体结构的形成方法、晶体管

Country Status (1)

Country Link
CN (1) CN112151440B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114850010A (zh) * 2022-05-17 2022-08-05 伊诺福科光学技术有限公司 石墨烯超材料三维保形涂层的制备方法及三维保形涂层
CN116682596A (zh) * 2023-08-03 2023-09-01 浙江正泰电器股份有限公司 石墨烯-金属复合导体及其制备方法和应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US20120258587A1 (en) * 2011-04-07 2012-10-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method of Forming Graphene on a Surface
CN103378064A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
WO2014030040A1 (en) * 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
US20140284802A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN104919077A (zh) * 2013-01-14 2015-09-16 加州理工学院 用于石墨烯形成的方法和系统
CN106232521A (zh) * 2014-05-05 2016-12-14 巴斯夫欧洲公司 预处理基材以通过化学沉积一致生长石墨烯
US20170170012A1 (en) * 2015-12-14 2017-06-15 Samsung Electronics Co., Ltd. Method of intercalating insulating layer between metal catalyst layer and graphene layer and method of fabricating semiconductor device using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US20120258587A1 (en) * 2011-04-07 2012-10-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method of Forming Graphene on a Surface
CN103378064A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
WO2014030040A1 (en) * 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
CN104919077A (zh) * 2013-01-14 2015-09-16 加州理工学院 用于石墨烯形成的方法和系统
US20140284802A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN106232521A (zh) * 2014-05-05 2016-12-14 巴斯夫欧洲公司 预处理基材以通过化学沉积一致生长石墨烯
US20170170012A1 (en) * 2015-12-14 2017-06-15 Samsung Electronics Co., Ltd. Method of intercalating insulating layer between metal catalyst layer and graphene layer and method of fabricating semiconductor device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114850010A (zh) * 2022-05-17 2022-08-05 伊诺福科光学技术有限公司 石墨烯超材料三维保形涂层的制备方法及三维保形涂层
CN114850010B (zh) * 2022-05-17 2023-08-04 伊诺福科光学技术有限公司 石墨烯超材料三维保形涂层的制备方法及三维保形涂层
CN116682596A (zh) * 2023-08-03 2023-09-01 浙江正泰电器股份有限公司 石墨烯-金属复合导体及其制备方法和应用
CN116682596B (zh) * 2023-08-03 2023-10-13 浙江正泰电器股份有限公司 石墨烯-金属复合导体及其制备方法和应用

Also Published As

Publication number Publication date
CN112151440B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
TWI683349B (zh) 用於晶圓鍵合的電漿活化處理
CN108431924B (zh) 通过集成工艺流程系统形成低电阻触点的方法
US9653352B2 (en) Methods for forming metal organic tungsten for middle of the line (MOL) applications
US8405132B2 (en) Self-aligned selective metal contact to source/drain diffusion region
US9640427B2 (en) Semiconductor structure and fabrication method thereof
US11488857B2 (en) Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process
CN106486416B (zh) 金属互联结构的形成方法
CN112151440B (zh) 半导体结构的形成方法、晶体管
US20230402427A1 (en) Heterogenous bonding layers for direct semiconductor bonding
US10204860B2 (en) Semiconductor device with graphene encapsulated metal and method therefor
TW201901760A (zh) 製造半導體結構之方法
CN113053803A (zh) 用于金属化的双层衬里
CN108573911B (zh) 半导体结构及其形成方法
CN109003939B (zh) 一种半导体器件的制作方法
JP2009016828A5 (zh)
CN113745149A (zh) 半导体结构及其形成方法
CN105097645B (zh) 一种半导体器件的制造方法
CN108695237B (zh) 一种半导体器件及其制作方法
US20220367254A1 (en) Semiconductor Device and Method of Manufacture
US20030134504A1 (en) Method of making an inlaid structure in a semiconductor device
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
WO2017087005A1 (en) Metallization stacks with enclosed vias
CN108573913B (zh) 半导体结构及其形成方法
TW202401602A (zh) 半導體裝置及其形成方法
CN114725006A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant