CN103378064A - 金属互连结构及其制作方法 - Google Patents
金属互连结构及其制作方法 Download PDFInfo
- Publication number
- CN103378064A CN103378064A CN2012101335018A CN201210133501A CN103378064A CN 103378064 A CN103378064 A CN 103378064A CN 2012101335018 A CN2012101335018 A CN 2012101335018A CN 201210133501 A CN201210133501 A CN 201210133501A CN 103378064 A CN103378064 A CN 103378064A
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnect structure
- metal material
- metal interconnect
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种金属互连结构和一种金属互连结构的制作方法,所述金属互连结构包括:层间介质层;开口,所述开口形成在所述层间介质层内;金属材料,所述金属材料填充满所述通孔或沟槽;形成在所述金属材料的表面以及所述金属材料与层间介质层之间的石墨烯层。其制作方法包括:提供半导体基底;在所述半导体基底上形成牺牲层;在所述牺牲层内形成开口;在所述开口内填充金属材料;去除所述牺牲层以暴露金属材料的侧壁;在所述金属材料的表面形成石墨烯层。本发明利用了石墨烯能够依附着铜、镍等金属材料生长的特性,将石墨烯形成在金属互连结构中金属材料的表层,作为金属互连的一部分,显著的减小金属互连结构的电阻。
Description
技术领域
本发明涉及半导体制作工艺,尤其涉及一种金属互连结构及其制作方法。
背景技术
金属互连工艺是在集成电路上淀积金属薄膜,并通过光刻刻蚀技术形成布线,以将互相隔离的元件按一定要求互连成所需电路的工艺。
对用于金属互连工艺的金属材料或别的导电材料的一般要求是:电阻率低,能与器件的电极形成良好的低欧姆接触;与二氧化硅层的粘附性要好;便于淀积和光刻加工形成布线等。
现常用的用于金属互连工艺的金属材料有:铝、铜、钨等。
其中,铝有如下一些缺点:铝-硅的接触电阻易于偏大、铝和硅间产生固-固扩散、铝的电迁徙现象、铝不能承受高温处理、铝-硅肖特基势垒高度不稳定等。
作为铝的替代物,铜导线可以降低互连阻抗,降低功耗和成本,提高芯片的集成度、器件密度和时钟频率。现在铜已经取代铝成为超大规模集成电路制造中的主流互连技术。
由于对铜的刻蚀非常困难,因此铜互连采用双镶嵌工艺,又称双大马士革工艺(Dual Damascene)。双大马士革工艺的进行是这样的:首先在介质层内刻蚀出完整的通孔和沟槽,接着是溅射(PVD)扩散阻挡层(TaN/Ta)和铜种籽层(Seed Layer)。扩散阻挡层(TaN/Ta)的作用是增强与Cu的黏附性,种籽层是作为电镀时的导电层,之后就是铜互连线的电镀工艺,最后是退火和化学机械抛光(CMP),对铜镀层进行平坦化处理和清洗。
但是当芯片的特征尺寸变为45nm或者更小时,扩散阻挡层和铜种籽层的等比例缩小将面临严重困难。首先,铜种籽层必须足够薄,这样才可以避免在高纵宽比结构上沉积铜时出现顶部外悬结构,防止产生空洞;但是它又不能太薄。其次,相对于铜导线,阻挡层横截面积占整个导线横截面积的比例变得越来越大。但实际上只有铜才是真正的导体。例如,在65nm工艺时,铜导线的宽度和高度分别为90nm和150nm,两侧则分别为10nm。这意味着横截面为13,500nm2的导线中实际上只有8,400nm2用于导电,效率仅为62.2%。而扩散层如果减薄到一定厚度,将失去对铜扩散的有效阻挡能力。
目前最有可能解决以上问题的方法是ALD(原子层沉积)形成阻挡层和无种籽电镀。
有研究表明:与PVD阻挡层相比,ALD阻挡层可以降低导线电阻。因此ALD技术很有望会取代PVD技术用于沉积阻挡层。不过ALD目前的缺点是硬件成本高,沉积速度慢,生产效率低。
过渡金属-钌可以实现铜的无种籽电镀,在钌上电镀铜和普通的铜电镀工艺兼容。钌的电阻率(~7μΩ-cm),熔点(~2300℃),即使900℃下也不与铜发生互熔。钌是贵金属材料,不容易被氧化,但即使被氧化了,生成的氧化钌也是导体。由于钌对铜有一定的阻挡作用,在一定程度上起到阻挡层的作用,因此钌不仅有可能取代扩散阻挡层常用的Ta/TaN两步工艺,而且还可能同时取代电镀种籽层,至少也可以达到减薄阻挡层厚度的目的。况且,使用ALD技术沉积的钌薄膜具有更高的质量和更低的电阻率。但无种籽层电镀同时也为铜电镀工艺带来新的挑战,钌和铜在结构上的差异,使得钌上电镀铜与铜电镀并不等同,在界面生长,沉积模式上还有许多待研究的问题。
有鉴于此,需要一种新的适应不断缩小的芯片的关键尺寸的金属互连的制作方法。
发明内容
本发明解决的问题是提供一种新的金属互连结构和制作方法,以适应45nm以下的关键尺寸的集成电路半导体器件的需求。
为解决上述问题,本发明包括一种金属互连结构,包括:
层间介质层;
开口,所述开口形成在所述层间介质层内;
金属材料,所述金属材料填充满所述开口;
形成在所述金属材料的表面以及所述金属材料与层间介质层之间的石墨烯层。
可选的,所述层间介质层为二氧化硅。
可选的,所述层间介质层为介电常数为4至2.2的低介电材料或介电常数小于2.2的超低介电材料。
可选的,所述金属材料为铜、铝或钨。
可选的,所述石墨烯层少于10个原子层。
可选的,所述开口是通孔或由通孔与沟槽组成的双镶嵌结构。
可选的,所述通孔的宽度小于45nm。
本发明还提供了一种金属互连结构的制作方法,包括:
提供半导体基底;
在所述半导体基底上形成牺牲层;
在所述牺牲层内形成开口;
在所述开口内填充金属材料;
去除所述牺牲层以暴露金属材料的侧壁;
在所述金属材料的表面形成石墨烯层。
可选的,所述牺牲层为氧化硅、氮氧化硅或有机涂层。
可选的,利用干法刻蚀形成所述开口。
可选的,所述开口为双大马士革工艺中形成的通孔与沟槽组成的双镶嵌结构形状的开口。
可选的,所述填充金属材料的方式为电镀、化学气相淀积或物理气相淀积。
可选的,利用电镀填充金属材料的步骤包括:在所述开口的侧壁形成籽晶层;在籽晶层上电镀形成金属材料,填满所述开口。
可选的,所述去除牺牲层以暴露金属材料的侧壁的步骤还包括去除籽晶层。
可选的,所述形成石墨烯层的方式为低压化学气相沉积或激光化学气相沉积。
可选的,在形成石墨烯层后,另包括形成层间介质层的步骤。
可选的,所述形成层间介质层的方式为化学气相淀积或者旋涂。
可选的,所述层间介质层为二氧化硅。
可选的,所述层间介质层为介电常数不小于2.2的低介电材料或介电常数小于2.2的超低介电材料。
可选的,所述去除牺牲层的方式为灰化法、干法刻蚀或湿法刻蚀。
可选的,所述填充金属材料的步骤之后、去除牺牲层的步骤之前,还包括进行化学机械研磨至暴露牺牲层的步骤。
本发明利用了石墨烯能够依附着铜、镍等金属材料生长的特性,将石墨烯形成在金属互连结构中金属材料的表层,作为金属互连结构的一部分,显著的减小金属互连结构的电阻,增强了器件的电学性能。
附图说明
图1是本发明金属互连结构的一个实施例的结构示意图;
图2是本发明金属互连结构的另一实施例的结构示意图;
图3为本发明金属互连结构制作方法的一个实施例的流程图;
图4至图12是依照图3流程形成的中间结构及最终结构的截面示意图。
具体实施方式
本发明将石墨烯形成在金属互连结构中金属材料的表层,作为金属互连结构的一部分,由于石墨烯的电阻远小于金属材料的电阻,当金属互连结构中通过电流时,电流选择电阻更小的石墨烯部分作为导体,而金属材料部分则几乎不通过电流。这样,本发明显著的减小金属互连结构的电阻。其中,石墨烯形成在金属互连结构的表层的方式为激光化学气相沉积法,其利用了石墨烯能够依附着铜、镍等金属材料生长的特性,把石墨烯生长在金属材料的表层。
本发明的金属互连结构包括:
层间介质层,所述层间介质层具有通孔或沟槽结构;
所述通孔或沟槽结构中填充有金属材料;
所述金属材料的表面以及所述金属材料与层间介质层之间形成有石墨烯层。
本发明的金属互连结构的制作方式包括:提供半导体基底;在所述半导体基底上形成牺牲层;在所述牺牲层内形成开口;在所述开口内填充金属材料;去除所述牺牲层以暴露金属材料的侧壁;在所述金属材料的表面形成石墨烯层。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
以下的描述包括金属互连结构和其制作方法两个部分,分别以具体实施方式来说明。
其中,金属互连结构可以是形成在器件层表面的接触孔、金属层层间互连的通孔、金属层中填充金属材料的金属互连槽,以及通孔与金属互连槽组合形成的双镶嵌结构。为了方便说明,在以下说明中,以金属互连结构为单独的接触孔和双镶嵌结构来诠释本发明的金属互连结构。现有工艺一般以双大马士革工艺形成双镶嵌结构。
实施例一
本实施例以单独的接触孔为例,其结构如图1所示,所述接触孔形成在半导体基底10上的层间介质层11内。所述半导体基底10可以是但不局限于是硅基底。所述硅基底上形成有MOS场效应晶体管,也可以形成有其它半导体器件结构。所述MOS场效应晶体管的源区1、漏区2形成在半导体基底10中,其栅极3形成在源区1和漏区2之间的半导体基底10的表面。本实施例以所述接触孔形成在源区1和漏区2之上为例。即在源区1或漏区2上方的层间介质11中分别形成有通孔,所述通孔中填充有金属材料15,填充的金属材料15和所述通孔的侧壁有空隙,在金属材料15表面和所述空隙中填充有石墨烯层16。所述石墨烯层16为单原子层或少于10个原子层的多原子层。
根据器件性能的需求不同,所述层间介质层可以为二氧化硅、介电常数为4至2.2的低介电材料或介电常数小于2.2的超低介电材料中的一种,所填充的金属材料为铜、铝或钨。
所述通孔的宽度小于45nm。在这样的孔径下,若按照现有技术,侧壁还包括阻挡层:阻挡层太薄,不能阻止铜扩散;阻挡层太厚,对于这样小的孔径来说,会导致所填充的金属材料宽度太小,使其电阻过大,不能适应器件的电性能需求。
而在本实施例的结构中,由于石墨烯层16部分的电阻远远小于金属材料15部分,在器件通电工作的时候,电流会选择沿着电阻较小的部分流动,因而,金属材料宽度的大小,对接触孔的总电阻的影响是微乎其微的。并且,由于石墨烯的电阻值非常的小,其承载了接触孔中导体部分的作用,使得接触孔的实际有效电阻非常的小。不管器件的关键尺寸缩小到什么程度、接触孔的径宽缩小到什么程度,接触孔都具有非常小的电阻。
实施例二
本实施例以双镶嵌结构的金属互连结构为例,其具体如图2所示,所述双镶嵌结构形成在层间介质层11'内。所述层间介质层11'可以为第n层和第n+1层金属层的层间介质,n大于或等于1。由处于较下层的第n层层间介质中的通孔和处于较上层的第n+1层层间介质中的沟槽组合而成的具有双镶嵌结构形状的开口形成在层间介质层中,其中金属材料15'填充于所述开口之中,所述金属材料15'和所述双镶嵌结构两边的侧壁有空隙,所述金属材料15'的表面和所述空隙中为石墨烯层16'。所述石墨烯层16'为单原子层或少于10个原子层的多原子层。
根据器件性能的需求不同,所述层间介质层11'可以为二氧化硅、介电常数为4至2.2的低介电材料或介电常数小于2.2的超低介电材料中的一种,所述填充的金属材料15'为铜、铝或钨。
而在本实施的结构中,由于石墨烯层16′部分的电阻远远小于金属材料15'部分,在器件通电工作的时候,电流会选择沿着电阻更小的部分流动,则,填充的金属材料15'的大小,对金属互连结构的总电阻的影响是微乎其微的。而由于石墨烯层16'的电阻值非常的小,其承载了金属互连结构中导体部分的作用,使得金属互连结构的实际有效电阻非常的小。不管器件的关键尺寸缩小到什么程度,而导致金属互连结构中通孔的径宽缩小到什么程度,金属互连结构都具有非常小的电阻。
接下来,以通过电镀铜的方式来填充接触孔的方式来解释本发明形成金属互连结构的制作方法。本领域技术人员能够推及到其它形式的金属材料,或者其它金属互连结构的制作方法。
实施例三
图3为本发明金属互连结构制作方法一个实施例的流程图,图4至图12是依照上述流程所形成的中间结构及最终结构的截面示意图。以下结合图3及图4至图12对本发明金属互连结构制作方法作详细说明。
执行步骤S1:提供半导体基底;
如图4所示,所述半导体基底100在本实施例中是但不局限于是硅基底。所述半导体基底100上可以形成有MOS场效应晶体管,或其它半导体器件结构。所述MOS场效应晶体管的源区11、漏区22形成在半导体基底100中,其栅极33形成在源区11、漏区22之间的半导体基底的表面。
执行步骤S2:在所述半导体基底上形成牺牲层;
在所示半导体基底100上形成牺牲层101,如图5所示。所述牺牲层101可以为氧化硅、氮氧化硅、有机涂层。形成方式根据材质不同,可以为化学气相沉积、物理气相沉积或旋涂法等。本实施例中,牺牲层101是以沉积方式形成的氧化硅。
执行步骤S3:刻蚀所述牺牲层内形成开口;
所述开口可以是一次刻蚀所形成的通孔,也可以是在双大马士革工艺中形成的、由通孔与沟槽组成的具有双镶嵌结构形状的开口,或是其它任何适合填充金属的结构。上述一次刻蚀形成的通孔或双镶嵌结构形状开口中的通孔的宽度优先小于45nm;双镶嵌结构形状开口中的沟槽为实现一个以上通孔之间互连的金属互连槽,宽度大于80nm。
所述开口可以是简单的通孔结构。其形成方法可以包括:在所述牺牲层101上旋涂光刻胶,经过曝光、显影的工艺处理,形成具有开口的光刻胶图形。而后,利用光刻胶图形作掩膜,刻蚀牺牲层101而在其内形成连通源区1或漏区2的通孔(接触孔)。
旋涂光刻胶之前,还在所述牺牲层101上形成硬掩膜层102,如图6,以在后续的刻蚀中,作为中间掩膜层。而后,在光刻胶图形103形成之后,以光刻胶图形103为掩膜,刻蚀所述硬掩膜层102。再以刻蚀后的硬掩膜层102为掩膜刻蚀所述牺牲层101,以在半导体基底100中的源漏区上分别形成接触到源漏区11、22的通孔,如图7所示。
另外,在实际过程中,步骤S2的在所述半导体基底上形成牺牲层和步骤S3的刻蚀形成通孔或沟槽可以结合起来,以形成在上下两层牺牲层中的具有双镶嵌结构形状的开口。具体操作为可以有以下几种方式:先在下层牺牲层中形成通孔再在上层牺牲层中形成沟槽、先在上层牺牲层中形成沟槽再在下层牺牲层中形成通孔,或在下层牺牲层和上层牺牲层中形成具有通孔图形的硬掩膜层,刻蚀沟槽和刻蚀通孔一起进行。
执行步骤S4:在所述开口内填充金属材料;
在前面步骤S3中形成的开口内填充金属材料,以形成金属互连结构。
所填充的金属材料可以为铜、铝、铜铝合金、钨等。填充金属材料的方式可以为化学气相沉积,物理气相沉积、电镀工艺,或者无极电镀(化学镀)等。
本实施例中采用电镀铜填充所述通孔或双镶嵌结构的方式来阐述。本领域技术人员容易想到别的填充金属材料的实施方式。
所述电镀铜的具体操作为:
在开口侧壁形成籽晶层104,如图8所示。形成籽晶层的方式可以为溅射,所述籽晶层为铜籽晶层104,其作用为后续的铜电镀工艺提供导电层。
将形成有籽晶层104的开口浸没在电镀槽的电镀液中,所述电镀液中包含有铜离子,较常用的为硫酸铜。将电镀液接阳极,籽晶层作为阴极,在阳极和阴极之间通电;在电场作用下,铜电镀层105形成在开口内。待填满所述开口后,停止电镀。
实际工艺过程中,进行完本步骤之后还包括进行化学机械研磨至露出硬掩膜层102,使得开口内的铜与硬掩膜层102的表面齐平。最终形成结构如图9所示。
执行步骤S5:去除牺牲层以露出金属材料的侧壁;
去除硬掩膜层102及其下方所有的牺牲层101,以将金属材料105的侧壁暴露出来,如图10所示。
所述去除牺牲层101的方式根据材质的不同可以为灰化法、干法刻蚀或湿法刻蚀等。本实施例中采用HF水溶液进行湿法刻蚀。
作为较佳的实施例,去除牺牲层101后,可进一步将金属材料105外层的籽晶层去除。
执行步骤S6:在金属材料表面形成石墨烯层;
石墨烯是一种由碳原子以sp2杂化轨道组成六角型呈蜂巢晶格的平面薄膜,只有一个碳原子厚度的二维材料。单层石墨烯的厚度约为0.35纳米。实验证明,石墨烯不仅具有非常出色的力学性能和热稳定性,还具有超导电学性质。
石墨烯的理论载流子迁移率可以高达2×105cm2/Vs,是目前硅材料载流子迁移率的10倍左右,并具有常温量子霍尔效应等物理性质。
石墨烯的生长方法可以采用机械剥离法、石墨烯氧化物化学还原法、外延生长法,以及化学气相沉积法(CVD)。
其中机械剥离法和外延生长法主要被用于实验室制备石墨烯样品,产量很低。石墨烯氧化物化学还原法可以制备大量的石墨烯,在一定程度上满足工业应用的要求。然而由于氧化剂的引入,破坏了石墨烯的共轭结构,使石墨烯的电学性能大大降低。目前化学气相沉积法(CVD),比如低压化学气相沉积或激光化学气相沉积,由于其低成本、可规模化生产等特点,成为制备高质量大面积石墨烯的主要方法。采用CVD方法通常是在铜、铁、钴、镍等金属材料薄膜上生长石墨烯。
本实施例采用激光化学气相沉积(Laser CVD)的方法直接在金属材料上形成石墨烯。具体操作为在腔室中通入CH4和H2,利用激光扫描过金属表面上希望形成石墨烯薄膜的区域以控制石墨烯薄膜的生长区域。本实施例中为在金属材料105的所有外露表面区域均形成石墨烯层106。如图11所示。具体形成工艺可参考Park,J.B等人2011年在Applied physics letters发表的《Fastgrowth of graphene patterns by laser direct writing》。这样的方法形成的石墨烯层为单层石墨烯,其厚度为0.35纳米。在具体实施中,可以形成多层石墨烯,优选的,石墨烯层106的层数度小于10层,即其厚度小于10个原子层。
执行步骤S7:形成层间介质层。
最终在表面覆盖有石墨烯层106的金属材料105旁边填满层间介质层200。形成结构如图12所示。形成层间介质层200的方式可以为化学气相沉积、物理气相沉积或旋涂法等。所述层间介质层200可以为氧化硅,也可以为介电常数为2.2至4的低介电材料或介电常数小于2.2的超低介电材料等。在其它实施例中,也可不在金属材料105两侧填充层间介质层200,而直接以空气作为相邻金属材料结构之间的绝缘介质。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (21)
1.一种金属互连结构,其特征在于,包括:
层间介质层;
开口,所述开口形成在所述层间介质层内;
金属材料,所述金属材料填充满所述开口;
形成在所述金属材料的表面以及所述金属材料与层间介质层之间的石墨烯层。
2.如权利要求1所述的金属互连结构,其特征在于,所述层间介质层为二氧化硅。
3.如权利要求1所述的金属互连结构,其特征在于,所述层间介质层为介电常数为4至2.2的低介电材料或介电常数小于2.2的超低介电材料。
4.如权利要求1所述的金属互连结构,其特征在于,所述金属材料为铜、铝或钨。
5.如权利要求1所述的金属互连结构,其特征在于,所述石墨烯层少于10个原子层。
6.如权利要求1所述的金属互连结构,其特征在于,所述开口是通孔或由通孔与沟槽组成的双镶嵌结构。
7.如权利要求6所述的金属互连结构,其特征在于,所述通孔的宽度小于45nm。
8.一种金属互连结构的制作方法,其特征在于,包括:
提供半导体基底;
在所述半导体基底上形成牺牲层;
在所述牺牲层内形成开口;
在所述开口内填充金属材料;
去除所述牺牲层以暴露金属材料的侧壁;
在所述金属材料的表面形成石墨烯层。
9.如权利要求8所述的金属互连结构的制作方法,其特征在于,所述牺牲层为氧化硅、氮氧化硅或有机涂层。
10.如权利要求8所述的金属互连结构的制作方法,其特征在于,利用干法刻蚀形成所述开口。
11.如权利要求8所述的金属互连结构的制作方法,其特征在于,所述开口为双大马士革工艺中形成的通孔与沟槽组成的双镶嵌结构形状的开口。
12.如权利要求8所述的金属互连结构的制作方法,其特征在于,所述填充金属材料的方式为电镀、化学气相淀积或物理气相淀积。
13.如权利要求12所述的金属互连结构的制作方法,其特征在于,利用电镀填充金属材料的步骤包括:在所述开口的侧壁形成籽晶层;在籽晶层上电镀形成金属材料,填满所述开口。
14.如权利要求13所述的金属互连结构的制作方法,其特征在于,所述去除牺牲层以暴露金属材料的侧壁的步骤还包括去除籽晶层。
15.如权利要求8所述的金属互连结构的制作方法,其特征在于,所述形成石墨烯层的方式为低压化学气相沉积或激光化学气相沉积。
16.如权利要求8所述的金属互连结构的制作方法,其特征在于,在形成石墨烯层后,另包括形成层间介质层的步骤。
17.如权利要求16所述的金属互连结构的制作方法,其特征在于,所述形成层间介质层的方式为化学气相淀积或者旋涂。
18.如权利要求16所述的金属互连结构的制作方法,其特征在于,所述层间介质层为二氧化硅。
19.如权利要求16所述的金属互连结构的制作方法,其特征在于,所述层间介质层为介电常数不小于2.2的低介电材料或介电常数小于2.2的超低介电材料。
20.如权利要求8所述的金属互连结构的制作方法,其特征在于,所述去除牺牲层的方式为灰化法、干法刻蚀或湿法刻蚀。
21.如权利要求8所述的金属互连结构的制作方法,其特征在于,所述填充金属材料的步骤之后、去除牺牲层的步骤之前,还包括进行化学机械研磨至暴露牺牲层的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210133501.8A CN103378064B (zh) | 2012-04-28 | 2012-04-28 | 金属互连结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210133501.8A CN103378064B (zh) | 2012-04-28 | 2012-04-28 | 金属互连结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103378064A true CN103378064A (zh) | 2013-10-30 |
CN103378064B CN103378064B (zh) | 2016-08-10 |
Family
ID=49462965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210133501.8A Active CN103378064B (zh) | 2012-04-28 | 2012-04-28 | 金属互连结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103378064B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105084299A (zh) * | 2014-05-12 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105355620A (zh) * | 2015-12-17 | 2016-02-24 | 上海集成电路研发中心有限公司 | 一种铜互连结构及其制造方法 |
CN112151440A (zh) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090020764A1 (en) * | 2007-07-16 | 2009-01-22 | Anderson Brent A | Graphene-based transistor |
US20100224851A1 (en) * | 2009-03-03 | 2010-09-09 | Board Of Regents, The University Of Texas System | Synthesizing graphene from metal-carbon solutions using ion implantation |
US20120056161A1 (en) * | 2010-09-07 | 2012-03-08 | International Business Machines Corporation | Graphene transistor with a self-aligned gate |
CN102376624A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种石墨烯器件及其制造方法 |
-
2012
- 2012-04-28 CN CN201210133501.8A patent/CN103378064B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090020764A1 (en) * | 2007-07-16 | 2009-01-22 | Anderson Brent A | Graphene-based transistor |
US20100224851A1 (en) * | 2009-03-03 | 2010-09-09 | Board Of Regents, The University Of Texas System | Synthesizing graphene from metal-carbon solutions using ion implantation |
CN102376624A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种石墨烯器件及其制造方法 |
US20120056161A1 (en) * | 2010-09-07 | 2012-03-08 | International Business Machines Corporation | Graphene transistor with a self-aligned gate |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105084299A (zh) * | 2014-05-12 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105084299B (zh) * | 2014-05-12 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105355620A (zh) * | 2015-12-17 | 2016-02-24 | 上海集成电路研发中心有限公司 | 一种铜互连结构及其制造方法 |
CN105355620B (zh) * | 2015-12-17 | 2018-06-22 | 上海集成电路研发中心有限公司 | 一种铜互连结构及其制造方法 |
CN112151440A (zh) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
CN112151440B (zh) * | 2019-06-28 | 2023-12-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Also Published As
Publication number | Publication date |
---|---|
CN103378064B (zh) | 2016-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI497643B (zh) | 用於半導體裝置的超填隙金屬接觸貫穿孔 | |
US20060019485A1 (en) | Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them | |
US7763519B2 (en) | Method for fabricating an interconnect arrangement with increased capacitive coupling and associated interconnect arrangement | |
JP3116897B2 (ja) | 微細配線形成方法 | |
CN102543835B (zh) | 开口的填充方法 | |
US11410885B2 (en) | Fully aligned subtractive processes and electronic devices therefrom | |
KR20150067730A (ko) | 생산라인 후단에 파워 게이트 스위치를 갖는 집적 회로 소자 | |
TW200535978A (en) | Method for manufacturing semiconductor device | |
TW200915485A (en) | Method of depositing tungsten using plasma-treated tungsten nitride | |
US7074709B2 (en) | Localized doping and/or alloying of metallization for increased interconnect performance | |
US20150200164A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
TW200406829A (en) | Interconnect, interconnect forming method, thin film transistor, and display device | |
CN105529256B (zh) | 半导体器件和使用对准层制造半导体器件的方法 | |
US9299643B2 (en) | Ruthenium interconnect with high aspect ratio and method of fabrication thereof | |
CN103000570B (zh) | 铜互连线的形成方法 | |
US20220352012A1 (en) | Via structure and methods for forming the same | |
TW202125776A (zh) | 積體晶片 | |
JP4339152B2 (ja) | 配線構造の形成方法 | |
CN103681466A (zh) | 互连结构的制作方法 | |
CN105990216A (zh) | 互连结构的形成方法 | |
CN103378064A (zh) | 金属互连结构及其制作方法 | |
US7268075B2 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
CN102683270B (zh) | 半导体器件制造方法以及半导体器件 | |
CN102054755B (zh) | 互连结构及其形成方法 | |
TW200919636A (en) | Process of forming an electronic device including depositing layers within openings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |