CN102054755B - 互连结构及其形成方法 - Google Patents

互连结构及其形成方法 Download PDF

Info

Publication number
CN102054755B
CN102054755B CN200910198577.7A CN200910198577A CN102054755B CN 102054755 B CN102054755 B CN 102054755B CN 200910198577 A CN200910198577 A CN 200910198577A CN 102054755 B CN102054755 B CN 102054755B
Authority
CN
China
Prior art keywords
metal layer
contact hole
watts
hole opening
cone shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910198577.7A
Other languages
English (en)
Other versions
CN102054755A (zh
Inventor
王琪
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910198577.7A priority Critical patent/CN102054755B/zh
Publication of CN102054755A publication Critical patent/CN102054755A/zh
Application granted granted Critical
Publication of CN102054755B publication Critical patent/CN102054755B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种互连结构及其形成方法,其中互连结构的形成方法包括:提供衬底;在衬底表面形成第一金属层;在所述第一金属层表面形成介质层;在所述介质层内形成暴露所述第一金属层的接触孔开口;在接触孔开口暴露的所述第一金属层内形成倒锥状开口;在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层。本发明能够改善现有技术中第二金属层与第一金属层为平面接触所导致的电学接触性能低下的缺点。

Description

互连结构及其形成方法
技术领域
本发明涉及半导体制造领域,特别涉及互连结构及其形成方法。
背景技术
随着集成电路的制作向超大规模集成电路发展,集成电路内部的电路密度越来越大,所包含的元件数量也越来越多,这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求,两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前,不同金属层或者金属层与衬垫层的导通,是通过金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口,在开口内填入导电材料,形成接触孔结构来实现的。在申请号为200610030809.4的中国专利文件中能够发现更多的关于现有的沟槽的形成方案。
如图1所示,提供衬底100;在所述衬底100表面形成第一金属层110;在金属层110上沉积一定厚度的第一介质层120,并利用光刻、刻蚀技术去除对应接触孔处的第一介质层120直至露出第一金属层110表面,以形成接触孔开口121。
如图2所示,利用物理气相沉积(Physical Vapor Deposition,PVD)方法在具有接触孔开口121的第一介质层120表面沉积阻挡层122。
如图3所示,利用电镀工艺在阻挡层122表面沉积用于填充接触孔开口121的第二金属层123。
如图4所示,采用化学机械抛光工艺去除部分第二金属层123、阻挡层122直至暴露出第一介质层120。
如图5所示,在第一介质层120表面形成覆盖第二金属层123的第二介质层124。
在现有工艺形成的互连结构中,所述刻蚀接触孔121工艺很容易对第一金属层110造成损伤,且第二金属层123与第一金属层110为平面接触,随着集成电路集成度的进一步提高,第二金属层123与第一金属层110的电学接触也比较差,使得整个器件电学性能低下。
发明内容
本发明解决的技术问题是互连结构中第二金属层与第一金属层的电学接触较差导致的整个器件电学性能低下问题。
为解决上述问题,本发明提供一种互连结构的形成方法,包括:提供衬底;在衬底表面形成第一金属层;在所述第一金属层表面形成介质层;在所述介质层内形成暴露所述第一金属层的接触孔开口;在接触孔开口暴露的所述第一金属层内形成倒锥状开口;在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层。
可选的,所述第一金属层材料为铜。
可选的,所述形成暴露所述第一金属层的接触孔开口的工艺为等离子体刻蚀工艺。
可选的,所述形成暴露所述第一金属层的接触孔开口的具体工艺参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,CF4流量为每分钟20标准立方厘米至每分钟50标准立方厘米,Ar流量为每分钟50标准立方厘米至每分钟150标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
可选的,所述形成倒锥状开口的工艺为等离子体刻蚀工艺。
可选的,所述形成倒锥状开口的工艺为等离子体刻蚀具体工艺参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,Ar流量为每分钟80标准立方厘米至每分钟150标准立方厘米。
可选的,在接触孔开口暴露的所述第一金属层内形成倒锥状开口步骤之后还包括:去除等离子刻蚀工艺在倒锥状开口表面形成的氧化铜残渣的步骤。
可选的,所述去除氧化铜残渣的具体工艺包括:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至400瓦,底部射频功率为250瓦至400瓦,O2流量为每分钟150标准立方厘米至每分钟250标准立方厘米。
可选的,在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层的步骤之前,还包括在所述倒锥状开口和接触孔开口侧壁和底部形成一层阻挡层,在所述阻挡层表面形成电镀籽晶层的步骤。
本发明还提供了一种互连结构,包括:衬底;形成在衬底表面的第一金属层;形成在第一金属层表面的介质层;形成在介质层内并暴露出第一金属层的接触孔开口;形成在接触孔开口暴露的所述第一金属层内的倒锥状开口;形成在所述介质层表面并填充所述倒锥状开口和接触孔开口的第二金属层。
可选的,所述第一金属层材料为铜。
可选的,所述介质层材料为SiO2或者掺杂的SiO2
可选的,所述第二金属层材料为铜。
可选的,所述互连结构还包括:形成在所述介质层表面以及所述倒锥状开口和接触孔开口的侧壁和底部的阻挡层。
可选的,所述互连结构还包括:形成在所述阻挡层表面的电镀籽晶层。
本发明提供的互连结构形成方法以及互连结构能够去除刻蚀工艺中在第一金属层形成损伤,且互连结构中的填充在倒锥状开口内的第二金属层与第一金属层的结构能够改善现有技术中第二金属层与第一金属层为平面接触所导致的电学接触性能低下的缺点。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1至图5是现有互连结构形成方法的过程示意图;
图6是本发明互连结构形成方法的一实施例的流程示意图;
图7至图12为本发明互连结构形成方法的制造方法的一实施例的过程示意图;
图13为按照本发明提供的互连结构形成方法形成的互连结构的一实施例的扫描电镜图片。
具体实施方式
由背景技术可知,在现有工艺形成的互连结构中,所述刻蚀接触孔很容易对第一金属层造成损伤,且第二金属层与第一金属层为平面接触,随着集成电路集成度的进一步提高,第二金属层与第一金属层的电学接触也比较差,使得整个器件电学性能低下。
为此,本发明的发明人经过大量的实验,提出一种先进的互连结构形成方法,包括:提供衬底;在衬底表面形成第一金属层;在所述第一金属层表面形成介质层;在所述介质层内形成暴露所述第一金属层的接触孔开口;在接触孔开口暴露的所述第一金属层内形成倒锥状开口;在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层。
可选的,所述第一金属层材料为铜。
可选的,所述形成暴露所述第一金属层的接触孔开口的工艺为等离子体刻蚀工艺。
可选的,所述形成暴露所述第一金属层的接触孔开口的具体工艺参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,CF4流量为每分钟20标准立方厘米至每分钟50标准立方厘米,Ar流量为每分钟50标准立方厘米至每分钟150标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
可选的,所述形成倒锥状开口的工艺为等离子体刻蚀工艺。
可选的,所述形成倒锥状开口的工艺为等离子体刻蚀具体工艺参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,Ar流量为每分钟80标准立方厘米至每分钟150标准立方厘米。
可选的,在接触孔开口暴露的所述第一金属层内形成倒锥状开口步骤之后还包括:去除等离子刻蚀工艺在形成的倒锥状开口表面形成氧化铜残渣的步骤。
可选的,所述去除氧化铜残渣的具体工艺包括:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至400瓦,底部射频功率为250瓦至400瓦,O2流量为每分钟150标准立方厘米至每分钟250标准立方厘米。
可选的,在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层的步骤之前,还包括在所述倒锥状开口和接触孔开口侧壁和底部形成一层阻挡层,在所述阻挡层表面形成电镀籽晶层的步骤。
本发明还提供了一种互连结构,包括:衬底;形成在衬底表面的第一金属层;形成在第一金属层表面的介质层;形成在介质层内并暴露出第一金属层的接触孔开口;形成在接触孔开口暴露的所述第一金属层内的倒锥状开口;形成在所述介质层表面并填充所述倒锥状开口和接触孔开口的第二金属层。
可选的,所述第一金属层材料为铜。
可选的,所述介质层材料为SiO2或者掺杂的SiO2
可选的,所述第二金属层材料为铜。
可选的,所述互连结构还包括:形成在所述介质层表面以及所述倒锥状开口和接触孔开口的侧壁和底部的阻挡层。
可选的,所述互连结构还包括:形成在所述阻挡层表面的电镀籽晶层。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图6是本发明互连结构形成方法的一实施例的流程示意图,图7至图12为本发明互连结构形成方法的制造方法的一实施例的过程示意图。下面结合图6至图12对本发明的互连结构形成方法进行说明。
步骤S101,提供衬底。
参考图7,所述衬底200可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
步骤S102,在衬底200表面形成第一金属层。
参考图8,所述第一金属层210用于导通形成在衬底内或者衬底表面的单元,例如栅极、源极或者漏极,所述第一金属层210材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种,所述第一金属层210厚度为2000埃至3000埃。
需要特别指出的是,由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力,所述第一金属层210材料较优选用铜,但是需要特别说明的是,选用其他导电物质形成的第一金属层210在工艺节点高于130纳米技术中仍然可以工作,只是传输延迟比较大,在此特地说明,不应过分限制本发明的保护范围。
所述第一金属层210的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺,需特别指出的是,上述金属层210的形成工艺需根据金属层210选用的材料不同而采用不同的工艺,调整不同的工艺参数。
步骤S103,在所述第一金属层210表面形成介质层。
参考图9,所述介质层220的厚度为20纳米至5000纳米,所述介质层220用于隔离形成在介质层220内的金属层和半导体单元。具体所述介质层220可以是金属前介质层(Pre-Metal Dielectric,PMD),也可以是层间介质层(Inter-Metal Dielectric,ILD),需要特别指出的是,所述介质层220还可以是单一覆层也可以是多层堆叠结构。
金属前介质层是沉积在具有MOS器件的衬底上,利用沉积工艺形成,在金属前介质层中会在后续工艺形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
层间介质层是后道工艺在金属互连层之间的介电层,层间介质层中会在后续工艺中形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接相邻金属互连层中的导线。
所述介质层220的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层220在130纳米及以下的工艺节点一般选用低介电常数的介电材料,所述第一介质层220的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)以及氮掺杂的碳化硅(BLOK)。
所述介质层220的形成工艺可以是任何常规真空镀膜技术,例如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等,在这里不做赘述。
步骤S104,在所述介质层220内形成暴露所述第一金属层210的接触孔开口。
参考图10,所述形成接触孔开口221的工艺可以是现有的图形化工艺和刻蚀工艺。
具体步骤包括:在所述第一介质层220表面形成与接触孔开口221对应的光刻胶图形,以所述光刻胶图形为掩膜,刻蚀所述第一介质层220直至暴露出第一金属层210,形成接触孔开口221。
所述形成光刻胶图形工艺具体为:在所述介质层220表面旋涂光刻胶,接着通过曝光将掩膜版上的与接触孔开口相对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形。
所述刻蚀工艺可以是任何常规刻蚀工艺,例如化学刻蚀或者等离子体刻蚀工艺。在本实施例中,采用等离子体刻蚀工艺,采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体刻蚀所述介质层220。
在本实施例中,以等离子体刻蚀工艺为例,做示范性说明,具体的刻蚀工艺参数可以为:选用等离子体型刻蚀设备,刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,CF4流量为每分钟20标准立方厘米(20SCCM)至每分钟50标准立方厘米,Ar流量为每分钟50标准立方厘米至每分钟150标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
步骤S105,在接触孔开口221暴露的所述第一金属层210内形成倒锥状开口。
参考图11,在本实施例中,为了节约工艺步骤,所述形成倒锥状开口222的工艺同样采用等离子体刻蚀工艺。
经过本发明人的大量创造性实验,在形成暴露出所述第一金属层210接触孔开口221内,通过控制等离子体的分布,使得等离子体在接触孔开口221中间位置密度高,边缘位置密度低,形成倒锥状开口222。
上述等离子工艺的具体参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,Ar流量为每分钟80标准立方厘米至每分钟150标准立方厘米。
由于等离子刻蚀工艺会对所述第一金属层210造成损伤,在形成的倒锥状开口222表面形成氧化铜残渣,为此,本发明的发明人还选用了去除氧化铜残渣的工艺,所述去除氧化铜残渣的工艺为了节约工艺步骤,同样选用等离子工艺。
具体去除氧化铜残渣的工艺参数包括:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至400瓦,底部射频功率为250瓦至400瓦,O2流量为每分钟150标准立方厘米至每分钟250标准立方厘米。
步骤S106,在所述介质层220表面形成填充所述倒锥状开口222和接触孔开口221的第二金属层。
参考图12,所述第二金属层230材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种,所述第二金属层230厚度为2000埃至3000埃。
需要特别指出的是,为了与第一金属层210匹配并且由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力,所述第二金属层230材料较优选用铜,但是需要特别说明的是,选用其他导电物质形成的第二金属层230在工艺节点高于130纳米技术中仍然可以工作,只是传输延迟比较大,在此特地说明,不应过分限制本发明的保护范围。
在本实施例中,第二金属层230材料选自金属铜,形成工艺为电镀工艺。
所述电镀工艺的具体参数为:电镀液选用CuSO4溶液,Cu2+浓度为30g/L至50g/L,并且在此溶液中加入浓度为40mg/L至60mg/L的含氯离子的无机添加剂,电镀的电流为4.5安培至45安培。
为了提高所述形成的第二金属层230的质量,通常还会在电镀形成第二金属层230步骤之前在所述倒锥状开口222和接触孔开口221侧壁和底部形成一层阻挡层,在所述阻挡层表面形成电镀籽晶层,以提供形成的互连结构的质量。
参考图13,图13为按照上述工艺形成的互连结构的一实施例的扫描电镜图片,在图13显示的互连结构中,第二金属层230以倒锥状与第一金属层210互连,该结构能够显著提高互连结构的电学性能。
一并参考图12和图13,按照上述工艺形成的互连结构,包括:衬底200;形成在衬底表面的第一金属层210;形成在第一金属层210表面的介质层220;形成在介质层220内并暴露出第一金属层210的接触孔开口221;形成在接触孔开口221暴露的所述第一金属层210内的倒锥状开口222;形成在所述介质层220表面并填充所述倒锥状开口222和接触孔开口221的第二金属层230。
为了进一步提高互连结构的电学性能,所述互连结构还包括:形成在所述介质层表面以及所述倒锥状开口和接触孔开口的侧壁和底部的阻挡层(未图示);形成在所述阻挡层表面的电镀籽晶层(未图示)。
本发明提供的互连结构形成方法以及互连结构能够去除刻蚀工艺中在第一金属层210形成损伤,且互连结构中的填充在倒锥状开口222内的第二金属层230与第一金属层的结构能够改善现有技术中第二金属层与第一金属层为平面接触所导致的电学接触性能低下的缺点。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种互连结构形成方法,其特征在于,包括:
提供衬底;
在衬底表面形成第一金属层;
在所述第一金属层表面形成介质层;
在所述介质层内形成暴露所述第一金属层的接触孔开口;
在接触孔开口暴露的所述第一金属层内形成倒锥状开口,所述形成倒锥状开口的工艺为等离子体刻蚀,工艺参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,Ar流量为每分钟80标准立方厘米至每分钟150标准立方厘米;
在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层。
2.如权利要求1所述的互连结构形成方法,其特征在于,所述第一金属层材料为铜。
3.如权利要求1所述的互连结构形成方法,其特征在于,所述形成暴露所述第一金属层的接触孔开口的工艺为等离子体刻蚀工艺。
4.如权利要求3所述的互连结构形成方法,其特征在于,所述形成暴露所述第一金属层的接触孔开口的具体工艺参数为:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,CF4流量为每分钟20标准立方厘米至每分钟50标准立方厘米,Ar流量为每分钟50标准立方厘米至每分钟150标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
5.如权利要求1所述的互连结构形成方法,其特征在于,在接触孔开口暴露的所述第一金属层内形成倒锥状开口步骤之后还包括:去除等离子刻蚀工艺在倒锥状开口表面形成的氧化铜残渣的步骤。
6.如权利要求5所述的互连结构形成方法,其特征在于,所述去除氧化铜残渣的具体工艺包括:刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至400瓦,底部射频功率为250瓦至400瓦,O2流量为每分钟150标准立方厘米至每分钟250标准立方厘米。
7.如权利要求1所述的互连结构形成方法,其特征在于,在所述介质层表面形成填充所述倒锥状开口和接触孔开口的第二金属层的步骤之前,还包括在所述倒锥状开口和接触孔开口侧壁和底部形成一层阻挡层,在所述阻挡层表面形成电镀籽晶层的步骤。
8.一种互连结构,其特征在于,包括:
衬底;
形成在衬底表面的第一金属层;
形成在第一金属层表面的介质层;
形成在介质层内并暴露出第一金属层的接触孔开口;
形成在接触孔开口暴露的所述第一金属层内的倒锥状开口;
形成在所述介质层表面并直接填充所述倒锥状开口和接触孔开口的第二金属层。
9.如权利要求8所述的互连结构,其特征在于,所述第一金属层材料为铜。
10.如权利要求8所述的互连结构,其特征在于,所述介质层材料为SiO2或者掺杂的SiO2
11.如权利要求8所述的互连结构,其特征在于,所述第二金属层材料为铜。
12.如权利要求8所述的互连结构,其特征在于,还包括:形成在所述介质层表面以及所述倒锥状开口和接触孔开口的侧壁和底部的阻挡层。
13.如权利要求12所述的互连结构,其特征在于,还包括:形成在所述阻挡层表面的电镀籽晶层。
CN200910198577.7A 2009-11-10 2009-11-10 互连结构及其形成方法 Expired - Fee Related CN102054755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910198577.7A CN102054755B (zh) 2009-11-10 2009-11-10 互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910198577.7A CN102054755B (zh) 2009-11-10 2009-11-10 互连结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102054755A CN102054755A (zh) 2011-05-11
CN102054755B true CN102054755B (zh) 2014-09-03

Family

ID=43958942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910198577.7A Expired - Fee Related CN102054755B (zh) 2009-11-10 2009-11-10 互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102054755B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855078A (zh) * 2012-12-07 2014-06-11 上海华虹宏力半导体制造有限公司 金属互联工艺方法
CN105097774B (zh) * 2014-05-14 2019-04-09 中芯国际集成电路制造(上海)有限公司 芯片晶圆及其制作方法
CN106298633B (zh) * 2015-05-14 2019-05-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN110416076B (zh) * 2019-06-05 2021-11-12 福建省福联集成电路有限公司 一种改善金属线路断裂的方法及器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622321A (zh) * 2003-05-13 2005-06-01 恩益禧电子股份有限公司 半导体器件及其制造方法
CN1933142A (zh) * 1999-07-22 2007-03-21 株式会社半导体能源研究所 布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933142A (zh) * 1999-07-22 2007-03-21 株式会社半导体能源研究所 布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法
CN1622321A (zh) * 2003-05-13 2005-06-01 恩益禧电子股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102054755A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
US7666781B2 (en) Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures
CN102044475A (zh) 互连结构及其形成方法
US10396032B2 (en) Semiconductor structures
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
TW469502B (en) Lithographic method for creating damascene metallization layers
CN102054755B (zh) 互连结构及其形成方法
US8636879B2 (en) Electro chemical deposition systems and methods of manufacturing using the same
US8293638B2 (en) Method of fabricating damascene structures
CN101989570A (zh) 接触孔结构形成方法
CN100585856C (zh) 半导体电容器及其制备方法
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN102054747A (zh) 金属层处理方法
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
CN102054750A (zh) 互连结构的形成方法
US6258709B1 (en) Formation of electrical interconnect lines by selective metal etch
CN102013410A (zh) 电感元件及其形成方法
CN102005407B (zh) 接触插塞及接触插塞的形成方法
US7087520B2 (en) Method for fabricating metal wiring
CN102044471B (zh) 互连结构及其形成方法
CN101123213A (zh) 双镶嵌结构的制作方法
TW531841B (en) Fabrication method of inter metal dielectrics to avoid damaging the wafer
CN116864447A (zh) 耐高压的半导体器件的制作方法及半导体器件
KR100774816B1 (ko) 반도체 소자의 mim 커패시터 제조 방법 및 구조
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121101

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140903

Termination date: 20191110

CF01 Termination of patent right due to non-payment of annual fee