CN105633011B

CN105633011B - 互连结构的制作方法

Info

Publication number: CN105633011B
Application number: CN201410707599.2A
Authority: CN
Inventors: 周俊卿; 何其暘; 胡敏达; 曹轶宾
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-11-27
Filing date: 2014-11-27
Publication date: 2019-01-22
Anticipated expiration: 2034-11-27
Also published as: CN105633011A

Abstract

一种互连结构的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成低K介质层；在所述低K介质层上形成硬掩膜层；形成贯穿所述硬掩膜层厚度的开口；在形成所述开口后，进行退火工艺；在所述退火工艺后，以所述硬掩膜层为掩模，沿所述开口刻蚀所述低K介质层，以形成接触孔；采用金属填充满所述接触孔。所述互连结构的制作方法能够减小器件的RC延迟，提高了器件的开关速度，从而满足运用需求。

Description

互连结构的制作方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构的制作方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸越来越小，互连结构的RC延迟效应对器件的开启速度影响越来越大。为了减小RC延迟效应，现有技术用电阻率小的铜代替电阻率大的铝，以减小金属互连线的电阻；并且，利用低介电材料(K值小于氧化硅)来取代传统的氧化硅，以减小金属互连线间的电容。由于金属铜难以刻蚀，现有技术利用双镶嵌工艺制作铜互连结构。

参考图1～图3，为现有技术的铜互连结构制作方法剖面结构示意图。

首先，请参考图1，提供半导体衬底100。在所述半导体衬底100上依次形成低K介质层110和硬掩膜层120，硬掩膜层120具有贯穿自身厚度的开口130，开口130暴露低K介质层110上表面。

然后，请参考图2，以硬掩膜层120为掩模，沿开口130刻蚀低K介质层110，以在低K介质层110内形成接触孔140。图中虽未显示，但在形成接触孔140时，还可以在低K介质层110内形成沟槽(未示出)，所述沟槽可以与接触孔140部分重叠，以便在后续填充铜金属后能够形成双镶嵌铜互连结构。接着，可以去除图1所示位于低K介质层110上方的硬掩膜层120。

之后，请参考图3，在所述接触孔140和所述沟槽内填充铜金属，并进行平坦化工艺，使得所述接触孔140内充满铜金属，形成接触插塞150。而所述沟槽内也充满铜金属，形成铜金属互连线。接触插塞150和未示出的铜金属互连线构成双镶嵌铜互连结构。

然而，现有铜互连结构的制作方法形成的器件开关速度慢，无法满足应用需求。

发明内容

本发明解决的问题是提供一种互连结构的制作方法，以减小器件的RC延迟，提高了器件的开关速度，从而满足运用需求。

为解决上述问题，本发明提供一种互连结构的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上形成低K介质层；

在所述低K介质层上形成硬掩膜层；

形成贯穿所述硬掩膜层厚度的开口；

在形成所述开口后，进行退火工艺；

在所述退火工艺后，以所述硬掩膜层为掩模，沿所述开口刻蚀所述低K介质层，以形成接触孔；

采用金属填充满所述接触孔。

可选的，所述退火工艺采用的温度范围为300℃～500℃。

可选的，所述退火工艺采用的退火时间为100s～1000s。

可选的，所述退火工艺采用的压力为1Torr～10Torr。

可选的，所述硬掩膜层的材料包括TiN、Ti和CuN的至少其中之一。

可选的，所述硬掩膜层的厚度范围为

可选的，在形成所述开口之后，且在进行所述退火工艺之前，还包括对所述开口进行清洗的步骤。

可选的，形成贯穿所述硬掩膜层厚度的开口包括以下步骤：

在所述硬掩膜层上形成图案化的光刻胶层；

以所述光刻胶层为掩模刻蚀所述硬掩膜层，以形成所述开口；

在形成所述开口后，去除所述光刻胶层。

可选的，在形成所述硬掩膜层前，还包括在所述低K介质层上形成帽盖层的步骤，所述硬掩膜层形成在所述帽盖层上。

可选的，在所述半导体衬底上形成所述低K介质层前，还包括在所述半导体衬底上形成刻蚀停止层的步骤，所述低K介质层形成在所述刻蚀停止层上。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，先形成贯穿所述硬掩膜层厚度的开口，然后进行退火工艺，在所述退火工艺后，再以所述硬掩膜层为掩模，沿所述开口刻蚀所述低K介质层，以形成接触孔，最后采用金属填充满所述接触孔。退火工艺能够使得硬掩膜层内的晶粒重新排除，消除晶粒之间的应力，从而消除硬掩膜层形成过程中对低K介质层之间的应力作用。并且，由于退火工艺在硬掩膜层中形成开口之后进行，因此退火工艺还能够消除硬掩膜层因形成开口而对低K介质层造成的新的应力作用，保证后续沿所述开口刻蚀低K介质层形成接触孔时，所形成的接触孔形貌良好，并且呈上宽下窄的漏斗形，有利于后续金属的填充，而不出现摇摆倾斜现象。因此后续能够形成质量良好的互连结构，减小等互连结构的电阻，从而减小了器件的RC时间常数，提高了器件的性能，满足了应用的需求。

进一步，所述退火工艺采用的温度范围可以为300℃～500℃。退火工艺采用的温度需要控制在300℃以上，以保证硬掩膜层的应力作用得到充分消除。通常退火温度越高，消除应力效果越好，但是温度如果高于500℃，会影响产品的热预算。

附图说明

图1至图3是现有互连结构的制作方法各步骤对应结构示意图；

图4至图7是本发明实施例提供的互连结构的制作方法各步骤对应结构示意图。

具体实施方式

现有互连结构的制作方法所形成的器件开关速度较慢，无法满足工艺要求。造成器件开关速度慢的原因是：器件的RC时间常数大。而造成RC时间常数大的原因是：现有方法形成的接触孔出现摇摆倾斜现象(wiggling)，如图2所示。所述摇摆倾斜导致部分接触孔的顶部变窄，进而导致相应接触孔在填充时出现困难，填充后形成的相应接触插塞的宽度也随之减小(如图3所示，左右两个接触插塞150宽度明显小于中间接触插塞150宽度)，并且形成的接触插塞内部也易出现空洞(void，未标注，如图3中右边的接触插塞150左下角空白所示)。由于互连线和接触插塞的尺寸不均匀，并且易出现空洞，因此增加了互连结构的电阻，从而增大了器件的RC时间常数，降低了器件的反应速度，最终影响器件的性能。

进一步分析得到，接触孔出现摇摆倾斜的原因是：硬掩膜层与位于其下方的低K介质层之间存在较大的应力，在后续刻蚀低K介质层以形成的接触孔和沟槽时，在相应的应力作用下，接触孔和沟槽的侧壁会发生形变，导致接触孔和沟槽的侧壁在压力作用下向其中一侧摇摆倾斜。因此，部分接触孔和沟槽的顶部宽度减小，填充时易出现空洞，形成的接触插塞和互连线电阻增大，从而增大了器件的RC时间常数，影响了器件的开关速度。

为此，本发明提供一种互连结构的制作方法，所述方法在形成硬掩膜层的开口之后，增加了一道退火工艺，在所述退火工艺后，才对所述低K介质层进行刻蚀。所增加的退火工艺能够消除硬掩膜层与低K介质层之间的应力作用。保证后续沿所述开口刻蚀低K介质层形成接触孔时，所形成的接触孔形貌良好，并且呈上宽下窄的漏斗形，而不出现摇摆倾斜现象。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种互连结构的制作方法，请结合参考图4至图7。

请参考图4，提供半导体衬底(未示出)，在所述半导体衬底上形成刻蚀停止层200。在刻蚀停止层200上形成低K介质层210。在低K介质层210上形成帽盖层220。在帽盖层220上形成硬掩膜层230。并在硬掩膜层230上形成图案化的光刻胶层240(硬掩膜层230和光刻胶层240之间还可以具有底部抗反射层，未示出)。其中图案化的光刻胶层240具有开孔250，开孔250暴露部分硬掩膜层230的上表面。

本实施例中，所述半导体衬底为硅衬底。所述半导体衬底中可以具有各有源器件(未示出)，例如MOS晶体管等，也可以具有各无源器件(未示出)，例如电阻等，并且还可以形成有前层互连结构。在本发明的其它实施例中，所述半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他半导体衬底。所述半导体衬底还可以包括晶体管(未示出)、二极管(未示出)和铜层等结构(未示出)。

本实施例中，刻蚀停止层200的材料可以为氮化硅、掺氮的碳化硅(NDC)或者掺氧的碳化硅(ODC)等，并且刻蚀停止层200可以为单层结构，也可以为多层复合结构。刻蚀停止层200有助于后续采用刻蚀工艺形成凹槽的过程中，相应的刻蚀工艺能够及时和准确地停止，而不对其它结构造成破坏。

本实施例中，低K介质层210的K值既可以为3.0以上(3.9以下)，也可以为2.0至3.0之间。并且具体的，本实施例的低K介质层210具体可以是超低K介质层。超低K介质层通常是非常疏松并且带有孔的介质膜层，具体可以为有机硅氧烷聚合物(HOSP，K＝2.5)或SiOCH薄膜(K＝2.3～2.6)或者硅酸盐(Porous Silicate)等有机类高分子化合物。由于空气的介电常数指定为1，在材料引入多孔性能够降低介电常数。然而，空气的引入常使得低K介质层210的强度进一步下降。

需要说明的是，在本发明的其它实施例中，也可不必形成刻蚀停止层，而直接在所述半导体衬底上形成低K介质层。

本实施例中，帽盖层220的材料可以为氧化硅，并且此氧化硅的结构较为致密(即帽盖层220的结构比低K介质层210的结构致密)。形成帽盖层220至少具有以下作用：低K介质层210表面十分脆弱，如果在低K介质层210表面上直接形成硬掩膜层230，会对低K介质层210表面造成损伤，因此，在低K介质层210上形成帽盖层220可以起到保护低K介质层210的作用；由于低K介质层210(超低K介质)结构疏松，因此，后续形成在低K介质层210的层结构，特别是硬掩膜层230，会对低K介质层210造成较大的应力作用，因此，形成帽盖层220可以用于减小低K介质层210与后续形成的层结构对低K介质层210的应力；低K介质层210(超低K介质)的表面与硬掩膜层230的粘附作用较弱，因此，形成致密表面的帽盖层220可以使得帽盖层220作为过渡层，增强低K介质层210与硬掩膜层230的粘附作用；用于刻蚀硬掩膜层230的光刻胶层240通常是在硬掩膜层230中形成贯穿硬掩膜层230厚度的开口后，采用含氧量较高的气体氧化去除，如果没有帽盖层220，在去除光刻胶时，含氧量较高的气体会同时对低K介质层210造成损伤，因此，形成帽盖层220还可以在光刻胶层240的去除过程中保护低K介质层210。

硬掩膜层230的材料可以包括TiN、Ti和CuN的至少其中之一。硬掩膜层230的制作方法可以为沉积方法，所述沉积方法进一步可以为物理气相沉积或化学气相沉积的方法。

本实施例中，硬掩膜层230的材料以TiN为例，并且硬掩膜层230的制作方法以物理气相沉积法为例。物理气相沉积工艺通常利用蒸发、溅射等从源材料或阴极(靶材)以金属离子、电子和中性粒子的形式生成金属蒸气。其中，所述金属离子在电场力的作用下沉积在帽盖层220表面，并在帽盖层220表面结晶成为金属晶粒。大量的金属晶粒堆积于帽盖层220表面，即形成硬掩膜层230。由于物理气相沉积工艺本身的限制，从而所述硬掩膜层230内部的金属晶粒的大小存在差异，所述差异使得硬掩膜层230内部存在应力，并且使得硬掩膜层230与下方的帽盖层220之间存在应力。而此应力会进一步通过帽盖层220传递到低K介质层210，使得机械强度弱且易变形的低K介质层210受到较大的应力作用。

本实施例中，所述硬掩膜层230的厚度范围可以一方面为了保证后续作为刻蚀掩模，硬掩膜层230的厚度需要保证在以上，同时为了防止硬掩膜层230厚度太大无法采用光刻胶形成较为理想的开口，硬掩膜层230的厚度需要控制在以下。

请参考图5，以图4所示光刻胶层240为掩模，沿开孔250刻蚀所述硬掩膜层230，以形成贯穿所述硬掩膜层230厚度的开口260，所述开口260暴露部分所述帽盖层220上表面。在形成开口260后，去除光刻胶层240。

本实施例中，开口260的深度与硬掩膜层230的厚度相等，而开口260的宽度可根据后续所需的接触孔宽度设计。

图中虽未显示，但本实施例在形成所述开口260之后，还可以包括对所述开口260进行清洗的步骤。具体的，可以采用稀氢氟酸进行清洗。氢氟酸的清洗时间可以为40s，清洗温度可以为60℃。

请参考图5，在形成所述开口260后，进行退火工艺。

本实施例中，所述退火可以为炉管退火或快速热退火。其中快速热退火工艺具有时间短和处理速度快的优点。

本实施例中，所述退火工艺采用的温度范围可以为300℃～500℃。退火工艺采用的温度需要控制在300℃以上，以保证硬掩膜层230的应力作用得到充分消除。通常退火温度越高，消除应力效果越好，但是温度如果高于500℃，会影响产品的热预算。

本实施例中，所述退火工艺采用的退火时间可以为100s～1000s。退火时间通常需要保证至少有100s，以保证硬掩膜层230的应力得到较为充分的消除，并且所述退火时间越长，消除应力的效果越好。但是退火的时间如果大于1000s，同样会影响产品的整个热预算。

本实施例中，所述退火工艺采用的压力可以为1Torr～10Torr。退火时的压力与硬掩膜层230的厚度、硬掩膜层230与帽盖层220之间的应力有关系。所述硬掩膜层230的厚度越大，退火时退火腔室的压力越大，硬掩膜层230与帽盖层220之间的应力越大，退火时退火腔室的压力越大。

本实施例中，所述退火工艺采用的气体可以为氮气、惰性气体或者氮气与惰性气体的混合。惰性气体可以为氩气、氦气、氙气等。所述氮气与惰性气体的混合可以为氮气与一种惰性气体的混合或氮气与多种惰性气体的混合。

发明人发现，在刻蚀硬掩膜层230形成开口260时，开口260的形成不仅会造成硬掩膜层230内部的应力重新分布，并且还会使硬掩膜层230内部产生新的应力作用。因此，即使在形成开口260之前采用退火工艺消除硬掩膜层230的应力，形成开口260后，硬掩膜层230也会重新对低K介质层210产生应力作用。

由上述分析可知，本实施例的退火工艺能够起到如下作用：第一，使得硬掩膜层230内的晶粒重新排除，消除晶粒之间的应力，从而消除硬掩膜层230形成过程中，对帽盖层220之间的应力，进而消除硬掩膜层230形成过程中对低K介质层210应力作用；第二，本实施例是在硬掩膜层230中形成了开口260之后再进行退火工艺，退火工艺还消除了硬掩膜层230因开口260的形成而对帽盖层220造成的应力，亦即退火工艺还消除了硬掩膜层230因开口260的形成而对低K介质层210造成的应力。

反过来说，如果选择在硬掩膜层230中形成开口260之前进行退火工艺，虽然相应的退火工艺能够初步消除硬掩膜层230内部的应力，即此时消除了硬掩膜层230形成过程中产生的应力作用，但是在硬掩膜层230中形成开口260后，硬掩膜层230内部会产生新的应力作用，因此硬掩膜层230会重新对下方的帽盖层220和低K介质层210造成新的应力作用。这个由于开口260的形成而引入的新应力在后续低K介质层210刻蚀过程中，仍然会导致低K介质层210中的接触孔出现摇摆倾斜现象(请参考图2)。而本实施例选择在硬掩膜层230中形成了开口260之后再进行退火工艺，可以避免上述情况的发生。

需要说明的是，在本发明的其它实施例中，也可以选择在硬掩膜层230形成之后，先进行一次退火工艺，然后在硬掩膜层230中形成开口260之后，再进行一次退火工艺。然而，那种进行两次退火工艺的实施例对于应力的消除效果，并不明显好于本实施例(仅在形成开口260之后进行一次退火工艺)的应力消除效果，但是那种进行两次退火工艺的实施例却增加了相应的工艺操作步骤，浪费了相应的工艺时间，并且增加了相应的工艺热预算。

请参考图6，在所述退火工艺后，以硬掩膜层230为掩模，沿开口260刻蚀帽盖层220和低K介质层210，以形成接触孔270。

本实施例中，可以采用含氟的气体(例如CF₄、CHF₃、CH₂F₂、或者CH₃F等)对帽盖层220和低K介质层210进行干法刻蚀。

本实施例中，图6中显示刻蚀停止层仍未被刻蚀，但本实施例后续工艺步骤仍然可以刻穿刻蚀停止层200，以使得最终形成的接触插塞能够电连接位于刻蚀停止层200下方的导电结构(例如栅极等结构)。

需要说明的是，在低K介质层中形成接触孔时，还可以在低K介质层中形成沟槽(未示出)，所述沟槽和接触孔可以形成双镶嵌孔槽结构，以用于后续形成双镶嵌互连结构。当形成双镶嵌互连结构时，可以采用整体一次刻蚀(all in one etch)的方式形成进行刻蚀，此时硬掩膜层中的开口用于沟槽，具体的：在具有开口的硬掩膜层上形成三明治掩膜层，所述三明治掩膜层包括底部有机光刻胶层、氧化硅层和顶部光刻胶层；然后图案化顶部光刻胶层以形成位于顶部光刻胶层中的开孔，所述开孔位置与后续所要形成的接触孔位置对应，并且所述开孔的位置也位于硬掩膜层开口的正上方；再以顶部光刻胶层为掩模，刻蚀氧化硅层、底部有机光刻胶层、帽盖层和低K介质层，直至在帽盖层和低K介质层中形成接触孔的一部分(可称为初步接触孔)，此时氧化硅层和顶部光刻胶层也在该刻蚀过程中完全消耗，并且底部有机光刻胶层也被部分消耗，之后去除底部有机光刻胶层以重新暴露硬掩膜层及硬掩膜层中的开口，并以所述硬掩膜层为掩模，沿所述开口和所述初步接触孔继续刻蚀帽盖层和低K介质层，直至形成相互连通的沟槽和接触孔，从而形成双镶嵌孔槽结构(亦称大马士革孔槽结构)。

请参考图7，采用金属填充满图6所示接触孔270(并且金属同时填充满刻蚀停止层200被刻穿的部分)，形成金属插塞280。在金属填充之后进行平坦化工艺，以去除图6所示的硬掩膜层230和帽盖层220。

本实施例中，在接触孔270内沉积金属时，如果低K介质层210中形成有沟槽，金属也同时填充在沟槽中，即所述金属填充满所述沟槽和接触孔270。

本实施例中，所述金属的形成方法可以为物理气相沉积、化学气相沉积、电镀等方法。所述金属的材质可以为铜。

在进行所述平坦化工艺时，除了去除位于低K介质层210上方的多余的铜之外，还同时去除了硬掩膜层230和帽盖层220，从而得至位于接触孔270内的金属插塞280。

本实施例中，由于在刻蚀硬掩膜层230形成开口260之后，再对具有开口260的硬掩膜层230进行退火工艺，因此能够利用退火工艺消除了硬掩膜层230与帽盖层220之间可能产生的全部应力，从而消除硬掩膜层230对低K介质层210的应力作用，即消除了低K介质层210受到的应力作用。后续沿开口260刻蚀低K介质层210时，形成的接触孔270(和沟槽)形貌良好，并且呈上宽下窄的漏斗形，即各接触孔270的顶部宽度更加均匀，不出现摇摆倾斜现象，有利于后续金属的填充。填充金属后，能够形成质量良好的接触插塞280(和互连线)等互连结构，减小接触插塞280(和互连线)等互连结构的电阻，从而减小了器件的RC时间常数，提高了器件的性能，满足了应用的需求。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种互连结构的制作方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成低K介质层；

在所述低K介质层上形成硬掩膜层，所述硬掩膜层的材料包括TiN、Ti和CuN的至少其中之一；

形成贯穿所述硬掩膜层厚度的开口；

在形成所述开口后，进行退火工艺；

采用金属填充满所述接触孔。

2.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺采用的温度范围为300℃～500℃。

3.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺采用的退火时间为100s～1000s。

4.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺采用的压力为1Torr～10Torr。

5.如权利要求1所述的互连结构的制作方法，其特征在于，所述硬掩膜层的厚度范围为

6.如权利要求1所述的互连结构的制作方法，其特征在于，在形成所述开口之后，且在进行所述退火工艺之前，还包括对所述开口进行清洗的步骤。

7.如权利要求1所述的互连结构的制作方法，其特征在于，形成贯穿所述硬掩膜层厚度的开口包括以下步骤：

在所述硬掩膜层上形成图案化的光刻胶层；

在形成所述开口后，去除所述光刻胶层。

8.如权利要求1所述的互连结构的制作方法，其特征在于，在形成所述硬掩膜层前，还包括在所述低K介质层上形成帽盖层的步骤，所述硬掩膜层形成在所述帽盖层上。

9.如权利要求1所述的互连结构的制作方法，其特征在于，在所述半导体衬底上形成所述低K介质层前，还包括在所述半导体衬底上形成刻蚀停止层的步骤，所述低K介质层形成在所述刻蚀停止层上。