CN101587838B - 在电介质层上形成孔的方法 - Google Patents

在电介质层上形成孔的方法 Download PDF

Info

Publication number
CN101587838B
CN101587838B CN2008101125136A CN200810112513A CN101587838B CN 101587838 B CN101587838 B CN 101587838B CN 2008101125136 A CN2008101125136 A CN 2008101125136A CN 200810112513 A CN200810112513 A CN 200810112513A CN 101587838 B CN101587838 B CN 101587838B
Authority
CN
China
Prior art keywords
dielectric layer
plasma etching
hole
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101125136A
Other languages
English (en)
Other versions
CN101587838A (zh
Inventor
孙武
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101125136A priority Critical patent/CN101587838B/zh
Publication of CN101587838A publication Critical patent/CN101587838A/zh
Application granted granted Critical
Publication of CN101587838B publication Critical patent/CN101587838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种在电介质层上形成孔的方法,包括步骤:提供半导体衬底,所述半导体衬底上具有电介质层,电介质层上具有图形化的光刻胶层;以光刻胶层为掩膜,对电介质层进行第一次等离子刻蚀,在所述电介质层上形成小于目标深度的孔;以光刻胶层为掩膜,对电介质层进行第二次等离子刻蚀,在电介质层上形成达到目标深度的孔。分别进行两次等离子刻蚀在电解质层上形成孔,可以同时避免孔在结构上粗下细的锥形化和孔结构中段粗而两端细的膛削,从而形成结构均匀、侧壁竖直的接触孔。

Description

在电介质层上形成孔的方法
技术领域
本发明涉及半导体制造工艺,尤其涉及在电介质层上形成孔方法。
背景技术
随着半导体器件制造业的飞速发展,半导体器件CMOS已经具有深亚微米结构,半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中,元件之间的高性能、高密度的连接不仅在单个互连层中互连,而且要在多层之间进行互连。因此,通常提供多层互连结构,其中多个互连层互相堆叠,并且层间绝缘膜置于其间,用于连接半导体元件。特别是利用双镶嵌工艺形成多层互连结构时,预先在层间绝缘膜中形成互联沟槽和接触孔,然后用导电材料例如铜填充所述互联沟槽和接触孔。
双镶嵌工艺的主要技术重点在于蚀刻填充导体金属用的沟槽和接触孔的刻蚀技术。在双镶嵌工艺的前段蚀刻工艺中,目前常用两种方法制作双镶嵌结构的沟槽和接触孔,一种是沟槽优先,第二种是接触孔优先。第一种方法是先在电介质层的上部定义出沟槽,之后利用另一光刻胶层定义接触孔。该方法由于在沟槽内定义接触孔的光刻胶层较厚,因此曝光和显影难度较大。另外,由于干法蚀刻的不均匀性、微负载效应及深宽比效应等,会使得沟槽的深度难以控制或沟槽深度不一致。
中国发明专利申请第200610025649.4号公开了制造双镶嵌结构的第二种方法,即接触孔优先的方法,包括步骤:提供一表面具有电介质层的半导体衬底;在所述电介质层层上形成具有接触孔图形的第一光刻胶层;以第一光刻胶层为掩膜刻蚀电介质层,直至露出所述导电结构为止;去除第一光刻胶层;在所述电介质层上形成具有沟槽开口图形的第二光刻胶层;以第二光刻胶层为掩膜刻蚀所述电介质层至目标深度;去除第二光刻胶层;填充金属材料形成双镶嵌结构。
在用该方法制造如双镶嵌结构等深宽比较大的结构时,一般使用等离子体刻蚀电介质层形成接触孔,容易出现接触孔结构上粗下细的锥形化(Taper),或者出现接触孔结构中段粗而两端细的膛削(Boring),却难以利用调节等离子刻蚀工艺参数的方法实现一次性刻蚀出结构均匀、侧壁竖直的接触孔。
发明内容
针对现有技术的不足,本发明所要解决的技术问题是提供一种在电介质层上形成孔的方法,通过两段刻蚀实现孔结构的均匀。
为解决上述技术问题,本发明提供一种在电介质层上形成孔的方法,包括步骤:提供半导体衬底,所述半导体衬底上具有电介质层,电介质层上具有图形化的光刻胶层;以光刻胶层为掩膜,对电介质层进行第一次等离子刻蚀,在所述电介质层上形成小于目标深度的孔;以光刻胶层为掩膜,对电介质层进行第二次等离子刻蚀,在电介质层上形成达到目标深度的孔。
可选地,所述的第一次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀,其中氟代烃的流量是5sccm至15sccm,氧气的流量是3sccm至10sccm。
可选地,所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为1000W至2000W。
可选地,所述的第二次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀,其中氟代烃的流量是3sccm至12sccm,氧气的流量是10sccm至20sccm。
可选地,所述的氟代烃为C4F8或C4F6。
可选地,所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为2000W至3000W。
可选地,所述的等离子刻蚀的时间为12秒至17秒,使气体等离子化的源功率为200W至1000W,刻蚀压力是10mTorr至100mTorr。
可选地,所述的孔为双镶嵌结构中的接触孔。
本发明的优点在于,分别进行两次等离子刻蚀在电解质层上形成孔,可以同时避免孔在结构上粗下细的锥形化和孔结构中段粗而两端细的膛削,从而形成结构均匀、侧壁竖直的接触孔。
将本发明应用在双镶嵌结构中接触孔的制作,可以获得结构均匀、侧壁竖直的接触孔结构,进而提高由此制造的半导体器件的性能。
另外,在上述工艺参数下,可以提高孔临界尺寸(CD)的均一度,以及提高图形疏密负载(Iso-Dense CD Loading)。
附图说明
图1为本发明在电介质层上形成孔的方法一个实施例流程图;
图2至图4为执行图1所示步骤后半导体衬底结构示意图;
图5为图1所示流程产生的接触孔与一次刻蚀产生的接触孔对比。
具体实施方式
本实施例提供一种在电介质层上形成孔的方法,包括步骤:提供半导体衬底,所述半导体衬底上具有电介质层,电介质层上具有图形化的光刻胶层;以光刻胶层为掩膜,对电介质层进行第一次等离子刻蚀,在所述电介质层上形成小于目标深度的孔;以光刻胶层为掩膜,对电介质层进行第二次等离子刻蚀,在电介质层上形成达到目标深度的孔。可选地,所述的第一次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀,其中氟代烃的流量是5sccm至15sccm,氧气的流量是3sccm至10sccm。可选地,所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为1000W至2000W。可选地,所述的第二次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀,其中氟代烃的流量是3sccm至12sccm,氧气的流量是10sccm至20sccm。可选地,所述的氟代烃为C4F8或C4F6。可选地,所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为2000W至3000W。可选地,所述的等离子刻蚀的时间为12秒至17秒,使气体等离子化的源功率为200W至1000W,刻蚀压力是10mTorr至100mTorr。可选地,所述的孔为双镶嵌结构中的接触孔。
本实施例以双镶嵌结构中接触孔的制造为例,提供在电介质层上形成孔的方法。本实施例通过两次等离子刻蚀在电解质层上形成孔,可以同时避免孔在结构上粗下细的锥形化和孔结构中段粗而两端细的膛削。
下面结合附图进行详细说明。
本实施例提供一种在电介质层上形成双镶嵌结构接触孔的方法,如图1所示,包括步骤:
S101,提供半导体衬底,所述半导体衬底上具有电介质层,电介质层上具有图形化的光刻胶层;
S102,以光刻胶层为掩膜,对电介质层进行第一次等离子刻蚀至预定深度;
S103,以光刻胶层为掩膜,对电介质层进行第二次等离子刻蚀,在电介质层上形成完整的接触孔。
下面结合附图对上述方法进行具体说明。
如图2所示,步骤S101所提供的半导体衬底100包括基底101,半导体衬底100上还具有电介质层102,电介质层102上覆有图形化的光刻胶层103,光刻胶层103上的图形与预定制造的接触孔的形状相同。
基底101与电介质层102之间还可以有内金属层104,内金属层104位于基底上绝缘层105的沟槽内。内金属层104与绝缘层105上还可以有刻蚀停止层106,用于后续工艺保护内金属层104和绝缘层105。在基底101上形成内金属层104、绝缘层105和刻蚀停止层106的方法可以是,在基底101表面利用化学气相沉积的方法形成绝缘层105,绝缘层105的材料可以是氧化硅。在绝缘层105中通过光刻、刻蚀工艺形成例如铜导线构成的内金属层104。利用化学机械研磨工艺将绝缘层105和内金属层104表面磨平,然后利用化学气相沉积工艺,在上述绝缘层105和内金属层104表面沉积刻蚀停止层106,刻蚀停止层106的材料可以是氮化硅、氮氧化硅或氮碳化硅。由于在基底101上形成内金属层104、绝缘层105和刻蚀停止层106的方法是半导体制造领域常见的方法,其工艺参数在此不再赘述。
在刻蚀停止层106上形成电介质层102的方法可以是化学气相沉积,其厚度为300nm至500nm。电介质层102可以是单一的覆层,也可以是多层覆层结构。当电介质层102是多层覆层结构时,从离刻蚀停止层106最近的一层开始,可以依次是黑钻石层和保护层。其中,黑钻石层是一种低k有机硅酸盐玻璃绝缘层,其材料可以是掺杂有Si-CH3的氧化硅,厚度为300至500nm。黑钻石层可以通过化学气相沉积的方法沉积在刻蚀停止层106上。保护层是一种高k电介质层,其材料可以是四乙氧基硅烷或致密二氧化硅,厚度为40至60nm,可以通过化学气相沉积的方法沉积在黑钻石层上。保护层的作用是防止等离子刻蚀时对黑钻石层过度的损伤。
电介质层102上覆有图形化的光刻胶层103。图形化的光刻胶层103的形成方法是旋涂、曝光和刻蚀的方法,所形成的图形宽度介于70至110nm。光刻胶层103上的图形对应于在后续工艺中形成的接触孔的形状一致。为了提高光刻胶层103的曝光均匀性,还可以在光刻胶层103与电介质层102之间形成底部抗反射层,其材料可以是氮化硅,厚度为80至150nm。
在步骤S101之后可以执行步骤S102,以光刻胶层103为掩膜,对电介质层102进行第一次等离子刻蚀至预定深度,形成如图3所示的结构。所述的刻蚀,是以包括C4F8和O2的混合气体作为刻蚀气体的等离子刻蚀,其中C4F8的流量是5至15sccm,具体例如5sccm、6sccm、7sccm、8sccm、9sccm、10sccm、11sccm、12sccm、13sccm、14sccm、15sccm;O2的流量是3至10sccm,具体例如3sccm、4sccm、5sccm、6sccm、7sccm、8sccm、9sccm、10sccm。处理的压力是10至100mTorr,具体例如10mTorr、20mTorr、30mTorr、40mTorr、50mTorr、60mTorr、70mTorr、80mTorr、90mTorr、100mTorr。使气体等离子化的源功率(Source Power)为200至1000W,具体例如200W、300W、400W、500W、600W、700W、800W、900W、1000W。使等离子体轰击电介质层的偏移功率(Bias Power)为1000至2000W,具体例如1000W、1100W、1200W、1300W、1400W、1500W、1600W、1700W、1800W、1900W、2000W。处理的时间是12至17秒,具体例如12秒、13秒、14秒、15秒、16秒、17秒。经过上述刻蚀步骤,在电介质层102上形成了深度约为电介质层102厚度一半的孔,该孔的形状是顶部较宽而底部较窄的锥形(Taper)。
再执行步骤S103以光刻胶层103为掩膜,对电介质层102进行第二次等离子刻蚀,在电介质层102上形成完整的孔,形成如图4所示结构。所述的第二次等离子刻蚀,是以包括C4F8和O2的混合气体作为刻蚀气体的等离子刻蚀,其中C4F8的流量是3至12sccm,具体例如3sccm、4sccm、5sccm、6sccm、7sccm、8sccm、9sccm、10sccm、11sccm、12sccm;O2的流量是10至20sccm,具体例如10sccm、11sccm、12sccm、13sccm、14sccm、15sccm、16sccm、17sccm、18sccm、19sccm、20sccm。处理的压力是10至100mTorr,具体例如10mTorr、20mTorr、30mTorr、40mTorr、50mTorr、60mTorr、70mTorr、80mTorr、90mTorr、100mTorr。使气体等离子化的源功率(Source Power)为200至1000W,具体例如200W、300W、400W、500W、600W、700W、800W、900W、1000W。使等离子体轰击电介质层的偏移功率(Bias Power)为2000至3000W,具体例如2000W、2100W、2200W、2300W、2400W、2500W、2600W、2700W、2800W、2900W、3000W。处理的时间是12至17秒,具体例如12秒、13秒、14秒、15秒、16秒、17秒。经过上述刻蚀步骤,在电介质层102上形成了贯通电介质层102并暴露刻蚀停止层106的完整的接触孔,该接触孔的结构均匀、侧壁竖直。
在步骤S102和步骤S103中,刻蚀气体中所使用的C4F8的作用是与电介质层反应生成有机产物,因此C4F8可以用C4F6等氟代烃替代。O2的作用是通过氧化反应而去除前述生成的有机产物。刻蚀气体中还可以加入CH2F2或CHF3,其作用是增加刻蚀速度(Etch Rate),并提高刻蚀速度的均一性。刻蚀气体中还可以加入Ar和N2,其中Ar的作用是提供轰击离子(Bombardment),因为Ar原子量大,轰击效果好,可以增加刻蚀速度,并有稀释刻蚀气体的作用;N2的作用是与O2一样,用于去除前述生成的有机产物,但由于N2没有O2敏感,可以用来微调去除前述生成的有机产物的速度。
如图5所示,图5a为完全采用前述第一次等离子刻蚀的工艺参数中除刻蚀时间以外的其他参数所制造的接触孔,图5b为完全采用前述第二次等离子刻蚀的工艺参数中除刻蚀时间以外的其他参数所制造的接触孔,图5c为本实施例通过两次刻蚀所制造的接触孔。在本实施例中,之所以采用两步刻蚀在电介质层102中形成接触孔,是因为发明人研究发现,C4F8与O2的比例决定了在形成接触孔的过程中有机产物在孔道内沉积的程度,当C4F8与O2的比例较大时,有机产物沉积的速度快于其被O2消耗的速度,因此在刻蚀出的接触孔容易形成上粗下细的锥形(Taper),如图5a所示,相反,当C4F8与O2的比例较小时,有机产物沉积的速度慢于其被O2消耗的速度,因此在刻蚀出的接触孔容易形成中段粗而两端细的膛削(Boring),如图5b所示。
另外,由于接触孔的高宽比比较大,控制等离子体轰击电介质层能量的偏移功率也是控制接触孔形状的关键参数。因此,很难通过调节C4F8与O2的比例以及偏移功率实现一次性形成结构均匀、侧壁竖直的接触孔。
发明人经过创造性的劳动发现,先使用C4F8/O2比例较大但偏移功率较低的刻蚀参数形成锥形孔,再使用C4F8/O2比例较大但偏移功率较高的刻蚀参数,随着刻蚀的进行,将锥形孔内过多的有机产物去除,又不过分刻蚀孔的侧壁,可以形成所需要的结构均匀、侧壁竖直的接触孔形状,如图5c所示。经过以这种思路为指导的多次实验形成了本实施例的具体步骤。
另外,由图5中三种刻蚀形成的接触孔对比可知,采用本实施例两次刻蚀的方法可以提高接触孔临界尺寸(CD)的均一度,以及提高图形疏密负载(Iso-Dense CD Loading)。
此外,由于第一次等离子刻蚀时,氟代烃的流量是5至15sccm,氧气的流量是3至10sccm,而第二次等离子刻蚀时,氟代烃的流量是3至12sccm,氧气的流量是10至20sccm,使得刻蚀选择比更高,等离子体刻蚀电介质层102的速度更快,更容易使所述刻蚀停止在刻蚀停止层106上。
为形成完整的双镶嵌结构,在形成上述接触孔形状之后,还可以包括步骤:
以光刻胶层和电介质层为掩膜,对刻蚀停止层进行刻蚀直至暴露内金属层;
将双镶嵌结构的沟槽图形转移至光刻胶层,形成具有沟槽图形的光刻胶层;
以光刻胶层为掩膜,刻蚀电介质层至预定深度,在电介质层上形成沟槽结构;
去除光刻胶层;
将金属填充至沟槽和接触孔内,使得所填充的金属与内金属层电连通,形成双镶嵌结构。
由于上述步骤是本领域公知技术,其详细步骤、参数、材料等在此不再赘述。
将上述步骤接在步骤S103之后执行,就可以形成完整的制造双镶嵌结构的方法。
在上述实施例中,均以孔为例进行说明,且所述的孔均贯穿一层覆膜结构或多层叠层结构,但本发明不限于此,还可以用于形成深宽比大且不贯穿一层覆膜结构或多层叠层结构的槽,也就是说,本发明可以应用在制造深宽比大的孔或槽。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种在电介质层上形成孔的方法,其特征在于,包括步骤:
提供半导体衬底,所述半导体衬底上具有电介质层,电介质层上具有图形化的光刻胶层;
以光刻胶层为掩膜,对电介质层进行第一次等离子刻蚀,在所述电介质层上形成小于目标深度的接触孔;
以光刻胶层为掩膜,对电介质层进行第二次等离子刻蚀,在电介质层上形成达到目标深度的接触孔。
2.如权利要求1所述在电介质层上形成孔的方法,其特征在于:所述的第一次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀,其中氟代烃的流量是5sccm至15sccm,氧气的流量是3sccm至10sccm。
3.如权利要求2所述在电介质层上形成孔的方法,其特征在于:所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为1000W至2000W。
4.如权利要求1所述在电介质层上形成孔的方法,其特征在于:所述的第二次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀,其中氟代烃的流量是3sccm至12sccm,氧气的流量是10sccm至20sccm。
5.如权利要求2或4所述在电介质层上形成孔的方法,其特征在于:所述的氟代烃为C4F8或C4F6
6.如权利要求5所述在电介质层上形成孔的方法,其特征在于:所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为2000W至3000W。
7.如权利要求3或6所述在电介质层上形成孔的方法,其特征在于:所述的等离子刻蚀的时间为12秒至17秒,使气体等离子化的源功率为200W至1000W,刻蚀压力是10mTorr至100mTorr。
8.如权利要求1所述在电介质层上形成孔的方法,其特征在于:所述的孔为双镶嵌结构中的接触孔。
CN2008101125136A 2008-05-23 2008-05-23 在电介质层上形成孔的方法 Active CN101587838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101125136A CN101587838B (zh) 2008-05-23 2008-05-23 在电介质层上形成孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101125136A CN101587838B (zh) 2008-05-23 2008-05-23 在电介质层上形成孔的方法

Publications (2)

Publication Number Publication Date
CN101587838A CN101587838A (zh) 2009-11-25
CN101587838B true CN101587838B (zh) 2011-03-23

Family

ID=41372005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101125136A Active CN101587838B (zh) 2008-05-23 2008-05-23 在电介质层上形成孔的方法

Country Status (1)

Country Link
CN (1) CN101587838B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097359B (zh) * 2009-12-10 2013-03-27 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
CN108400127A (zh) * 2018-03-07 2018-08-14 云谷(固安)科技有限公司 制造电容器的方法
CN108666263B (zh) * 2018-04-13 2020-06-16 上海华力集成电路制造有限公司 接触孔的制造方法
CN111741423B (zh) * 2020-08-21 2020-11-20 中芯集成电路制造(绍兴)有限公司 Mems麦克风的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265263B1 (en) * 1998-02-19 2001-07-24 Texas Instruments - Acer Incorporated Method for forming a DRAM capacitor with porous storage node and rugged sidewalls
US6294426B1 (en) * 2001-01-19 2001-09-25 Taiwan Semiconductor Manufacturing Company Method of fabricating a capacitor under bit line structure with increased capacitance without increasing the aspect ratio for a dry etched bit line contact hole
CN1979803A (zh) * 2005-12-07 2007-06-13 佳能株式会社 使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265263B1 (en) * 1998-02-19 2001-07-24 Texas Instruments - Acer Incorporated Method for forming a DRAM capacitor with porous storage node and rugged sidewalls
US6294426B1 (en) * 2001-01-19 2001-09-25 Taiwan Semiconductor Manufacturing Company Method of fabricating a capacitor under bit line structure with increased capacitance without increasing the aspect ratio for a dry etched bit line contact hole
CN1979803A (zh) * 2005-12-07 2007-06-13 佳能株式会社 使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法

Also Published As

Publication number Publication date
CN101587838A (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
JP2006013190A (ja) 半導体装置の製造方法
KR20120098487A (ko) 반도체 장치의 제조 방법
KR20030025174A (ko) N₂플라즈마기체 및 n₂/h₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법
CN101587838B (zh) 在电介质层上形成孔的方法
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
CN1661799B (zh) 半导体器件
TW200824002A (en) Method for fabricating semiconductor device
JP2004064089A (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
KR20140083696A (ko) 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스
CN101471284A (zh) 半导体器件中的金属线及其制造方法
CN103165515B (zh) 半导体器件的制作方法
JP3683570B2 (ja) 半導体装置の製造方法
US7135406B2 (en) Method for damascene formation using plug materials having varied etching rates
KR100851922B1 (ko) 반도체 소자의 제조방법
KR100770540B1 (ko) 반도체 소자 제조 방법
CN104752317A (zh) 一种半导体器件的制造方法
KR100935251B1 (ko) 반도체 소자의 나노 스페이스 제조 방법
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법
JP4768732B2 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
KR100913000B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20090044855A (ko) 반도체 소자의 제조방법
TW413904B (en) Method for forming a dual damascene structure on the surface of a semiconductor chip
JP2000012513A (ja) 電子装置の製造方法
CN115799165A (zh) 一种半导体器件及其制备方法
KR20010081436A (ko) 반도체 장치의 다마신 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant