CN101471284A - 半导体器件中的金属线及其制造方法 - Google Patents

半导体器件中的金属线及其制造方法 Download PDF

Info

Publication number
CN101471284A
CN101471284A CNA2008101798028A CN200810179802A CN101471284A CN 101471284 A CN101471284 A CN 101471284A CN A2008101798028 A CNA2008101798028 A CN A2008101798028A CN 200810179802 A CN200810179802 A CN 200810179802A CN 101471284 A CN101471284 A CN 101471284A
Authority
CN
China
Prior art keywords
film
hard mask
metal wire
mask film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101798028A
Other languages
English (en)
Inventor
尹基准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101471284A publication Critical patent/CN101471284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体器件中的金属线与制造半导体器件中的金属线的方法。在一个实例实施例中,制造半导体器件中的金属线的方法包括多个步骤。在半导体衬底的层间介电层上形成用于金属线的金属膜;在金属膜上形成氧化硅硬掩模膜;在硬掩模膜上形成底层抗反射(BARC)层;选择性地干蚀刻BARC层、硬掩模膜和金属膜,以形成金属线。该方法能够防止金属线的上部边缘被过蚀刻。

Description

半导体器件中的金属线及其制造方法
相关申请的交叉引用
本申请要求申请日为2007年12月24日的韩国专利申请No.10-2007-0136741的优先权,其全部内容通过参考援引于此。
技术领域
本发明的实施例涉及制造半导体器件的方法,尤其涉及一种制造半导体器件中的金属线的方法。
背景技术
摄影工艺(photography process)是一种使用光束在半导体衬底晶片上形成图案的光刻技术。例如,可将光致抗蚀剂涂覆在半导体衬底晶片的用以形成图案(例如是电介质膜或导电膜)的位置。光致抗蚀剂的溶解性依据来自曝光手段(instrument)的光(例如电子束或x射线)而改变。接着,使用光掩模,将部分光致抗蚀剂暴露于光束中。然后,对光致抗蚀剂运用显影方法。接着,去除光致抗蚀剂的易溶解部分。这样就形成了光致抗蚀剂图案。接着,使用光致抗蚀剂图案作为蚀刻掩模,通过蚀刻,去除暴露的部分,使得半导体器件所需要的图案形成在晶片上。
随着半导体器件变得越来越高集成化,半导体器件的尺寸得以减小,并且半导体器件的金属线的间距也得以减小。为了在高集成化的半导体器件中实现精细金属图案,采用发出较短波长的光束的光源代替曝光工艺中的光源。例如,为了实现1mm和90nm或更小的精细图案,利用波长为248nm的氟化氪(KrF)准分子激光器或波长为93nm的氟化氩(ArF)准分子激光器作为曝光手段。
另外,为了在曝光工艺期间提高金属图案的分辨率,还可在光致抗蚀剂图案的下方提供底层抗反射(BARC)层。BARC层确保光致抗蚀剂图案的高度减小,并防止曝光工艺期间的反射效应。抗反射层(ARC)具有芳香族聚砜结构(aromatic polysulfone structure),主要由有机或无机材料组成。因此,ARC层可抑制在曝光工艺期间由于正弦波和反射凹口(reflectivenotching)引起的背部衍射光(back diffracted light)的影响,结果,可获得稳定的光致抗蚀剂图案。
图1A与图1B是顺序地示出采用BARC层来图案化金属线的现有技术的工艺的工艺视图。如图1A所示,在半导体衬底10上形成用于金属线的金属膜12。金属膜12是由第一金属阻挡膜12a、铝膜12b以及第二金属阻挡膜12c顺序形成的叠层(laminate)。通过层叠具有50
Figure A200810179802D0005095214QIETU
厚度的钛(Ti)和具有490
Figure A200810179802D0005095214QIETU
厚度的氮化钛(TiN),分别形成第一金属阻挡膜12a和第二金属阻挡膜12c。可形成具有1500
Figure A200810179802D0005095214QIETU
厚度的铝膜12b。
接着,借助沉积工艺,通过在用于金属线的金属膜12上层压氮化硅(SiN),形成具有800
Figure A200810179802D0005095214QIETU
厚度的BARC层14。接着,例如通过旋涂法,在BARC层14上涂覆光致抗蚀剂,并使用金属线掩模执行曝光和显影,由此形成光致抗蚀剂图案16。接着,使用等离子体手段,并且使用光致抗蚀剂图案16作为蚀刻掩模,通过干蚀刻,选择性地去除BARC层14与金属膜12。这样,就制造出金属线,如图1B所示。其后,通过灰化去除保留在BARC层14上的光致抗蚀剂图案。
在制造金属线的现有技术的方法中,由于BARC层是在光致抗蚀剂图案下方提供的,所以在曝光工艺期间,可获得抗反射效应。另外,通过BARC层的厚度,可减小光致抗蚀剂图案的厚度。为了实现具有精细线宽的金属线,由于摄影工艺的焦距的约束力光致抗蚀剂的厚度必然受到限制。因此,在形成金属线的蚀刻工艺期间,当光致抗蚀剂图案具有相对较大的厚度时,该光致抗蚀剂图案作为蚀刻掩模,从而,在用于金属线的金属膜的上表面或BARC层受到保护时,可执行图案化。
然而,如图2所示,当光致抗蚀剂图案的厚度减小,以便聚焦用于曝光的光源的较短波长时,光致抗蚀剂图案不能作为用于金属线的下层(underlying)金属膜的蚀刻掩模。因此,如附图标记18所示,光致抗蚀剂图案会被蚀刻,而BARC层的上部边缘或用于金属线的金属膜则被过蚀刻。这个问题使得金属线很难或不可能被图案化至需要的厚度,而金属线的边缘会被过蚀刻。结果,金属线的电特性与成品率下降。
发明内容
通常,本发明的实例实施例涉及制造半导体器件中的金属线的方法,在图案化具有精细线宽的金属线期间,该方法能够防止金属线的上部边缘被过蚀刻。此处公开的一些实例方法在用于金属线的金属膜与底层抗反射(BARC)层之间提供由氧化硅组成的硬掩模。
在一个实例性实施例中,一种制造半导体器件中的金属线的方法包括多个步骤(acts)。首先,在半导体衬底的层间介电层上形成用于金属线的金属膜;接着,在所述金属膜上形成氧化硅硬掩模膜(hard mask film);然后,在所述硬掩模膜上形成BARC层;接着,选择性地干蚀刻所述BARC层、所述硬掩模膜和所述金属膜,以形成金属线。
在另一个实例实施例中,一种半导体器件中的金属线包括:金属膜、氧化硅硬掩模膜和BARC层。金属膜形成在半导体衬底的层间介电层上。氧化硅硬掩模膜形成在所述金属膜上。BARC层形成在所述硬掩模膜上。
提供本发明内容是为了提出一种简化形式的概念选择,在下面的详细描述中,进一步描述了该概念。本发明内容不是为了确定所保护主题的关键特征或必要特性,也不是用以协助确定所保护主题的范围。此外,应当理解,本发明的前述概括描述和下述具体描述这两者都是示例性的和说明性的,用来对所要求保护的本发明提供进一步的说明。
附图说明
根据下文中给出的实例实施例的详细描述与附图,本发明的实例性实施例的各个方面将变得清楚,其中:
图1A与图1B是顺序地示出采用底层抗反射(BARC)层图案化金属线的现有技术工艺的工艺视图;
图2是示出过蚀刻的BARC层的上部边缘或过蚀刻的用于金属线的金属膜的剖面图;以及
图3A至图3C是顺序地示出本发明制造半导体器件中的金属线的实例性工艺的工艺视图。
具体实施方式
通常,本发明的实例实施例涉及制造半导体器件中的金属线的方法。下文将参照附图中示出的实例,详细描述本发明的具体实施例。在可能的情况下,在全部附图中相同的附图标记表示相同或相似部分。这些实施例将被充分详细地描述,以使本领域普通技术人员能够实现本发明。在不偏离本发明的范围内,可以采用其它实施例,而本发明的结构、逻辑和电气也可以改变。此外,应当理解,尽管本发明的各个实施例是不同的,但并不非得是相互排斥的。例如,在一个实施例中描述的特定特征、结构,或特性可能包含在其它实施例内。因此,下述的详细描述不是用来限制本发明的,本发明的范围仅由随附的权利要求及其授权的等同替换的全部范围定义。
在本发明的一些实例实施例中,在半导体衬底的层间介电层的上面层压第一金属阻挡膜、铝膜以及第二金属阻挡膜,从而形成用于金属线的金属膜。接着,在金属膜上形成由氧化硅(SiO2)的硬掩模膜,并在硬掩模膜上形成底层抗反射(BARC)层。接着,通过干蚀刻,选择性地去除BARC层、硬掩模膜和金属膜,以形成金属线。采用这种配置,在图案化具有精细线宽的金属线期间,即使光致抗蚀剂图案的厚度减小,硬掩模膜也可以防止金属线的上部边缘被过蚀刻。
图3A至图3C是顺序地示出本发明制造半导体器件中的金属线的实例工艺的工艺视图。虽然附图中未示出,但是也可以在半导体衬底上执行制造半导体器件的工艺。例如,通过诸如浅沟槽隔离(STI)工艺等,在硅半导体衬底上形成用于定义有源区与无源区的器件隔离膜,并将n型或p型掺杂剂离子注入到其上有器件隔离膜的半导体衬底中,从而形成阱(未示出)。
接着,可在半导体衬底上形成栅电极,并由栅极绝缘膜(未示出)插入其间,再进行n型或p型掺杂剂的离子注入(ion-implanted),以在半导体衬底中围绕栅电极的边缘形成源极/漏极区。在形成源极/漏极区之前,还可在栅电极的侧壁上进一步形成由绝缘材料制成的间隔件。
接着,可在其中形成源极/漏极区结构的整个表面上层压未掺杂硅玻璃(USG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)中的一种,从而形成层间介电层,例如金属沉积前的介电(PMD,pre metaldielectric)层。通过化学机械抛光(CMP)来平坦化层间介电层。
其后,通过干蚀刻,可在层间介电层中形成接触孔,其中源极/漏极区和栅电极经由接触孔而暴露。接着,通过PVD(物理气相沉积),将例如钨(W)等金属填充到接触孔中,然后通过摄影和干蚀刻进行图案化,从而形成接触电极。
接着,如图3A所公开,可在其中形成接触电极的半导体衬底整个表面上形成金属层间介电(IMD)层100。通过CMP,可将IMD层100抛光到预定厚度,使得IMD层100的表面被平坦化。通过等离子体增强(PE)化学气相沉积(CVD)来层压TEOS或氮化硅(SiH4),或者通过高密度等离子体(HDP)CVD来层压氧化硅(SiO2),可形成IMD层100。
接着,通过PVD,在平坦化的IMD层100上形成用于金属线的金属膜102。金属膜102可由铝(Al)、铜(Cu)、钴(Co)、钨(W)、钛(Ti)、镍(Ni)、钽(Ta)、氮化钛(TiN)氮化钽(TaN)或氮化钨(WN)或其中的部分组合而形成。例如,通过顺序地层压第一金属阻挡膜102a、铝膜102b以及第二金属阻挡膜102c,可形成金属膜102。通过层叠具有50
Figure A200810179802D0005095214QIETU
厚度的钛(Ti)和具有490
Figure A200810179802D0005095214QIETU
厚度的氮化钛(TiN),分别形成第一金属阻挡膜12a和第二金属阻挡膜12c。铝膜102b可形成为1500
Figure A200810179802D0005095214QIETU
的厚度。
接着,通过CVD,在用于金属线的金属膜102上形成由氧化硅(SiO2)制成的硬掩模膜104。硬掩模膜104可形成为300
Figure A200810179802D0005095214QIETU
至700
Figure A200810179802D0005095214QIETU
之间的厚度。在后续的干蚀刻工艺期间,硬掩模膜104与厚度减小的光致抗蚀剂一起作为金属膜102的蚀刻掩模,从而防止金属膜102的边缘被过蚀刻。
接着,通过CVD,可在硬掩模膜104上沉积氮化硅(SiN),从而形成BARC层106。硬掩模膜104对BARC层106具有蚀刻选择性。例如,BARC层106可形成为800
Figure A200810179802D0005095214QIETU
的厚度。
接着,通过旋涂,可在BARC层106上涂覆光致抗蚀剂,并采用金属线掩模,通过曝光和显影来图案化该光致抗蚀剂。这样,就形成了用于定义具有精细线宽的金属线的光致抗蚀剂图案108。
接着,使用等离子体手段,并且使用光致抗蚀剂图案108作为蚀刻掩模,通过干蚀刻来选择性地图案化(去除)BARC层106、硬掩模膜104以及用于金属线的金属膜102。这样,如图3B所示,就形成了具有精细线宽的金属线。干蚀刻工艺可使用碳氟基(CF-based)的气体与氧气(O2)或氩(Ar)气。通过使用蚀刻手段,例如,磁增强反应离子蚀刻(MERIE)、单频电容式耦合等离子体(SF-CCP,Single Frequency-Capacitively Coupled Plasmas)、双频电容式耦合等离子体(DF-CCP)、超高频电容式耦合等离子体(UHF-CCP)、电感式耦合等离子体(ICP)或者电子回旋共振(ECR)等离子体,可执行等离子体蚀刻工艺。
特定地,在腔室压力为大约80mTorr、功率大约为700W到750W、CF4气体为大约80sccm、氩气为大约300sccm、氧气为大约8sccm以及氦气为大约10sccm到30sccm的条件下,通过采用反应离子蚀刻(RIE)型等离子体蚀刻手段,可蚀刻BARC层106与硬掩模膜104。在腔室压力为大约8mTorr、功率大约为110W到800W、氯气为大约55sccm、三氯化硼为大约50sccm、氩气为大约40sccm以及三氯甲烷为大约5sccm的条件下,可蚀刻金属膜102。
接着,通过诸如灰化等工艺,去除保留在BARC层106上的光致抗蚀剂图案。这样,如图3C所公开,就完成了金属线。接着,虽然附图中未示出,但是在IMD层100的整个表面上通过HDP CVD而沉积诸如氧化硅(SiO2)等电介质材料,从而形成层间介电层,其中在IMD层100上形成有金属线。并且,通过CMP来平坦化层间介电层。因此,刚刚描述的制造金属线的实例性工艺可在平坦化的层间介电层上执行。这样,就可制造多层式(multilayer)金属线。
如这里所公开,在半导体衬底的层间介电层上依次层压第一金属阻挡膜、铝膜以及第二金属阻挡膜,从而形成用于金属线的金属膜。接着,在金属膜上形成由氧化硅(SiO2)制成的硬掩模膜,以具有在300
Figure A200810179802D0005095214QIETU
至700
Figure A200810179802D0005095214QIETU
之间的厚度,并在硬掩模膜上形成BARC层。接着,通过干蚀刻选择性地去除BARC层、硬掩模膜和用于金属线的金属膜,以形成金属线。
尽管示出和描述了本发明的实例实施例,但是可对这些实例实施例进行各种改变和修改。因此,本发明的范围在随附权利要求及其等同替换中限定。

Claims (17)

1.一种制造半导体器件中的金属线的方法,该方法包括如下步骤:
在半导体衬底的层间介电层上形成金属膜;
在所述金属膜上形成硬掩模膜,所述硬掩模膜包括氧化硅;
在所述硬掩模膜上形成底层抗反射层;以及
选择性地干蚀刻所述底层抗反射层、所述硬掩模膜和所述金属膜,以形成金属线。
2.如权利要求1所述的方法,其中所述硬掩模膜通过化学气相沉积形成。
3.如权利要求1所述的方法,其中所述硬掩模膜的厚度大约在300至700之间。
4.如权利要求1所述的方法,其中在干蚀刻期间,所述硬掩模膜作为蚀刻掩模。
5.如权利要求1所述的方法,其中所述干蚀刻使用碳氟基气体与氧气或氩气。
6.如权利要求1所述的方法,其中所述硬掩模膜对由绝缘膜组成的所述底层抗反射层具有蚀刻选择性。
7.如权利要求1所述的方法,其中沉积氮化硅,从而形成所述底层抗反射层。
8.如权利要求1所述的方法,其中所述底层抗反射层形成为大约800的厚度。
9.一种半导体器件中的金属线,包括:
金属膜,形成在半导体衬底的层间介电层上;
硬掩模膜,形成在所述金属膜上;以及
底层抗反射层,形成在所述硬掩模膜上。
10.如权利要求9所述的金属线,其中所述硬掩模膜通过化学气相沉积形成。
11.如权利要求9所述的金属线,其中所述硬掩模膜的厚度大约在300至700之间。
12.如权利要求9所述的金属线,其中在形成所述金属线的干蚀刻工艺期间,所述硬掩模膜作为蚀刻掩模。
13.如权利要求9所述的金属线,其中所述干蚀刻工艺使用碳氟基气体与氧气或氩气。
14.如权利要求9所述的金属线,其中所述硬掩模膜对由绝缘膜组成的所述底层抗反射层具有蚀刻选择性。
15.如权利要求9所述的金属线,其中沉积氮化硅,从而形成所述BARC层。
16.如权利要求9所述的金属线,其中所述底层抗反射层形成为大约800的厚度。
17.如权利要求9所述的金属线,所述硬掩模膜包括氧化硅。
CNA2008101798028A 2007-12-24 2008-12-05 半导体器件中的金属线及其制造方法 Pending CN101471284A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070136741 2007-12-24
KR1020070136741A KR20090068929A (ko) 2007-12-24 2007-12-24 반도체 소자의 금속 배선 제조 방법

Publications (1)

Publication Number Publication Date
CN101471284A true CN101471284A (zh) 2009-07-01

Family

ID=40787641

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101798028A Pending CN101471284A (zh) 2007-12-24 2008-12-05 半导体器件中的金属线及其制造方法

Country Status (3)

Country Link
US (1) US20090160070A1 (zh)
KR (1) KR20090068929A (zh)
CN (1) CN101471284A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752326A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386126B (zh) * 2010-09-03 2013-10-30 中芯国际集成电路制造(上海)有限公司 制作用于形成双大马士革结构的半导体器件结构的方法
CN114008524A (zh) * 2019-06-05 2022-02-01 应用材料公司 用于平坦光学装置的孔

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146561B2 (ja) * 1991-06-24 2001-03-19 株式会社デンソー 半導体装置の製造方法
JP4867176B2 (ja) * 2005-02-25 2012-02-01 ソニー株式会社 半導体装置の製造方法
KR100703025B1 (ko) * 2005-07-05 2007-04-06 삼성전자주식회사 반도체 장치에서 금속 배선 형성 방법.
US7378343B2 (en) * 2005-11-17 2008-05-27 United Microelectronics Corp. Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752326A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法
CN104752326B (zh) * 2013-12-30 2018-09-07 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法

Also Published As

Publication number Publication date
KR20090068929A (ko) 2009-06-29
US20090160070A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
US8298954B1 (en) Sidewall image transfer process employing a cap material layer for a metal nitride layer
US9865500B2 (en) Method of fine line space resolution lithography for integrated circuit features using double patterning technology
US6187689B1 (en) Manufacture of semiconductor device with fine patterns
US20140370713A1 (en) Method of forming fine patterns of a semiconductor device
US20150111380A1 (en) Self-aligned Double Patterning
TW202029334A (zh) 半導體裝置之製造方法及系統
TW200522203A (en) Method for fabricating semiconductor device
KR20150065609A (ko) 혼 형상 스페이서를 이용한 트렌치 형성
TW202109618A (zh) 圖案化半導體裝置的方法
US7101786B2 (en) Method for forming a metal line in a semiconductor device
WO2007116964A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
CN101471284A (zh) 半导体器件中的金属线及其制造方法
US6287960B1 (en) Self aligned dual inlaid patterning and etching
JP4034115B2 (ja) 半導体装置の製造方法
KR20080030292A (ko) 반도체 소자의 금속 배선 형성 방법
US7015149B2 (en) Simplified dual damascene process
TW200540985A (en) Method for forming contact plug of semiconductor device
JP2022544026A (ja) エッチングプロファイル制御のために超薄ルテニウム金属ハードマスクを使用する方法
KR20070001510A (ko) 반도체 소자 제조 방법
KR100929750B1 (ko) 반도체 소자의 콘택홀 제조 방법
US20220293419A1 (en) Method for patterning a dielectric layer
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR20090067607A (ko) 반도체 소자의 미세패턴 형성방법
JP4768732B2 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
KR20090044855A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090701