KR100929750B1 - 반도체 소자의 콘택홀 제조 방법 - Google Patents

반도체 소자의 콘택홀 제조 방법 Download PDF

Info

Publication number
KR100929750B1
KR100929750B1 KR1020070137892A KR20070137892A KR100929750B1 KR 100929750 B1 KR100929750 B1 KR 100929750B1 KR 1020070137892 A KR1020070137892 A KR 1020070137892A KR 20070137892 A KR20070137892 A KR 20070137892A KR 100929750 B1 KR100929750 B1 KR 100929750B1
Authority
KR
South Korea
Prior art keywords
contact hole
etching
photoresist pattern
insulating film
semiconductor device
Prior art date
Application number
KR1020070137892A
Other languages
English (en)
Other versions
KR20090070031A (ko
Inventor
황상일
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137892A priority Critical patent/KR100929750B1/ko
Publication of KR20090070031A publication Critical patent/KR20090070031A/ko
Application granted granted Critical
Publication of KR100929750B1 publication Critical patent/KR100929750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 반도체 소자의 콘택홀 제조 방법에 관한 것으로, 반도체 기판의 식각 대상막인 층간 절연막 상부에 콘택홀 영역을 정의하는 아르곤 플루오린(ArF) 포토레지스트 패턴을 형성하고, 포토레지스트 패턴 및 층간 절연막 전면에 카본(C) 및 하이드로젠(H) 이온 주입 공정을 실시하여 층간 절연막 일부 깊이를 저유전 산화막으로 형성하며, 열처리 공정을 실시하여 저유전 산화막을 안정화시키고, 저유전 산화막 및 층간 절연막을 식각하여 콘택홀을 형성한다. 따라서, 본 발명은 카본(C) 및 하이드로젠(H) 이온 주입 공정에 의해 콘택홀 식각 마진을 증가시킬 수 있어 콘택홀 상부와 바닥의 임계 치수(CD)를 균일하게 유지하면서 식각할 수 있으며, 이를 통해 원하는 콘택홀 수직 프로파일을 확보할 수 있다.

Description

반도체 소자의 콘택홀 제조 방법{METHOD FOR FORMING CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 90nm급 반도체 소자의 콘택홀 제조 공정시 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 콘택홀 식각 마진을 증가시키는데 적합한 반도체 소자의 콘택홀 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 포토 리소그래피 기술은 빛을 이용하여 반도체 기판인 웨이퍼 위에 패턴을 형성하는 것이다. 즉, 웨이퍼 중에서 절연막이나 도전막 등의 패턴을 형성하여야 할 위치에 자외선, 전자빔, X선 등과 같은 노광 장비의 빛에 따라 용해도가 변화하는 포토레지스트를 도포하고, 포토 마스크를 이용하여 포토레지스트의 소정 부위를 빛에 노출시킨 후, 현상액에 대하여 용해도가 큰 부분을 제거함으로써 포토레지스트 패턴을 형성한다. 이후 포토레지스트 패턴에 의해 노출된 부분을 식각 공정으로 제거함으로써, 웨이퍼에 원하는 반도체 소자의 패턴을 형성 한다.
현재 반도체 소자의 고집적화에 따라 소자 패턴의 크기 또한 축소되고 있으며, 이러한 미세 패턴을 구현하기 위해서 노광 공정의 광원 또한 점차 파장 길이가 짧은 광원으로 대체하고 있다.
예컨대, 1㎛, 90nm 이하의 미세 패턴을 구현하기 위해서는, 파장이 248㎚인 크립톤 플루오린(KrF) 또는 93㎚인 아르곤 플루오린(ArF) 엑시머 레이저(excimer laser)를 광원으로 사용하는 노광 장비를 사용하고 있다.
더욱이, 크립톤 플루오린(KrF) 노광 장비로는 미세 패턴의 임계 치수(CD)를 확보하기 힘들어 해상도가 높은 아르곤 플루오린(ArF) 노광 장비를 사용하고 있다.
여기에서, 아르곤 플루오린(ArF) 포토레지스트의 경우 포토레지스트에 함유된 카본(carbon)의 양이 감소하면서 플라즈마 식각에 대한 저항이 감소하고 짧은 파장에 대한 투과성도 줄어들게 되어 포토레지스트의 두께가 줄어들 수 있다는 장점을 갖기 때문에, 반도체 소자의 미세 패턴 제조 공정에 널리 사용되고 있다.
이러한 아르곤 플루오린(ArF) 노광 장비 및 이의 포토레지스트를 사용하면서 반도체 소자의 미세 패턴을 임계 치수(CD : Critical Dimension)대로 확보하기 위한 기술이 도처에서 연구/개발되고 있다.
이러한 예로, 대한민국 특허등록 제 770540호(등록일 : 2007년 10월 19일)에서는 하부 금속배선이 형성된 기판 상에 층간 절연막을 적층하고, 층간 절연막 상에 BARC막을 형성하며, BARC막 상부에 ArF 포토 레지스트를 도포하여 식각 마스크를 형성하고, ArF 포토 레지스트를 식각 마스크로 하여 BARC막과 층간 절연막을 CxFy 계열 가스로 식각하여 콘택홀을 형성한 후에 ArF 포토 레지스트를 애싱하여 CxFy 가스에 의해 식각 마스크와 식각되는 물질의 식각 선택비를 크게 함으로써, 미세 임계 치수(CD)를 확보하는 기술이 공개되고 있다.
전술한 종래 기술에 의한 반도체 소자의 콘택홀 제조 방법에서는, 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 미세 임계 치수를 갖는 콘택홀을 형성할 수 있었다.
한편, 반도체 소자의 집적도가 증가됨에 따라 콘택홀 임계 치수 또한 증가하는 반면에 절연층 두께는 일정하게 유지되기 때문에 콘택홀의 어스펙트(aspect) 비율이 증가하게 되는 문제가 있다.
즉, 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 높은 어스펙트 비율의 콘택홀 제조 공정을 진행할 경우 광원 특성과 한정된 포토레지스트 두께로 인해 콘택홀 식각 마진이 작아지게 된다.
도 1a 및 도 1b는 종래 기술에 의해 아르곤 플루오린(ArF) 노광원 및 포토레지스트 패턴을 사용하여 콘택홀을 식각하기 전과 식각한 후를 비교한 도면들이다.
도 1a에 도시된 바와 같이, 포토 마스크 공정을 통해 포토레지스트 패턴(10)을 형성한 후 이를 이용하여 콘택홀 식각 공정을 진행하면, 도 1b와 같이 콘택홀이 일그러지는 현상(12)이 나타나게 된다.
그 이유는 아르곤 플루오린 광원의 약한 식각 내성과 부족한 포토레지스트 두께 마진 때문이다. 즉, 아르곤 플루오린(ArF) 노광 공정을 진행하기 위해서는 포토레지스트 두께를 3000Å 이상 도포하지 못한다.
도 2는 아르곤 플루오린(ArF) 노광 장비 및 포토레지스트를 사용하여 콘택홀 제조 공정을 진행할 경우 발생하는 콘택홀 수직 프로파일의 불량 상태를 나타낸 도면이다.
도 2에 도시된 바와 같이, 해상도가 높은 아르곤 플루오린(ArF) 노광원을 사용하여 높은 어스펙트 비율의 콘택홀을 제조할 경우 콘택홀 상부와 바닥의 임계 치수(CD)가 달라지게 되어 원하는 수직 프로파일(20)을 확보할 수 없다는 한계가 있었다.
이에, 본 발명은 아르곤 플루오린(ArF) 노광 장비 및 이의 포토레지스트를 사용하여 높은 어스펙트 비율의 콘택홀을 제조할 때, 포토레지스트 패턴을 형성한 후 이온 주입 공정으로 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막을 저유전상수의 산화막으로 연화시켜 콘택홀 식각 마진을 증가시킬 수 있는 반도체 소자의 콘택홀 제조 방법을 제공한다.
본 발명은, 반도체 소자의 콘택홀을 제조하는 방법으로서, 반도체 기판에 식각 대상막을 형성하는 단계와, 상기 식각 대상막 상부에 상기 콘택홀 영역을 정의하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴과 상기 식각 대상막 전면에 이온 주입 공정을 실시하여 이온 주입된 상기 식각 대상막의 일부를 저유전 산화막으로 변화시키는 단계와, 상기 식각 대상막과 상기 저유전 산화막을 식각하여 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 제조 방법을 제공한다.
본 발명은, 해상도가 높은 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 콘택홀을 제조할 경우 적어도 1회 이상 포토레지스트 패턴을 형성하고 나서 카본(C) 및 하이드로젠(H) 이온을 주입하는 공정을 실시하여 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막의 일부 깊이를 저유전상수의 산화막으로 연화시킴으로써, 후속하는 층간 절연막의 콘택홀 식각 공정시 식각 마진을 증가시킬 수 있다.
따라서, 본 발명은, 고집적 반도체 소자의 높은 어스펙트 비율의 콘택홀 상부와 바닥의 임계 치수(CD)를 균일하게 유지하면서 식각할 수 있기 때문에 원하는 콘택홀 수직 프로파일을 확보할 수 있다.
본 발명의 기술요지는, 반도체 기판의 식각 대상막인 층간 절연막에 콘택홀 영역을 정의하는 아르곤 플루오린(ArF) 포토레지스트 패턴을 형성하고, 포토레지스트 패턴 및 식각 대상막 전면에 카본(C) 및 하이드로젠(H)으로 이온 주입 공정을 실시하여 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막의 일부를 저유전 산화막으로 만들며, 열처리 공정으로 저유전 산화막을 안정화시킨 후에, 층간 절연막 및 저유전 산화막을 식각하여 콘택홀을 형성함으로써, 콘택홀 식각 마진을 향상시켜 콘택홀 수직 프로파일을 양호하게 확보할 수 있도록 한다는 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 콘택홀 제조 공정을 순차적으로 나타낸 공정 순서도이다.
도 3a를 참조하면, 실리콘 등의 반도체 기판(10)에 STI(섀로우 트렌치 분리막) 등의 공정을 진행하여 활성 영역과 비활성 영역을 정의하는 소자 분리막(도시 생략)을 형성한다. 예컨대, 식각 마스크 패턴을 이용하는 식각 공정을 진행하여 반도체 기판(10)에 일정 깊이를 갖는 트렌치를 형성하고, 트렌치에 절연물질을 갭필한 후에 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정을 진행하여 기판 표면의 절연물질을 평탄하게 제거함으로써, STI 구조의 소자 분리막을 형성한다.
다음에, 이온 주입 공정을 통해 소자 분리막이 형성된 반도체 기판(10)에 n형 도펀트 또는 p형 도펀트를 이온 주입하여 웰(도시 생략)을 형성하고, 열처리 공정을 진행하여 주입된 도펀트 이온을 활성화시킨다.
이어서, 반도체 기판(10) 상부면에 게이트 절연막(14)으로서, 실리콘 산화막(SiO2)을 대략 100Å 정도 증착한다. 여기에서, 게이트 절연막(14)은 열산화 공정을 진행하거나, 화학기상증착(CVD : Chemical Vapor Deposition) 공정으로 TEOS(Tetraethylorthosilicate) 산화막을 증착하는 방식으로 형성할 수 있다.
그리고, 게이트 절연막(14) 상부에 도전막을 화학적기상증착(CVD) 공정 등으로 증착하고 이를 패터닝(선택적 식각 공정)함으로써, 게이트 전극(16)을 형성한다.
이때, 게이트 전극(16)의 도전막은 도프트 폴리실리콘, 코발트(Co), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 탄탈륨(Ta), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN) 중에서 어느 하나, 또는 이의 복합물로 구성할 수 있다.
이어서, 화학기상증착(CVD) 공정 등을 진행하여 반도체 기판의 구조물 전면에 절연막을 증착하고, 반응성 이온 식각(RIE : Reactive Ion Etching) 공정을 진행하여 절연막을 식각함으로서, 게이트 전극(16)의 측벽에 스페이서(18)를 형성한다.
이후 고농도 이온 주입 공정을 진행함으로서, 게이트 전극(16)과 스페이서(18)에 의해 드러난(노출된) 반도체 기판(10) 내에 소오스/드레인 영역(20)을 형성한다.
다음에, 증착 공정을 진행하여 반도체 기판(10)의 하부 구조물에 BPSG(Boro Phospho Silicate Glass), TEOS, HDP(High Density Plasma) 산화막 등과 같은 후막의 층간 절연막(21)을 형성하는데, 이러한 층간 절연막(21)은 후속하는 공정을 통해 콘택홀이 형성될 식각 대상막이다.
다시, 스핀 코팅 등의 공정을 진행하여 층간 절연막(21)의 상부에 아르곤 플 루오린(ArF)용 포토레지스트를 도포하고, 콘택홀 영역을 정의하는 마스크와 아르곤 플루오린(ArF) 노광 장비를 이용한 노광 및 현상 공정을 진행함으로써, 층간 절연막(21)의 상부 일부를 선택적으로 노출시키는 포토레지스트 패턴(22)을 형성한다.
이어서, 포토레지스트 패턴(22)과 층간 절연막(21)의 전면에 이온 주입 공정을 실시하는데, 이러한 이온 주입 공정에서는, 예컨대 카본(C)과 하이드로젠(H) 이온을 이용할 수 있다.
또한, 이온 주입 공정은, 층간 절연막(21)의 일부 깊이까지만 진행, 즉 게이트 전극(16)의 상부면에서 정지되도록 실시하는데, 그 이유는 게이트 전극(16)을 이온 주입 공정의 도펀트 이온으로부터 보호하기 위해서이다.
다시 도 3b를 참조하면, 이러한 이온 주입 공정에 의해 포토레지스트 패턴은 경화 포토레지스터 패턴(22a)으로 변화되고, 경화 포토레지스트 패턴(22a)에 의해 오픈된 층간 절연막(21)의 일정 깊이는 저유전상수(low-k)의 산화막이 변화된다. 즉, 층간 절연막(21)내 실리콘과 이온 주입된 카본(C) 이온과 하이드로젠(H) 이온이 결합한 SiCxHy가 형성된다.
이어서, 에슁(ashing) 등의 공정을 진행하여 포토레지스트 패턴을 제거한 후 세정 공정을 진행한다.
이후, 도 3c에 도시된 바와 같이, 열처리 공정을 실시하여 이온 주입에 의 해 층간 절연막(21)내에 형성된 저유전상수 산화막(24)을 안정화시킨다. 여기에서, 열처리 공정은, 예컨대 200℃∼300℃ 온도 범위에서 진행함으로써, 저유전상수의 산화막(24)이 안정된 결합을 이루도록 할 수 있다.
즉, 본 실시 예에서는, 층간 절연막 위에 포토레지스트 패턴을 형성한 후 카본(C)과 하이드로젠(H) 이온 주입 공정을 적어도 1회 이상 실시하여 후속하는 공정을 통해 층간 절연막 내에 형성될 콘택홀의 식각 마진을 높인다.
도 3d를 참조하면, 스핀 코팅 등의 공정을 진행하여 층간 절연막(21)의 상부에 아르곤 플루오린(ArF)용 포토레지스트를 도포하고, 콘택홀 영역을 정의하는 마스크와 아르곤 플루오린(ArF) 노광 장비를 이용한 노광 및 현상 공정을 진행함으로써, 층간 절연막(21)의 상부에 포토레지스트 패턴(26)을 형성한다.
다음에, 포토레지스트 패턴(26)과 층간 절연막(21)의 전면에 카본(C) 및 하이드로젠(H) 이온으로 이온 주입 공정을 진행하여 포토레지스트 패턴(26)을 경화시키고, 이와 동시에 포토레지스트 패턴(26)에 의해 오픈된 층간 절연막(21)의 일정 깊이를 저유전상수(low-k)의 산화막(24)을 변화시킨다.
여기에서, 다시 한 번 카본(C)과 하이드로젠(H) 이온 주입 공정을 실시하는 이유는 포토레지스트 패턴(26)을 경화시켜 이후 콘택홀 식각 공정시 식각 마진을 넓히기 위해서이다.
이어서, 도 3e에 도시된 바와 같이, RIE, ICP(Inductive Coupled Plasma), 헤리컬(Hellical) 등의 플라즈마 소오스를 사용하는 플라즈마 식각 장비를 이용하여 포토레지스트 패턴(26)에 의해 오픈되는 저유전상수 산화막(24) 및 층간 절연막(21)을 식각함으로써, 반도체 기판(10)의 소오스/드레인 영역(20)의 표면과 게이트 전극(16)의 표면을 각각 오픈시키는 콘택홀(28, 30)을 형성한다.
다시, 에슁(ashing), 세정 공정 등을 진행하여 층간 절연막(21) 상에 잔류하 는 포토레지스트 패턴을 제거함으로써, 일 예로서 도 3f에 도시된 바와 같이, 콘택홀(28, 30)을 완성한다.
이후, 도면에서의 도시는 생략하였으나, 층간 절연막(21)의 콘택홀(28, 30)에 배리어 메탈(barrier metal)로서 Ti, TiN, Ti/TiN 등을 증착하는데, 이러한 배리어 메탈(22)은 물리적기상증착(PVD : Physical Vapor Deposition) 공정 또는 화학적기상증착(CVD) 공정 등으로 진행될 수 있으며, 주로 물리적기상증착 공정의 하나인 플라즈마 스퍼터링(plasma sputtering) 증착 공정을 통해 형성할 수 있다.
그리고 배리어 메탈이 형성된 콘택홀에 도전 물질로서 갭필 특성이 우수한 텅스텐(W) 등을 화학기상증착(CVD) 공정 등으로 증착하여 콘택홀을 갭필한 후에, 화학적기계적연마(CMP) 공정으로 텅스텐(W) 및 배리어 메탈을 식각해서 게이트 전극(16) 및 소오스/드레인 영역(20)에 각각 수직으로 연결된 콘택을 형성하는데, 이러한 화학적기계적연마(CMP) 공정은 층간 절연막(21) 표면이 드러날 때까지 진행된다.
따라서, 본 발명은, 해상도가 높은 아르곤 플루오린(ArF) 노광 장비와 이의 포토레지스트를 사용하여 높은 어스펙트 비율의 콘택홀을 제조할 때 적어도 1회 이상 포토레지스트 패턴을 형성한 후 이온 주입 공정으로 포토레지스트 패턴을 경화시킴과 동시에 층간 절연막의 일부 깊이를 저유전상수의 산화막으로 연화시킴으로써, 후속하는 층간 절연막의 콘택홀 식각 공정시 식각 마진을 증가시킬 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통 상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 것을 쉽게 알 수 있을 것이다.
도 1a 및 도 1b는 종래 기술에 의해 아르곤 플루오린(ArF) 노광원 및 포토레지스트 패턴을 사용하여 콘택홀을 식각하기 전과 식각한 후를 비교한 도면들,
도 2는 아르곤 플루오린(ArF) 노광 장비 및 포토레지스트를 사용하여 콘택홀 제조 공정을 진행할 경우 발생하는 콘택홀 수직 프로파일의 불량 상태를 나타낸 도면,
도 3a 내지 도 3f는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 콘택홀 제조 공정을 순차적으로 나타낸 공정 순서도.
＜도면의 주요 부분에 대한 부호의 설명＞
10 : 반도체 기판 14 : 게이트 전극
16 : 게이트 전극 18 : 스페이서
20 : 소오스/드레인 영역 21 : 층간 절연막
22, 26 : 아르곤 플루오린(ArF) 포토레지스트 패턴
22a : 경화 포토레지스트 패턴 24 : 저유전상수 산화막
28, 30 : 콘택홀

Claims (6)

  1. 반도체 소자의 콘택홀을 제조하는 방법으로서,
    반도체 기판에 식각 대상막을 형성하는 단계와,
    아르곤 플루오린(ArF) 노광 공정 및 아르곤 플루오린(ArF) 포토레지스트로 상기 식각 대상막 상부에 상기 콘택홀 영역을 정의하는 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴과 상기 식각 대상막 전면에 카본(C) 이온과 하이드로젠(H) 이온의 주입 공정을 실시하여 이온 주입된 상기 식각 대상막의 일부를 저유전 산화막(SiCxHy)으로 변화시키는 단계와,
    상기 식각 대상막의 상부에 다른 포토레지스트 패턴을 형성하는 단계와,
    상기 다른 포토레지스트 패턴과 상기 식각 대상막 전면에 2차 이온 주입 공정을 실시하는 단계
    상기 식각 대상막과 상기 저유전 산화막을 식각하여 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 제조 방법.
  2. 제 1 항에 있어서,
    상기 제조 방법은,
    상기 콘택홀의 형성 전에, 열처리 공정을 실시하여 상기 저유전 산화막을 안정화시키는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.
  3. 제 2 항에 있어서,
    상기 열처리 공정은, 200℃∼300℃ 온도 범위에서 진행되는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020070137892A 2007-12-26 2007-12-26 반도체 소자의 콘택홀 제조 방법 KR100929750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137892A KR100929750B1 (ko) 2007-12-26 2007-12-26 반도체 소자의 콘택홀 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137892A KR100929750B1 (ko) 2007-12-26 2007-12-26 반도체 소자의 콘택홀 제조 방법

Publications (2)

Publication Number Publication Date
KR20090070031A KR20090070031A (ko) 2009-07-01
KR100929750B1 true KR100929750B1 (ko) 2009-12-03

Family

ID=41321618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137892A KR100929750B1 (ko) 2007-12-26 2007-12-26 반도체 소자의 콘택홀 제조 방법

Country Status (1)

Country Link
KR (1) KR100929750B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130124861A (ko) 2012-05-07 2013-11-15 삼성전자주식회사 패턴 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047179A (ko) * 1999-11-18 2001-06-15 박종섭 반도체 장치의 콘택홀 형성방법
KR20060073188A (ko) * 2004-12-24 2006-06-28 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR100774802B1 (ko) * 2006-10-19 2007-11-07 동부일렉트로닉스 주식회사 이온주입공정에 의한 저 유전상수를 갖는 층간 절연막형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047179A (ko) * 1999-11-18 2001-06-15 박종섭 반도체 장치의 콘택홀 형성방법
KR20060073188A (ko) * 2004-12-24 2006-06-28 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR100774802B1 (ko) * 2006-10-19 2007-11-07 동부일렉트로닉스 주식회사 이온주입공정에 의한 저 유전상수를 갖는 층간 절연막형성방법

Also Published As

Publication number Publication date
KR20090070031A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
US6025273A (en) Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
US6972262B2 (en) Method for fabricating semiconductor device with improved tolerance to wet cleaning process
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
CN109585305B (zh) 一种形成半导体器件的方法
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
US9478459B2 (en) Device and methods for small trench patterning
US20130175629A1 (en) Device and methods for forming partially self-aligned trenches
US7365000B2 (en) Method for fabricating semiconductor device
US9564371B2 (en) Method for forming semiconductor device
US10901317B2 (en) Extreme ultraviolet (EUV) lithography patterning methods utilizing EUV resist hardening
US7700493B2 (en) Method for fabricating semiconductor device
US8125069B2 (en) Semiconductor device and etching apparatus
US20070082482A1 (en) Method for forming contact hole of semiconductor device
US10685871B2 (en) Method for forming semiconductor structure
KR100929750B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR100824994B1 (ko) 반도체 소자의 콘택홀 형성 방법
US20090102025A1 (en) Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
US20080200027A1 (en) Method of forming metal wire in semiconductor device
US9799550B2 (en) Manufacturing method for forming a semiconductor structure
US20090160070A1 (en) Metal line in a semiconductor device
KR100548570B1 (ko) 반도체소자의 금속배선 형성방법
KR101073126B1 (ko) 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100945870B1 (ko) 반도체 소자의 다층 배선 형성 방법
TW200411830A (en) Method for fabricating semiconductor device
KR100613454B1 (ko) 반도체 소자의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee