KR20030025174A - Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법 - Google Patents

Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법 Download PDF

Info

Publication number
KR20030025174A
KR20030025174A KR1020020052352A KR20020052352A KR20030025174A KR 20030025174 A KR20030025174 A KR 20030025174A KR 1020020052352 A KR1020020052352 A KR 1020020052352A KR 20020052352 A KR20020052352 A KR 20020052352A KR 20030025174 A KR20030025174 A KR 20030025174A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating layer
plasma gas
forming
hard mask
Prior art date
Application number
KR1020020052352A
Other languages
English (en)
Inventor
소다에이이치
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20030025174A publication Critical patent/KR20030025174A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체장치를 제조하는 방법에 있어서, 포토레지스트패턴막은 CH3-기들 또는 H-기들이 포함된 무기재료로 구성된 층간절연층 위에 형성된다. 그 다음, 층간절연층은 포토레지스트패턴막을 마스크로 이용함으로써 에칭된다. 마지막으로, 층간절연층이 노출되는 동안 포토레지스트패턴막 위에 두 단계의 에싱과정이 수행된다. 그 두 단계의 에싱과정은 N2플라즈마기체를 이용하는 제 1단계와, 제 1단계 후에 N2/H2플라즈마기체를 이용하는 제 2단계를 포함한다.
상기 언급된 두 단계의 에싱과정에 의하여 무기재료는 거의 에칭되지 않는다.

Description

Ｎ₂플라즈마기체 및 Ｎ₂/Ｈ₂플라즈마기체의 두 단계 에싱과정을 포함한 반도체장치 제조방법{Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas}
본 발명은 반도체장치의 제조방법에 관한 것으로, 보다 상세하게는 플라즈마기체를 이용한 포토레지스트막을 에싱하는 방법에 관한 것이다.
일반적으로, 반도체장치를 제조하는 방법에 있어서, 포토레지스트패턴막은 포토리토그래피과정에서 절연층 위에 형성되고, 그 다음 에칭과정에서 층간절연층은 포토레지스트패턴층을 마스크로 사용함으로써 에칭된다. 그 다음, 포토레지스트패턴막은 에칭과정에서 O2플라즈마기체를 사용함으로써 제거된다.
한편, 반도체장치들이 발달함에 따라, 신호들의 전파속도를 감소시키기 위하여 층간절연재료의 전기용량은 증가되었다. 이러한 층간절연재료의 전기용량을 감소시키기 위하여, 낮은 유전상수를 가지는 층간절연층으로서 CH3-기들 또는 H-기들을 포함한 무기재료로 구성된 것들이 사용되어왔다.
그러나, CH3-기들 또는 H-기들이 포함된 무기재료의 일부분이 노출된 동안 O2플라즈마기체를 이용하여 에싱과정을 수행하는 경우, CH3-기들 또는 H-기들이 포함되는 무기재료에 돌출모양이 발생되게 된다. 또한, CH3-기들 또는 H-기들을 포함한 무기재료의 일부분이 노출된 동안 N2/H2플라즈마기체를 이용하여 에싱과정을 수행하더라도, CH3-기들 또는 H-기들을 포함하는 무기재료에 돌출모양은 여전히 발생한다.
N2/H2플라즈마기체를 이용한 에싱과정은 층간절연층으로서 유기재료를 사용한 일본특개평 10-209118호에 개시되어 있다.
종래기술의 반도체장치 제조방법에 대하여 도 1, 2a, 2b, 2c, 3a 내지 3k, 4a, 4b 및 4c를 참조하여 설명된다.
에싱장치를 설명하는 단면도 도 1에서, 에싱장치는 에싱기체가 기체투입구(101)를 통해 진공챔버(102)로 주입되는 유도결합플라즈마(inductively-coupled plasma, ICP) 형태이다. 고주파력이 무선주파수(RF)전원(103)로부터 진공챔버(102)에 감긴 선(104)으로 공급될 때, 유도결합플라즈마기체는 진공챔버(102)내에 생성된다. 플라즈마기체가 아래로 이동하고, 스테이지(106)에 고정된 웨이퍼(105)가 플라즈마기체에 노출되면서 웨이퍼(105)위에 에싱작동이 수행되게 된다. 그 다음, 반응생성물은 기체배출구(107)를 통해 배출된다. 그 에싱장치는 표면파플라즈마(SWP) 타입일 수도 있다. 또한, 두 파(wave)의 에칭장치인 RIE(reactive ion etching)타입 또는 ICP타입은 에싱장치로 사용될 수 있다. 또한, 바이어스출력은 에싱장치에 적용될 수 있다.
CH3-기들 또는 H-기들을 포함하는 무기재료의 예들은 메틸실세스퀴옥산(methyl silsesquioxane, MSQ), 하이드로겐실세스퀴옥산(hydrogen silsesquioxane, HSQ) 및 메틸하이드로겐실세스퀴옥산(methyl hydrogen silsesquioxane, MHSQ)으로, 도 2a, 2b 및 2c에서 각각 보여진다.
중간 제1방법(middle first method)을 사용하여 이중물결구조를 포함한 종래기술의 반도체장치 제조방법은 도 3a 내지 3k를 참조하여 이하에서 설명된다.
먼저, 도 3a를 참조하여, 동판으로 구성된 저배선층(lower wiring layer)(1)은 절연기판(도시되지않음) 위에 형성된다. 그 다음, SiC로 구성된 약 50nm두께의 비아스토퍼(via stopper)(2), MSQ, HSQ 또는 MHSQ로 구성된 약 300nm두께의 층간절연층(3) 및 SiC로 구성된 약 50nm두께의 그루브스토퍼(groove stopper)(4)가 저배선층(1) 위에 연속적으로 적층된다. 그 다음, 그 위에 반사방지(anti-reflective) 코팅층(5) 및 KrF포토레지스트막(6)이 연속적으로 덮여진다.
다음, 도 3b를 참조하여, 약 0.15㎛ 직경을 가지는 비아홀(via hole)(6a)이 KrF포토레지스트막(6) 내에 형성된다.
다음, 도 3c를 참조하여, 반사방지코팅층(5) 및 그루브스토퍼(4)는 KrF포토레지스트막(6)을 마스크로 사용하여 건식에칭방법으로 에칭된다. 예를 들어, 이 건식에칭방법은 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체를 사용한 RIE에칭장치인 두 파(wave)에 의하여 수행된다. 이 경우, 층간절연층(3)의 일부분은 또한 에칭된다.
다음, 도 3d를 참조하여, KrF 포토레지스트막(6) 및 반사방지코팅층(5)은 O2플라즈마기체 또는 N2/H2플라즈마기체를 사용함으로써 도 1의 에싱장치 내에서 에싱된다. 이 경우, 도 4a, 4b 및 4c에서 보인 바와 같이, CH3-기들 또는 H-기들은 MSQ, HSQ 또는 MHSQ로부터 제거된다. 그 결과, 도 3d의 3a로 표시된 바와 같이 작은 돌출모양이 층간절연층(3) 내에 발생된다. 그 다음, 유기분리과정이 수행된다.
다음, 도 3e를 참조하여, MSQ, HSQ 또는 MHSQ로 구성된 약 300nm 두께의 층간절연층(7) 및 SiC로 구성된 약 50nm 두께의 하드마스크(8)가 그루브스토퍼(4) 위에 연속적으로 적층된다. 그 다음, 반사방지코팅층(9) 및 KrF포토레지스트막(10)이 연속적으로 그 위에 덮여진다.
다음, 도 3f를 참조하여, 약 0.18㎛ 넓이를 가지는 그루브(10a)는 KrF포토레지스트막(10) 내에 형성된다. 그루브(10a)와 그것의 인접한 그루브(도시되지않음)의 간격은 약 0.18㎛이다.
다음, 도 3g를 참조하여, 반사방지코팅층(9), 하드마스크(8) 및 층간절연층(7, 3)은 KrF포토레지스트막(10)을 마스크로 사용하여 건식에칭방법으로 에칭된다. 예를 들어, 이 건식에칭방법은 반사방지코팅층(9) 및 하드마스크(8)에 대한 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체, 및 층간절연층(7, 3)에 대한 C4F8플라즈마기체, Ar플라즈마기체 또는 N2플라즈마기체를 사용한 RIE 에칭장치인 두 파(wave)에 의하여 수행된다.
다음, 도 3h를 참조하여, KrF포토레지스트막(10) 및 반사방지코팅층(9)은 O2플라즈마기체 또는 N2/H2플라즈마기체를 사용함으로써 도 1의 에싱장치에서 에싱된다. 이 경우, 도 4a, 4b 및 4c에서 보인 바와 같이, CH3-기들 또는 H-기들은 MSQ, HSQ 또는 MHSQ로부터 제거된다. 그 결과, 도 3h의 7a 및 3a와 같이 층간절연층(7, 3) 내에 큰 돌출모양이 발생된다.
다음, 도 3i를 참조하여, 하드마스크(8) 및 비아스토퍼(2)의 노출부분이 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체를 사용한 RIE 타입방법인 두 파(wave)에 의하여 에칭된다.
다음, 도 3j를 참조하여, 동판으로 구성된 상배선층(upper wiringlayer)(11)이 표면전체에 형성된다.
마지막으로, 도 3k를 참조하여, 상배선층(11)은 RIE방법인 두 파에 의하여 안으로 에칭되어 상배선층(11)은 층간절연층(7) 내의 그루브내에 남겨지고, 이는 층간절연층(3) 내의 비아(via)구조에 의하여 저배선층(1)과 전기적으로 접속된다.
본 발명은 CH3-기들 또는 H-기들이 포함된 무기재료로 구성된 층간절연층의 돌출모양의 발생을 억제할 수 있는 에싱과정을 포함하는 반도체장치 제조방법을 제공하는 것을 목적으로 한다.
도 1은 기존의 에싱장치를 설명하는 단면도이고;
도 2a, 2b 및 2c는 CH3-기들 또는 H-기들을 포함하는 무기재료의 화학구조들을 나타내는 도표이고;
도 3a 내지 3k는 종래기술에서 반도체장치를 제조하는 방법을 설명하는 단면도이고;
도 4a, 4b 및 4c는 도 2a, 2b 및 2c의 각각의 무기재료에서 CH3-기들 또는 H-기들이 제거된 화학구조들을 나타내는 도표이고;
도 5a 내지 도 5m은 본 발명의 반도체장치 제조방법의 제 1실시예를 설명하기 위한 단면도이고;
도 6a, 6b 및 6c는 도 2a, 2b 및 2c의 각각의 무기재료에서 CH3-기들 또는 H-기들이 CN-기들 또는 N-기들로 치환된 화학구조들을 나타내는 도표이고;
도 7a 내지 7l은 본 발명의 반도체장치 제조방법의 제 2실시예를 설명하기 위한 단면도이고;
도 8a 내지 8k는 본 발명의 반도체장치 제조방법의 제 3실시예를 설명하기 위한 단면도이고;
도 9a는 본 발명의 효과를 설명하기 위한 샘플의 단면도이고;
도 9b는 본 발명의 효과를 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 저배선층 2 : 비아스토퍼
3, 7 : 층간절연층 4 : 그루브스토퍼
5, 9, 22, 24 : 반사방지절연층 6, 10, 23, 25 : KrF포토레지스트막
6a : 비아홀 3a : 돌출부
8, 21 : 하드마스크 10a : 그루브
11 : 상배선층 3a', 7a' : 보호층
25a : 그루브홀 101 : 기체투입구
102 : 진공챔버 103 : 무선주파수(RF)전원
105 : 웨이퍼 106 : 스테이지
107 : 기체배출구
본 발명에 따르면, 반도체장치를 제조하는 방법에 있어서, 포토레지스트패턴막은 CH3-기들 또는 H-기들이 포함된 무기재료로 구성된 층간절연층 위에 형성된다. 그 다음, 층간절연층은 포토레지스트패턴막을 마스크로 이용함으로써 에칭된다. 마지막으로, 층간절연층이 노출되어 있는 동안 포토레지스트패턴막 위에 두 단계의 에싱과정이 수행된다. 그 두 단계의 에싱과정은 N2플라즈마기체를 이용하는 제 1단계와, 제 1단계 후에 N2/H2플라즈마기체를 이용하는 제 2단계가 포함된다.
상기 언급된 두 단계의 에싱과정에 의하여 무기재료는 거의 에칭되지 않는다.
이중물결구조를 포함하는 반도체장치 제조방법의 제 1실시예는 도 5a 내지 5m을 참조하여 이하에서 설명된다. 이 경우, 이중물결구조는 중간제1방법(middlefirst method)을 사용한다.
첫째, 도 5a를 참조하여, 도 3a와 같은 방법으로, 동판으로 구성된 저배선층(1)이 절연기판(도시되지않음) 위에 형성된다. 그 다음, SiC로 구성된 약 50nm 두께의 비아스토퍼(2), MSQ, HSQ 또는 MHSQ로 구성된 약 300nm 두께의 층간절연층(3) 및 SiC로 구성된 약 50nm 두께의 그루브스토퍼(4)가 연속적으로 저배선층(1) 위에 적층된다. 그 다음, 반사방지코팅층(5) 및 KrF 포토레지스트막(6)이 연속적으로 그 위에 덮여진다.
다음, 도 5b를 참조하여, 도 3b와 같은 방법으로, 약 0.15㎛ 직경을 가지는 비아홀(6a)이 KrF포토레지스트막(6) 내에 형성된다.
다음, 도 5c를 참조하여, 도 3c와 같은 방법으로, 반사방지코팅층(5) 및 그루브스토퍼(4)는 KrF포토레지스트막(6)을 마스크로 사용하여 건식에칭방법으로 에칭된다. 예를 들면, 이 건식에칭방법은 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체를 사용한 RIE 에칭장치인 두 파(wave)에 의하여 수행된다. 이 경우, 층간절연층(3)의 일부분도 에칭된다.
다음, 도 5d 및 5e를 참조하여, KrF포토레지스트막(6) 및 반사방지코팅층(5)은 도 1의 에싱장치에서 에싱과정 두 단계를 사용함으로써 에싱된다.
도 5d에서 도시된 바와 같이, 제 1에싱단계는
챔버(102)내 압력은 약 1.33 Pa(10mTorr) 내지 13.3 Pa(100mTorr);
RF전원(103) 출력은 2500W;
바이어스 출력은 300W;
N2기체는 500sccm; 및
기판(웨이퍼)의 온도는 약 0℃ 내지 80℃, 바람직하게는 20℃의 조건하에서 60초동안 수행된다. 그 결과, 도 6a, 6b 및 6c에서 설명된 바와 같이, 도 5d의 X로 표시되는 보호층(3a')을 형성하기 위하여, 층간절연층(3)의 측면부분에 MSQ, HSQ 또는 MHSQ의 CH3-기들 또는 H-기들은 CN-기들 또는 N-기들로 치환된다.
도 5e에서 도시된 바와 같이, 제 2에싱단계는
챔버(102)내 압력은 1.33 Pa(10mTorr) 내지 13.3 Pa(100mTorr);
RF전원(103) 출력은 2500W;
바이어스 출력은 300W;
N2기체는 450sccm;
H2기체는 50sccm; 및
기판(웨이퍼)의 온도는 약 0℃ 내지 80℃, 바람직하게는 20℃의 조건하에서 200초동안 수행된다. 이 경우, 보호층(3a')은 층간절연층(3)이 N2플라즈마기체 및 H2플라즈마기체에 의하여 에싱되는 것을 보호한다. 따라서, 층간절연층(3) 내에 돌출모양은 생성되지 않는다.
그 다음, 유기분리과정이 수행된다.
다음, 도 5f를 참조하여, 도 3e와 같은 방법으로, MSQ, HSQ 또는 MHSQ로 구성된 약 300nm 두께의 층간절연층(7) 및 SiC로 구성된 약 50nm 두께의 하드마스크(8)가 그루브스토퍼(4) 위에 연속적으로 적층된다. 그 다음, 반사방지코팅층(9) 및 KrF 포토레지스트막(10)이 연속적으로 그 위에 덮여진다.
다음, 도 5g를 참조하여, 도 3f와 같은 방법으로, 약 0.18㎛ 넓이를 가지는 그루브(10a)가 KrF포토레지스트막(10) 내에 형성된다. 그 그루브(10a)와 그것의 인접한 그루브(도시되지않음) 간격은 약 0.18㎛이다.
다음, 도 5h를 참조하여, 도 3g와 같은 방법으로, 반사방지코팅층(9), 하드마스크(8) 및 층간절연층들(7, 3)은 KrF포토레지스트막(10)을 마스크로 사용하여 건식에칭방법으로 에칭된다. 예를 들어, 이 건식에칭방법은 반사방지코팅층(9) 및 하드마스크(8)에 대한 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체 및 층간절연층(7, 3)에 대한 C4F8플라즈마기체, Ar플라즈마기체 또는 N2플라즈마기체를 사용한 RIE 에칭장치인 두 파(wave)에 의하여 수행된다.
다음, 도 5i 및 5j를 참조하여, KrF포토레지스트막(10) 및 반사방지코팅층(9)은 도 1의 에싱장치내에서 도 5d 및 5e와 같은 방법인 두 단계의 에싱방법을 사용하여 에싱된다. 그 결과, 제 1에싱단계에 의하여 보호층들(7a', 3a')이 층간절연층들(7, 3) 측면에 형성되고, 층간절연층(7, 3) 내에 돌출모양이 발생되지 않는다.
그 다음, 유기분리과정이 수행된다.
다음, 도 5k를 참조하여, 도 3i와 같은 방법으로, 하드마스크(8) 및 비아스토퍼(2)의 노출부분은 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체를 사용한 RIE 타입방법인 두 파(wave)에 의하여 에칭된다.
다음, 도 5l을 참조하여, 도 3j와 같은 방법으로, 동판으로 구성된 상배선층(11)이 표면전체에 형성된다.
마지막으로, 도 5m을 참조하여, 도 3k와 같은 방법으로, 상배선층(11)이 RIE방법인 두 파에 의하여 다시 에칭되고, 상배선층(11)은 층간절연층(7) 내의 그루브 내에 남겨지고 그것은 층간절연층(3) 내를 경유하는 구조에 의하여 전기적으로 저배선층(1)에 접속된다.
이중물결구조를 포함하는 반도체장치를 제조하는 방법의 제 2실시예는 도 7a 내지 7l을 참조하여 다음에 설명될 것이다. 이 경우, 이중물결구조는 비아제1방법(via first method)을 사용한다.
먼저, 도 7a를 참조하여, 동판으로 구성된 저배선층(1)은 절연층(도시되지않음) 위에 형성된다. 그 다음, SiC로 구성된 약 50nm두께의 비아스토퍼(2), MSQ, HSQ 또는 MHSQ로 구성된 약 300nm두께의 층간절연층(3), SiC로 구성된 약 50nm 두께의 그루브스토퍼(4), MSQ, HSQ 또는 MHSQ로 구성된 약 300nm 두께의 층간절연층(7) 및 SiC로 구성된 약 50nm두께의 하드마스크(8)가 연속적으로 저배선층(1) 위에 적층된다. 그 다음, 반사방지코팅층(5) 및 KrF포토레지스트막(6)이 그 위에 연속적으로 덮여진다.
다음, 도 7b를 참조하여, 도 3b와 같은 방법으로, 약 0.15㎛ 직경을 가지는비아홀(6a)이 KrF포토레지스트막(6) 내에 형성된다.
다음, 도 7c를 참조하여, 반사방지코팅층(5), 하드마스크(8), 층간절연층(7), 그루브스토퍼(4) 및 층간절연층(3)은 KrF포토레지스트막(6)을 마스크로 사용하여 건식에칭방법으로 에칭된다. 예를 들면, 이 건식에칭방법은 SiC에 대한 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체 및 MSQ, HSQ 또는 MHSQ에 대한 C4F8플라즈마기체, Ar플라즈마기체 또는 N2플라즈마기체를 사용한 RIE에칭장치인 두 파(wave)에 의하여 수행된다.
다음, 도 7d 및 7e 참조하여, 도 3d 및 3e와 같은 방법으로, KrF포토레지스트막(6) 및 반사방지코팅층(5)은 도 1의 에싱장치에서 두 단계의 에싱방법을 사용함으로써 에싱된다.
즉, 도 7d에서 도시된 바와 같이, 제 1에싱단계는
챔버(102)내 압력은 약 1.33Pa(10mTorr) 내지 13.3Pa(100mTorr);
RF전원(103)출력은 2500W;
바이어스 출력은 300W;
N2기체는 500sccm; 및
기판(웨이퍼)의 온도는 약 0℃ 내지 80℃, 바람직하게는 20℃의 조건하에서 약 60초동안 수행된다. 그 결과, 층간절연층들(7, 3)의 측벽부분들에 도 7d의 X로 표시된 것과 같이 보호층들(7a', 3a')을 형성하기 위하여, MSQ, HSQ 또는 MHSQ의 CH3-기들 또는 H-기들은 도 6a, 6b 또는 6c에 도시된 바와 같이 CN-기들 또는 N-기들로 치환된다.
또한, 도 7e에서 보인 바와 같이, 제 2에싱단계는
챔버(102)내 압력은 약 1.33Pa(10mTorr) 내지 13.3Pa(100mTorr);
RF전원(103) 출력은 2500W;
바이어스 출력은 300W;
N2기체는 450sccm;
H2기체는 50sccm; 및
기판(웨이퍼)의 온도는 약 0℃ 내지 80℃, 바람직하게는 20℃의 조건하에서 약 200초동안 수행된다. 이 경우, 보호층들(7a', 3a')은 층간절연층들(7, 3)이 N2플라즈마기체 및 H2플라즈마기체에 의하여 에싱되는 것을 방지한다. 따라서, 층간절연층(7, 3)에 돌출모양이 발생되지 않는다.
그 다음, 유기분리과정이 수행된다.
다음, 도 7f를 참조하여, 반사방지코팅층(9) 및 KrF포토레지스트막(10)은 연속적으로 표면전체에 코팅된다. 그 다음, 약 0.18㎛ 넓이를 가지는 그루브(10a)가 KrF포토레지스트막(10) 내에 형성된다. 그루브(10a)와 그것의 인접한 그루브(도시되지않음)의 간격은 약 0.18㎛이다.
다음, 도 7g를 참조하여, 반사방지코팅층(9), 하드마스크(8) 및 층간절연층들(7, 3)은 KrF포토레지스트막(10)을 마스크로 사용하여 건식에칭방법으로 에칭된다. 예를 들어, 이 건식에칭방법은 반사방지코팅층(9) 및 하드마스크(8)에 대한 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체 및 층간절연층들(7, 3)에 대한 C4F8플라즈마기체, Ar플라즈마기체 또는 N2플라즈마기체를 사용한 RIE에칭장치인 두 파(wave)에 의하여 수행된다.
다음, 도 7h 및 7i를 참조하여, KrF포토레지스트막(10) 및 반사방지코팅층(9)은 도 1의 에싱장치에서 도 7d 및 도 7e와 같은 방법으로 두 단계의 에싱방법을 사용하여 에싱된다. 그 결과, 제 1에싱단계에 의하여 층간절연층들(7, 3)의 측벽들에 보호층들(7a', 3a')이 형성되어, 층간절연층들(7, 3) 내에 돌출모양이 생기지 않는다.
그 다음, 유기분리과정이 수행된다.
다음, 도 7j를 참조하여, 도 3i와 같은 방법으로, 하드마스크(8) 및 비아스토퍼(2)의 노출부분은 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체를 사용한 RIE형 방법인 두 파에 의하여 에칭된다.
다음, 도 7k를 참조하여, 도 3j와 같은 방법으로, 동판으로 구성된 상배선층이 표면전체에 형성된다.
마지막으로, 도 7l을 참조하여, 도 3k와 같은 방법으로 상배선층(11)이 RIE방법인 두 파에 의하여 다시 에칭되어서, 상배선층(11)은 층간절연층(7) 내 그루브 내에 남겨지고 이는 층간절연층(3) 내의 경유구조에 의하여 전기적으로 저배선층(1)과 접속된다.
이중물결구조를 포함하는 반도체장치의 제조방법의 제 3실시예는 도 8a 내지 8k를 참조하여 이하에서 설명된다. 이 경우, 이중물결구조는 이중하드마스크방법을 사용한다.
먼저, 도 8a를 참조하여, 동판으로 구성된 저배선층(1)이 절연기판(도시되지않음) 위에 형성된다. 그 다음, SiC로 구성된 약 50nm 두께의 비아스토퍼(2), MSQ, HSQ 또는 MHSQ로 구성된 약 300nm두께의 층간절연층(3) 및 SiC로 구성된 약 50nm두께의 그루브스토퍼(4), MSQ, HSQ 또는 MHSQ로 구성된 약 300nm두께의 층간절연층(7), SiC로 구성된 약 50nm두께의 하드마스크(8) 및 SiN로 구성된 약 120nm두께의 하드마스크(21)가 저배선층(1) 위에 연속적으로 적층된다. 그 다음, 반사방지코팅층(22) 및 KrF포토레지스트막(23)이 그 위에 연속적으로 덮여진다.
다음, 도 8b를 참조하여, 약 0.18㎛넓이를 가지는 그루브(23a)가 KrF포토레지스트막(6) 내에 형성된다. 그루브(23a)와 그것의 인접한 그루브(도시되지않음)의 간격은 0.18㎛이다.
다음, 도 8c를 참조하여, 하드마스크(21)는 KrF포토레지스트막(23)을 마스크로 사용한 건식에칭방법에 의하여 수행된다. 그 다음, KrF포토레지스트막(23) 및 반사저지코팅막(22)은 도 1의 에싱장치에서 O2플라즈마기체 등을 사용한 종래의 에싱방법에 의하여 에싱된다.
다음, 도 8d를 참조하여, 반사방지코팅층(24) 및 KrF포토레지스트막(25)이 연속적으로 덮여지고, KrF포토레지스트막(25) 내에 약 0.15㎛ 직경을 가지는 그루브홀(25a)이 형성된다.
다음, 도 8e를 참조하여, 반사방지코팅층(24), 하드마스크(8), 층간절연층(7), 그루브스토퍼(4) 및 층간절연층(3)은 KrF포토레지스트막(25)을 마스크로 사용한 건식에칭방법에 의하여 에칭된다. 예를 들면, 이 건식에칭방법은 반사방지코팅층(22), 하드마스크(8) 및 그루브스토퍼(4)에 대한 CF4플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체 및 층간절연층들(7, 3)에 대한 C4F8플라즈마기체, Ar플라즈마기체 또는 N2플라즈마기체를 사용한 RIE에칭장치인 두 파에 의하여 수행된다.
다음, 도8f 및 8g를 참조하여, 도 5d 및 5e와 같은 방법으로, KrF포토레지스트막(25) 및 반사방지코팅층(22)은 도 1의 에싱장치 내에서 두 단계의 에싱방법을 사용함으로써 에싱된다.
즉, 도 8f에 도시된 바와 같이, 제 1에싱단계는
챔버(102) 내의 압력은 약 1.33Pa(10mTorr) 내지 13.3Pa(100mTorr);
RF전원(103)의 출력은 2500W;
바이어스 출력은 300W;
N2기체는 500sccm; 및
기판(웨이퍼)의 온도는 약 0℃ 내지 80℃, 바람직하게는 20℃의 조건하에서 약 60초동안 수행된다. 그 결과, 도 8f의 X로 표시된 보호층들(7a', 3a')을 형성하기 위하여, 도 6a, 6b 또는 6c에 도시된 바와 같이 층간절연층들(7, 3)의 측벽부분들에 MSQ, HSQ 또는 MHSQ의 CH3-기들 또는 H-기들은 CN-기들 또는 N-기들로 바뀐다.
또한, 도 8g에 도시된 바와 같이, 제 2에싱단계는:
챔버(102) 내 압력은 약 1.33Pa(10mTorr) 내지 13.3Pa(100mTorr);
RF전원(103) 출력은 2500W;
바이어스 출력은 300W;
N2기체는 450sccm;
H2 기체는 50sccm; 및
기판(웨이퍼)의 온도는 약 0℃ 내지 80℃, 바람직하게는 20℃의 조건하에서 약 200초동안 수행된다. 이 경우, 보호층들(7a', 3a')은 층간절연층들(7, 3)이 N2플라즈마기체 및 H2플라즈마기체에 의하여 에싱되는 것을 방지한다. 따라서, 층간절연층들(7, 3) 내에 돌출모양이 발생되지 않는다.
그 다음, 유기분리과정이 수행된다.
다음, 도 8h를 참조하여, 하드마스크(8) 및 층간절연층(7)은 하드마스크(21)를 마스크로 사용한 건식에칭방법에 의하여 에칭된다.
다음, 도 8i를 참조하여, 하드마스크(21, 8) 및 비아스토퍼(2)의 노출부분은 C4F8플라즈마기체, Ar플라즈마기체 또는 O2플라즈마기체를 사용한 RIE형 방법인 두 파에 의하여 에칭된다.
다음, 도 8j를 참조하여, 도 3j와 같은 방법으로, 동판으로 구성된상배선층(11)이 표면전체에 형성된다.
마지막으로, 도 8k을 참조하여, 도 3k와 같은 방법으로, 상배선층(11)은 RIE방법인 두 파에 의하여 다시 에칭되어, 상배선층(11)은 층간절연층(7) 내 그루브에 남겨지고, 이는 층간절연층(3)과 비아구조에 의하여 지배선층(1)과 전기적으로 접속된다.
발명자의 실험에 따른 본 발명의 효과는 도 9a및 9b를 참조하여 설명되어진다.
먼저, 샘플은 그루브스토퍼(SiC), 층간절연층(MSQ), 하드마스크(SiC), 반사방지코팅층(ARC) 및 포토레지스트막(KrF)으로 구성된다. 도 9a에 도시된 샘플은 층간절연층(MSQ)이 에칭된 후 포토레지스트막(KrF)이 에싱되기 전의 상태이다. 이 경우, 층간절연층(MSQ)에 CH3-기들이 포함되어 있기 때문에, 샘플을 묽은 불소산에 담그었을 때, 층간절연층(MSQ)의 표면은 묽은 불소산에 의해 거의 에칭되지 않는다. 예를 들어, 도 9b에 도시된 바와 같이, 주사전자현미경(scanning electron microscope, SEM)에 의해 관찰된 층간절연층(MSQ)의 에칭(손상)량은 약 20nm이다.
또한, O2플라즈마기체 또는 N2/H2플라즈마기체를 사용한 종래기술의 에싱방법으로 수행한 후 샘플을 묽은 불소산에 담그는 경우, 층간절연층으로부터 CH3-기가 분리되고 층간절연층(MSQ) 표면이 SiO2구조에 더 가까워지므로, 층간절연층(MSQ)은 묽은 불소산에 의하여 에칭된다. 예를 들어, 도 9b에 도시된 바와 같이, SEM에 의해 관찰된 층간절연층(MSQ)의 에칭(손상)량은 약 20nm 내지 70nm이다.
또한, 본 발명에 따른 N2플라즈마기체 또는 N2/H2플라즈마기체를 사용한 두 단계 에싱방법을 수행한 후 샘플을 묽은불소산에 담그었을 때, CH3-기들은 CN-기들로 치환되었기 때문에 층간절연층(MSQ)의 표면은 묽은 불소산에 의하여 거의 에칭되지 않는다. 예를 들어, 도 9b에 도시된 바와 같이, SEM에 의해 관찰된 층간절연층(MSQ)의 에칭(손상)량은 약 10nm 내지 25nm이다.
따라서, 상기 실험을 통하여 본 발명에 따른 N2플라즈마기체 및 N2/H2플라즈마기체를 사용한 두 단계 에싱방법에 의하여 층간절연층(MSQ)이 거의 손상되지 않음을 알 수 있다.
본 발명은 MSQ, HSQ 및 MHSQ가 아닌, CH3-기들 또는 H-기들이 포함되는 다른 무기층간절연층에도 적용될 수 있다.
또한, 스토퍼(2, 4)는 SiN, SiON 또는 SiCN으로도 구성될 수 있고, 하드마스크(8)는 SiO2, SiN, SiON, SiC, SiCN 또는 그들의 결합으로도 구성될 수 있다.
또한, KrF포토레지스트막은 ArF포토레지스트막으로 대용될 수 있다.
본 발명에 따르면, MSQ, HSQ, MHSQ등으로 구성된 층간절연층은 두 단계 에싱과정에 의하여 거의 에칭되지 않고, 층간절연층 내의 돌출모양의 생성이 억제될 수 있다.

Claims (24)

  1. 반도체장치를 제조하는 방법에 있어서:
    CH3-기들 및/또는 H-기들을 포함하는 무기재료로 구성된 층간절연층(3, 7) 상에 포토레지스트패턴막(6, 10, 25)을 형성하는 단계;
    상기 포토레지스트패턴막을 마스크로 사용하여 상기 층간절연층을 에칭하는 단계; 및
    상기 층간절연층이 노출되는 동안 상기 포토레지스트패턴막 상에 두 단계의 에싱방법을 수행하되,
    상기 두 단계의 에싱방법은 N2플라즈마기체를 사용하는 제 1단계 및 상기 제 1단계 후 N2/H2플라즈마기체를 사용한 제 2단계를 포함하는 반도체장치제조방법.
  2. 제1항에 있어서, 상기 무기재료는 메틸실세스퀴옥산을 포함하는 반도체장치제조방법.
  3. 제1항에 있어서, 상기 무기재료는 하이드로겐실세스퀴옥산을 포함하는 반도체장치제조방법.
  4. 제1항에 있어서, 상기 무기재료는 메틸하이드로겐실세스퀴옥산을 포함하는반도체장치제조방법.
  5. 제1항에 있어서, 상기 두 단계의 에싱방법은 상기 층간절연층의 온도가 약 0℃ 내지 80℃의 상태하에서 수행되어지는 반도체장치제조방법.
  6. 제1항에 있어서, 상기 두 단계의 에싱방법은 상기 N2플라즈마기체 및 N2/H2플라즈마기체가 약 1.33Pa 내지 13.3Pa의 압력을 가지는 상태하에서 수행되어지는 반도체장치제조방법.
  7. 반도체장치를 제조하는 방법에 있어서:
    저배선층(1)을 형성하는 단계;
    상기 저배선층(1) 위에 비아스토퍼(2)를 형성하는 단계;
    상기 비아스토퍼(2) 위에 CH3-기들 및/또는 H-기들을 포함하는 무기재료로 구성된 제1층간절연층(3)을 형성하는 단계;
    상기 제1층간절연층 위에 그루브스토퍼(4)를 형성하는 단계;
    상기 제1층간절연층 위에 비아홀(6a)을 가지는 제1포토레지스트패턴막(6)을 형성하는 단계;
    상기 제1포토레지스트패턴막을 마스크로 사용하여 상기 그루브스토퍼 및 제1층간절연층을 에칭하는 단계;
    상기 그루브스토퍼 및 제1층간절연층이 에칭된 후, 상기 제1포토레지스트패턴막 위에 제1의 두 단계 에싱과정을 수행하는 단계;
    제1의 두 단계 에싱과정을 수행한 후, 상기 그루브스토퍼 위에 CH3-기들 및/또는 H-기들이 포함되는 무기재료로 구성된 제2층간절연층(7)을 형성하는 단계;
    상기 제2층간절연층 위에 하드마스크(8)를 형성하는 단계;
    상기 제2층간절연층 위에 그루브홀(10a)을 가지는 제2포토레지스트패턴막(10)을 형성하는 단계;
    상기 제2포토레지스트패턴막을 마스크로 사용하여 상기 하드마스크, 제2층간절연층 및 제1층간절연층을 에칭하는 단계;
    상기 하드마스크, 제2층간절연층 및 제1층간절연층을 에칭한 후, 상기 제2포토레지스트패턴막 상에 제2의 두 단계 에싱과정을 수행하는 단계;
    상기 제2의 두 단계 에싱과정을 수행한 후, 상기 하드마스크 및 상기 비아홀의 노출부분을 에칭하는 단계; 및
    상기 제2층간절연층 내 그루브 및 상기 제1층간정연층 내 비아홀에 상배선층(11)을 파묻고,
    N2플라즈마기체를 사용한 제1단계 및 상기 제1단계 후 N2/H2플라즈마기체를 사용한 제2단계가 포함된 제1 및 제2의 두 단계 에싱과정들을 수행하는 단계를 포함하는 반도체장치제조방법.
  8. 제7항에 있어서, 상기 무기재료는 메틸실세스퀴옥산을 포함하는 반도체장치제조방법.
  9. 제7항에 있어서, 상기 무기재료는 하이드로겐실세스퀴옥산을 포함하는 반도체장치제조방법.
  10. 제7항에 있어서, 상기 무기재료는 메틸하이드로겐실세스퀴옥산을 포함하는 반도체장치제조방법.
  11. 제7항에 있어서, 상기 제1 및 제2의 두 단계 에싱과정들은 상기 층간절연층의 온도가 약 0℃ 내지 80℃의 상태하에서 수행되어지는 반도체장치제조방법.
  12. 제7항에 있어서, 상기 제1 및 제2의 두 단계 에싱과정들은 상기 N2플라즈마기체 및 N2/H2플라즈마기체가 약 1.33Pa 내지 13.3Pa의 압력을 가지는 상태하에서 수행되어지는 반도체장치제조방법.
  13. 반도체장치를 제조하는 방법에 있어서:
    저배선층(1)을 형성하는 단계;
    상기 저배선층(1) 위에 비아스토퍼(2)를 형성하는 단계;
    상기 비아스토퍼(2) 위에 CH3-기들 및/또는 H-기들을 포함하는 무기재료로 구성된 제1층간절연층(3)을 형성하는 단계;
    상기 제1층간절연층 위에 그루브스토퍼(4)를 형성하는 단계;
    상기 그루브스토퍼 위에 CH3-기들 및/또는 H-기들을 포함하는 무기재료로 구성된 제2층간절연층(7)을 형성하는 단계;
    상기 제2층간절연층 위에 하드마스크(8)를 형성하는 단계;
    상기 하드마스크 위에 비아홀(6a)을 가진 제1포토레지스트패턴막(6)을 형성하는 단계;
    상기 제1포토레지스트패턴막을 마스크로 사용하여 상기 하드마스크, 제2층간절연층, 그루브스토퍼 및 제1층간절연층을 에칭하는 단계;
    상기 하드마스크, 제2층간절연층, 그루브스토퍼 및 제1층간절연층이 에칭된 후, 상기 제1포토레지스트패턴막 위에 제1의 두 단계 에싱과정을 수행하는 단계;
    상기 제1의 두 단계 에싱과정을 수행한 후, 상기 하드마스크 위에 그루브홀(10a)을 가진 제2포토레지스트패턴막(10)을 형성하는 단계;
    마스크로서 상기 제2포토레지스트패턴막을 사용하여 상기 하드마스크 및 제2층간절연층을 에칭하는 단계;
    상기 하드마스크 및 제2층간절연층이 에칭된 후, 상기 포토레지스트패턴막 상에 제2의 두 단계 에싱과정을 수행하는 단계;
    상기 제2의 두 단계 에싱과정을 수행한 후, 상기 하드마스크 및 상기 비아스토퍼의 노출부분을 에칭하는 단계; 및
    상기 제2층간절연층 내 그루브 및 제1층간절연층 내 비아홀에 상배선층(11)을 파묻고,
    N2플라즈마기체를 사용한 제1단계 및 상기 제1단계 후 N2/H2플라즈마기체를 사용한 제2단계가 포함된 제1 및 제2의 두 단계 에싱과정들을 수행하는 단계를 포함하는 반도체장치제조방법.
  14. 제13항에 있어서, 상기 무기재료는 메틸실세스퀴옥산을 포함하는 반도체장치제조방법.
  15. 제13항에 있어서, 상기 무기재료는 하이드로겐실세스퀴옥산을 포함하는 반도체장치제조방법.
  16. 제13항에 있어서, 상기 무기재료는 메틸하이드로겐실세스퀴옥산을 포함하는 반도체장치제조방법.
  17. 제13항에 있어서, 상기 제1 및 제2의 두 단계 에싱과정들은 상기 층간절연층의 온도가 약 0℃ 내지 80℃의 상태하에서 수행되어지는 반도체장치제조방법.
  18. 제13항에 있어서, 상기 제1 및 제2의 두 단계 에싱과정들은 상기 N2플라즈마기체 및 N2/H2플라즈마기체가 약 1.33Pa 내지 13.3Pa의 압력을 가지는 상태하에서 수행되어지는 반도체장치제조방법.
  19. 반도체장치를 제조하는 방법에 있어서:
    저배선층(1)을 형성하는 단계;
    상기 저배선층(1) 위에 비아스토퍼(2)를 형성하는 단계;
    상기 비아스토퍼(2) 위에 CH3-기들 및/또는 H-기들을 포함하는 무기재료로 구성된 제1층간절연층(3)을 형성하는 단계;
    상기 제1층간절연층 위에 그루브스토퍼(4)를 형성하는 단계;
    상기 그루브스토퍼 위에 CH3-기들 및/또는 H-기들을 포함하는 무기재료로 구성된 제2층간절연층(7)을 형성하는 단계;
    상기 제2층간절연층 위에 제1하드마스크(8)를 형성하는 단계;
    상기 하드마스크 위에 제2하드마스크(21)를 형성하는 단계;
    제2하드마스크 위에 그루브홀(23a)을 가진 제1포토레지스트패턴막(23)을 형성하는 단계;
    상기 제1포토레지스트패턴막을 마스크로 사용하여 상기 제2하드마스크를 에칭하는 단계;
    상기 제2하드마스크가 에칭된 후, 상기 제1포토레지스트패턴막 위에 에싱과정이 수행되는 단계;
    상기 에싱과정이 수행된 후, 상기 제2하드마스크 위에 비아홀(25a)을 가진 제2포토레지스트패턴막(25)을 형성하는 단계;
    마스크로서 상기 제2포토레지스트패턴막을 사용하여 상기 제1하드마스크, 제2층간절연층, 그루브스토퍼 및 제1층간절연층을 에칭하는 단계;
    상기 하드마스크, 제2층간절연층, 그루브스토퍼 및 제1층간절연층이 에칭된 후, 상기 제2포토레지스트패턴막 상에 두 단계의 에싱과정을 수행하는 단계;
    상기 두 단계의 에싱과정을 수행한 후, 상기 하드마스크 및 상기 비아스토퍼의 노출부분을 에칭하는 단계; 및
    상기 제2층간절연층 내 그루브 및 제1층간절연층 내 비아홀에 상배선층(11)을 파묻고,
    N2플라즈마기체를 사용한 제1단계 및 상기 제1단계 후 N2/H2플라즈마기체를 사용한 제2단계가 포함된 제1 및 제2의 두 단계 에싱과정들을 수행하는 단계들을 포함하는 반도체장치제조방법.
  20. 제19항에 있어서, 상기 무기재료는 메틸실세스퀴옥산을 포함하는 반도체장치제조방법.
  21. 제19항에 있어서, 상기 무기재료는 하이드로겐실세스퀴옥산을 포함하는 반도체장치제조방법.
  22. 제19항에 있어서, 상기 무기재료는 메틸하이드로겐실세스퀴옥산을 포함하는 반도체장치제조방법.
  23. 제19항에 있어서, 상기 두 단계의 에싱과정은 상기 층간절연층의 온도가 약 0℃ 내지 80℃의 상태하에서 수행되어지는 반도체장치제조방법.
  24. 제19항에 있어서, 상기 두 단계의 에싱과정들은 상기 N2플라즈마기체 및 N2/H2플라즈마기체가 약 1.33Pa 내지 13.3Pa의 압력을 가지는 상태하에서 수행되어지는 반도체장치제조방법.
KR1020020052352A 2001-09-19 2002-08-31 Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법 KR20030025174A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001284373A JP2003092287A (ja) 2001-09-19 2001-09-19 アッシング方法
JPJP-P-2001-00284373 2001-09-19

Publications (1)

Publication Number Publication Date
KR20030025174A true KR20030025174A (ko) 2003-03-28

Family

ID=19107705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020052352A KR20030025174A (ko) 2001-09-19 2002-08-31 Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법

Country Status (4)

Country Link
US (1) US20030054656A1 (ko)
JP (1) JP2003092287A (ko)
KR (1) KR20030025174A (ko)
TW (1) TW559889B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759098B2 (en) * 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
US7482694B2 (en) 2002-04-03 2009-01-27 Nec Coporation Semiconductor device and its manufacturing method
JP4318930B2 (ja) * 2003-02-19 2009-08-26 東京エレクトロン株式会社 基板処理方法
US7091612B2 (en) * 2003-10-14 2006-08-15 Infineon Technologies Ag Dual damascene structure and method
US7125792B2 (en) * 2003-10-14 2006-10-24 Infineon Technologies Ag Dual damascene structure and method
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
JP2005260060A (ja) * 2004-03-12 2005-09-22 Semiconductor Leading Edge Technologies Inc レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
JP2005268312A (ja) * 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4588391B2 (ja) 2004-09-01 2010-12-01 芝浦メカトロニクス株式会社 アッシング方法及びアッシング装置
KR101138075B1 (ko) * 2004-12-29 2012-04-24 매그나칩 반도체 유한회사 이중 다마신 패턴 형성 방법
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
JP4515309B2 (ja) * 2005-03-31 2010-07-28 東京エレクトロン株式会社 エッチング方法
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4559973B2 (ja) * 2006-01-13 2010-10-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5168142B2 (ja) * 2006-05-17 2013-03-21 日本電気株式会社 半導体装置
US8018023B2 (en) * 2008-01-14 2011-09-13 Kabushiki Kaisha Toshiba Trench sidewall protection by a carbon-rich layer in a semiconductor device
CN102067292B (zh) * 2008-04-11 2013-08-14 桑迪士克3D有限责任公司 用于蚀刻在非易失性存储器中使用的碳纳米管膜的方法
JP4891296B2 (ja) * 2008-07-03 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20120289043A1 (en) * 2011-05-12 2012-11-15 United Microelectronics Corp. Method for forming damascene trench structure and applications thereof
CN103531531B (zh) * 2012-07-05 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种用于制造半导体器件的方法
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN104282619B (zh) * 2013-07-03 2017-11-03 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
US11215918B2 (en) 2019-07-30 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065173A (ko) * 1998-01-09 1999-08-05 윤종용 반도체장치 제조용 에스오지막 형성방법
KR20000058107A (ko) * 1999-02-19 2000-09-25 존 씨. 메티유 포토레지스트 회분 잔류물의 제거방법
JP2001028371A (ja) * 1999-05-07 2001-01-30 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20010107774A (ko) * 2000-05-26 2001-12-07 마츠시타 덴끼 산교 가부시키가이샤 유기막의 에칭방법, 반도체장치의 제조방법 및 패턴형성방법
KR20030006241A (ko) * 2001-07-12 2003-01-23 삼성전자 주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453157A (en) * 1994-05-16 1995-09-26 Texas Instruments Incorporated Low temperature anisotropic ashing of resist for semiconductor fabrication
JPH10209118A (ja) * 1997-01-28 1998-08-07 Sony Corp アッシング方法
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
US6358841B1 (en) * 1999-08-23 2002-03-19 Taiwan Semiconductor Manufacturing Company Method of copper CMP on low dielectric constant HSQ material
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
US6583046B1 (en) * 2001-07-13 2003-06-24 Advanced Micro Devices, Inc. Post-treatment of low-k dielectric for prevention of photoresist poisoning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065173A (ko) * 1998-01-09 1999-08-05 윤종용 반도체장치 제조용 에스오지막 형성방법
KR20000058107A (ko) * 1999-02-19 2000-09-25 존 씨. 메티유 포토레지스트 회분 잔류물의 제거방법
JP2001028371A (ja) * 1999-05-07 2001-01-30 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20010107774A (ko) * 2000-05-26 2001-12-07 마츠시타 덴끼 산교 가부시키가이샤 유기막의 에칭방법, 반도체장치의 제조방법 및 패턴형성방법
KR20030006241A (ko) * 2001-07-12 2003-01-23 삼성전자 주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법

Also Published As

Publication number Publication date
TW559889B (en) 2003-11-01
US20030054656A1 (en) 2003-03-20
JP2003092287A (ja) 2003-03-28

Similar Documents

Publication Publication Date Title
KR20030025174A (ko) Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법
JP5183850B2 (ja) 有機ケイ酸塩誘電体の層を有する半導体ウエハからフォトレジストを剥離する方法
US20070082483A1 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US11022878B2 (en) Critical dimension uniformity
KR100593769B1 (ko) 에칭 방법
KR100512904B1 (ko) 반도체소자의 제조방법
KR20030081052A (ko) 반도체 장치 제조 방법
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
US7067429B2 (en) Processing method of forming MRAM circuitry
US7192531B1 (en) In-situ plug fill
JP3959790B2 (ja) 半導体装置の製造方法
US7994065B2 (en) Method for fabricating semiconductor device
KR20070001510A (ko) 반도체 소자 제조 방법
KR100443351B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100564170B1 (ko) 패터닝된 실리콘 산화물 층을 집적 회로 내에 형성하는 방법 및 집적 회로
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100487415B1 (ko) 반도체소자의 콘택홀 형성방법
KR100744089B1 (ko) 반도체 소자 제조 방법
KR20030002051A (ko) 콘택홀 형성 방법
KR20040050797A (ko) 반도체 소자의 콘택홀 형성방법
KR20050117108A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee