JP2003092287A - アッシング方法 - Google Patents

アッシング方法

Info

Publication number
JP2003092287A
JP2003092287A JP2001284373A JP2001284373A JP2003092287A JP 2003092287 A JP2003092287 A JP 2003092287A JP 2001284373 A JP2001284373 A JP 2001284373A JP 2001284373 A JP2001284373 A JP 2001284373A JP 2003092287 A JP2003092287 A JP 2003092287A
Authority
JP
Japan
Prior art keywords
plasma
ashing
insulating film
interlayer insulating
msq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001284373A
Other languages
English (en)
Inventor
Eiichi Soda
栄一 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001284373A priority Critical patent/JP2003092287A/ja
Priority to KR1020020052352A priority patent/KR20030025174A/ko
Priority to TW091120537A priority patent/TW559889B/zh
Priority to US10/237,053 priority patent/US20030054656A1/en
Publication of JP2003092287A publication Critical patent/JP2003092287A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【課題】 フォトレジストをＮ２／Ｈ２プラズマを用い
て除去する際に、層間絶縁膜の損傷を抑制する。 【解決手段】 層間絶縁膜の露出部分に、Ｎ２／Ｈ２プ
ラズマに耐え得る改質層をＮ２プラズマを用いて形成す
る（工程１）。続いて、フォトレジストをＮ２／Ｈ２プ
ラズマを用いて除去する（工程２）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、層間絶縁膜上に形
成されたフォトレジストをプラズマを用いて除去するア
ッシング方法に関する。以下、窒素と水素との混合ガス
のプラズマを「Ｎ ２／Ｈ２プラズマ」、窒素ガスのプラ
ズマを「Ｎ２プラズマ」と表記する。
【０００２】
【従来の技術】近年の半導体製造技術では、微細化技術
の進展によって、配線の間隔がますます狭くなってい
る。その結果、配線間容量が増加してしまうので、これ
を防ぐために低誘電率層間絶縁膜（ｌｏｗ−ｋ材料）が
注目されている。そのようなｌｏｗ−ｋ材料の一つとし
てＭＳＱが知られている。ＭＳＱとは、ＳｉＯ２のＳｉ
原子に結合する四つのＯ原子のうち一つをメチル基ＣＨ
３で置換した物質であり、（ＣＨ３−ＳｉＯ３／２）ｎ
と表記される。
【０００３】従来、フォトレジストをマスクにしてＭＳ
Ｑをエッチングした後に、フォトレジストをアッシング
するには、Ｏ２プラズマ又はＮ２／Ｈ２プラズマを用い
ていた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
アッシング方法では、アッシング後のＭＳＱの側壁がオ
ーバーハング形状となるため、次工程のＣｕ埋め込みが
できなくなることがあった。これに加え、ＭＳＱの膜変
質によって誘電率が上昇するという問題もあった。
【０００５】その理由は、アッシングガスがＭＳＱ内に
拡散することにより、ＣＨ３基が脱離してＳｉＯ骨格が
収縮するので、オーバーハング形状となったり誘電率が
上昇したりするから、と考えられる。
【０００６】
【発明の目的】そこで、本発明の目的は、フォトレジス
トをＮ２／Ｈ２プラズマを用いて除去する際に、層間絶
縁膜の損傷を抑制できるアッシング方法を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明は、一部が露出し
た層間絶縁膜の上に形成されたフォトレジストをＮ２／
Ｈ２プラズマを用いて除去するアッシング方法におい
て、予め、層間絶縁膜の露出部分に、Ｎ２／Ｈ２プラズ
マに耐え得る改質層をＮ２プラズマを用いて形成してお
くことを特徴とするものである（請求項１）。
【０００８】層間絶縁膜としては、ＣＨ３基又はＨ原子
を有する材料、特にＭＳＱ、ＨＳＱ、ＭＨＳＱ等が適当
である（請求項２〜６）。また、フォトレジストをＮ２
／Ｈ ２プラズマを用いて除去する際に、層間絶縁膜を０
〜８０℃に保持してもよく（請求項６）、Ｎ２／Ｈ２の
圧力を１．３３〜１３．３Ｐａ（１０〜１００ｍＴｏｒ
ｒ）としてもよい（請求項７）。
【０００９】層間絶縁膜の一例としてＭＳＱについて説
明する。ＭＳＱは、半導体デバイスのＣｕ配線間に用い
られるｌｏｗ‐ｋ絶縁膜である。本発明は、フォトレジ
ストをマスクにしてＭＳＱをエッチングした後に、ＭＳ
Ｑに膜ダメージを与えることなく、フォトレジストをア
ッシングする方法である。すなわち最初に、ＭＳＱをＮ
２プラズマで処理することにより、ＣＨ３基がＣＮに置
換された薄い改質層を形成する。次に、フォトレジスト
をＮ２／Ｈ２プラズマでアッシングする。このとき、Ｎ
２／Ｈ２プラズマと改質層との反応性は低い。よって、
改質層がＭＳＱの保護膜となることにより、Ｎ２／Ｈ２
プラズマがＭＳＱ内部まで拡散しないので、膜ダメージ
の抑制が可能になる。
【００１０】
【発明の実施の形態】図１は、本発明に係るアッシング
方法の一実施形態を示す工程図である。被処理基板に
は、一部が露出した層間絶縁膜上に、フォトレジストが
形成されている。まず、層間絶縁膜の露出部分に、Ｎ２
／Ｈ２プラズマに耐え得る改質層をＮ２プラズマを用い
て形成する（工程１）。続いて、フォトレジストをＮ２
／Ｈ２プラズマを用いて除去する（工程２）。
【００１１】以下、層間絶縁膜がＭＳＱである場合につ
いて、具体的に説明する。本実施形態では、ＭＳＱの溝
及びビアエッチング後のフォトレジストアッシングを二
つの工程で行う。工程１ではＮ２プラズマを、工程２で
はＮ２／Ｈ２プラズマをそれぞれ用いる。
【００１２】ＭＳＱのＣＨ３基はアッシング方法によっ
てダメージを受けることがある。そのＣＨ３基のダメー
ジ膜厚を観察するため、アッシング後にフォトレジスト
を塗布し、断面サンプルを作成し、フッ酸で側壁ダメー
ジ層を選択的に溶解する。本実施形態では、側壁ダメー
ジ膜厚がエッチング後と同等であったので、アッシング
によるダメージを抑制できることがわかる。
【００１３】アッシング装置としては、ダウンフロー型
表面波プラズマアッシャー、ＩＣＰ（inductive couple
d plasma）型プラズマアッシャー、二周波ＲＩＥ（reac
tiveion etching）型エッチャー、ＩＣＰ型エッチャー
などいずれの装置を利用してもよい。また、バイアスパ
ワーを印加してもよい。
【００１４】
【実施例１】図２は、本発明に係るアッシング方法の実
施例１を示す断面図である。図３は、アッシング方法を
除き実施例１と同じ条件とした比較例を示す断面図であ
る。以下、この図面に基づき説明する。
【００１５】本実施例は、ミドルファースト方法でのデ
ュアルダマシン作成方法に本発明を適用したものであ
る。まず、配線であるＣｕ１上に、５０ｎｍのＳｉＣ
（ビアストッパー）２、３００ｎｍのＭＳＱ（ビア層間
膜）３、５０ｎｍのＳｉＣ（溝ストッパー）４を順次成
膜する。続いて、ＡＲＣ（anti reflective coat：反射
防止膜）５、ＫｒＦレジスト６を順次塗布し、０．１８
μｍ径のビアを露光及び現像する。続いて、ＫｒＦレジ
スト６をマスクとして、ＡＲＣ５及びＳｉＣ４をドライ
エッチングする。このエッチングには、二周波ＲＩＥエ
ッチャー及びＣＦ４、Ａｒ、Ｏ２ガスプラズマを用い
る。ＳｉＣ４のビアエッチング後、ＭＳＱ３の一部が露
出する（図２［１］）。続いて、ＫｒＦレジスト６及び
ＡＲＣ５をアッシングする。このとき、ＭＳＱ３の露出
部分にダメージを与えることなくアッシングする必要が
あるので、本発明に係るアッシング方法を用いる。
【００１６】続いて、ＫｒＦレジスト６のアッシング後
に有機剥離液処理を行い、３００ｎｍのＭＳＱ７（溝層
間膜）、５０ｎｍのＳｉＣ８（ハードマスク）を順次成
膜する。続いて、ＡＲＣ９、ＫｒＦレジスト１０を順次
塗布し、Ｌ／Ｓ（line/space）＝０．１８μｍ／０．１
８μｍの溝を露光する。続いて、ＫｒＦレジスト１０を
マスクとして、ＡＲＣ９、ＳｉＣ８、ＭＳＱ７をドライ
エッチングする。ＡＲＣ９、ＳｉＣ８のエッチングガス
にはＣＦ４、Ａｒ、Ｏ２を用い、溝ＭＳＱ７のエッチン
グガスにはＣ４Ｆ８、Ａｒ、Ｎ２を用いる。溝ＭＳＱ７
のエッチングはＳｉＣ４のストッパーで止まるが、引き
続きビアＭＳＱ３をエッチングすることにより、図２
［２］のような構造となる。
【００１７】続いて、ＫｒＦレジスト６及びＡＲＣ５を
アッシングする。このとき、ＭＳＱ３，７の側壁が露出
していることから、これらにダメージを与えることなく
アッシングする必要があるので、本発明に係るアッシン
グ方法を用いる。その結果、図２［３］に示すような、
ダメージのないＭＳＱ３，７が得られる。一方、従来の
アッシング方法では、図３に示すように、ＭＳＱ３，７
がダメージを受けてオーバーハング形状となっている
【００１８】図４は、本実施例で使用するアッシャーを
示す構成図である。ソース源は、誘導結合プラズマ（Ｉ
ＣＰ）である。アッシングガスは、ガス導入ライン１１
を通って供給される。ソースＲＦ電源１３からコイル１
２に高周波電力が供給されると、誘導結合プラズマが発
生する。被処理基板としてのウエハー１５は、真空チャ
ンバー１７内のステージ１６上に固定される。ステージ
１６の温度は可変（−２０℃〜２５０℃）である。プラ
ズマはダウンフローによりウエハー１５まで到達するの
で、アッシング処理が可能になる。アッシング後の反応
生成物及びガスは、排気ライン１４を通って排気され
る。
【００１９】本実施例でのアッシング条件を以下に示
す。 工程１：１３．３Ｐａ（１００ｍＴｏｒｒ）／ソースパ
ワー２５００Ｗ／バイアスパワー３００Ｗ／Ｎ２５００
ｓｃｃｍ／２０℃／６０ｓｅｃ 工程２：１３．３Ｐａ（１００ｍＴｏｒｒ）／ソースパ
ワー２５００Ｗ／バイアスパワー５００Ｗ／Ｎ２４５０
ｓｃｃｍ＋Ｈ２５０ｓｃｃｍ／２０℃／２００ｓｅｃ
【００２０】図５は、ＭＳＱの構造を示す図である。Ｍ
ＳＱは、Ｓｉ‐Ｏ鎖にＣＨ３基が結合した構造になって
いる。アッシングによってＣＨ３基が脱離した場合に、
ダメージが発生すると考えられる。
【００２１】ここでアッシングによるダメージ層を観察
する方法について説明する。まず、溝及びビアアッシン
グ後の図２［２］の状態において、フォトレジストを塗
布して埋め込む。続いて、断面サンプルを作成し、これ
を希釈フッ酸にて浸析する。ダメージ層は、ＭＳＱ中の
ＣＨ３基が脱離しているためにＳｉＯ２構造に近くなっ
ているので、フッ酸に対する溶解速度がＭＳＱより大き
い。すなわち、ダメージ層が速く溶解するため、ダメー
ジの有無が観察可能となる。
【００２２】断面ＳＥＭ観察によって溝側壁のダメージ
膜厚を見積もった結果を、図６に示す。エッチング後
（リファレンス）、Ｏ２アッシング後、Ｎ２／Ｈ２アッ
シング後、Ｎ２＋Ｎ２／Ｈ２アッシング後で比較した場
合、Ｏ２及びＮ２／Ｈ２では、エッチング後よりもダメ
ージ膜厚が増加している。これに対し、Ｎ２＋Ｎ２／Ｈ
２では、エッチング後から変化がないので、アッシング
によるダメージを受けていないことが分かる。
【００２３】これは、工程１のＮ２プラズマによって、
ＣＨ３基がＣＮに置換した薄い改質層が形成されたた
め、と考えられる。工程２のＮ２／Ｈ２プラズマでアッ
シングするときに、Ｎ２／Ｈ２プラズマと改質層との反
応性は低い。よって、改質層はＭＳＱの保護膜となるこ
とにより、Ｎ２／Ｈ２プラズマがＭＳＱ内部まで拡散し
ないので、膜ダメージの抑制が可能となる。
【００２４】また、実際の形状サンプルに本実施例のア
ッシング条件を適用した結果、ＭＳＱ３，７において、
膜ダメージが発生した場合に発生するオーバーハングは
見られなかった。また、同時にフォトレジストも除去で
きるので、本実施例の有効性が確認された。
【００２５】
【実施例２】図７は、本発明に係るアッシング方法の実
施例２を示す断面図である。以下、この図面に基づき説
明する。
【００２６】本実施例は、他のデュアルダマシン作成方
法であるビアファースト方法に本発明を適用したもので
ある。まず、配線であるＣｕ１８の上に、５０ｎｍのＳ
ｉＣ（ビアストッパー）１９、３００ｎｍのＭＳＱ（ビ
ア層間膜）２０、５０ｎｍのＳｉＣ（溝ストッパー）２
１、３００ｎｍのＭＳＱ（溝層間膜）２２、５０ｎｍの
ＳｉＣ（ハードマスク）２３を順次成膜する。続いて、
ＡＲＣ２４、ＫｒＦレジスト２５を順次塗布し、０.１
８μｍ径のビアを露光及び現像によりパターニングす
る。続いて、ＫｒＦレジスト２５をマスクとして、ＡＲ
Ｃ２４、ＳｉＣ２３、ＭＳＱ２２、ＳｉＣ２１、ＭＳＱ
２０をドライエッチングすることにより、ビアを形成す
る。エッチング装置には、二周波ＲＩＥエッチャーを使
用する。ＡＲＣ２４、ＳｉＣ２３，２１のエッチングガ
スはＣＦ４、Ａｒ、Ｏ２であり、ＭＳＱ２２，２０のエ
ッチングガスはＣ４Ｆ８、Ａｒ、Ｎ２である。ビアエッ
チング後の形状を、図７［１］に示す。
【００２７】続いて、ＫｒＦレジスト２５及びＡＲＣ２
４をアッシングする。このとき、ＭＳＱ２２，２０の側
壁が露出しているので、実施例１と同じアッシング条件
を適用する。そのため、ＭＳＱ２２，２０に膜ダメージ
を与えることなく、アッシングが可能である。続いて、
ＫｒＦレジスト２６を塗布し、Ｌ／Ｓ＝０.１８μｍ／
０.１８μｍの溝を露光及び現像によりパターニングす
る。続いて、ＫｒＦレジスト２６をマスクとして、Ｓｉ
Ｃ２３、ＭＳＱ２２をドライエッチングすることによ
り、溝を形成する。ここで、露光不良により、再度フォ
トリソグラフィをする場合（ＰＲ再工事）、アッシング
時にＭＳＱ２２，２０の側壁が露出しているので、実施
例１と同じアッシング条件を適用する（図７［２］）。
【００２８】ＳｉＣ２３のエッチングガスはＣＦ４、Ａ
ｒ、Ｏ２であり、ＭＳＱ２２のエッチングガスはＣ４Ｆ
８、Ａｒ、Ｎ２である。溝エッチング後の形状を図７
［３］に示す。ＭＳＱ２２の溝及びＭＳＱ２０のビアが
露出しているので、実施例１と同じアッシング条件を適
用する。これにより、ＭＳＱ２２，２０に膜ダメージを
与えることなく、ＫｒＦレジスト２６をアッシングでき
る。
【００２９】
【実施例３】図８は、本発明に係るアッシング方法の実
施例３を示す断面図である。以下、この図面に基づき説
明する。
【００３０】本実施例は、他のデュアルダマシン作成方
法であるデュアルハードマスク方法に本発明を適用した
ものである。まず、配線であるＣｕ１８の上に、５０ｎ
ｍのＳｉＣ（ビアストッパー）１９、３００ｎｍのＭＳ
Ｑ（ビア層間膜）２０、５０ｎｍのＳｉＣ（溝ストッパ
ー）２１、３００ｎｍのＭＳＱ（溝層間膜）２２、５０
ｎｍのＳｉＣ（下層ハードマスク）２３、１２０ｎｍの
ＳｉＮ（上層ハードマスク）２７を順次成膜する。続い
て、ＡＲＣ２４、ＫｒＦレジスト２５を順次塗布し、Ｌ
／Ｓ＝０.１８μｍ／０.１８μｍの溝を露光及び現像す
ることによりパターニングする。続いて、ＫｒＦレジス
ト２５をマスクとしてＳｉＮ２７をドライエッチングし
（図８［１］）、ＡＲＣ２４、ＫｒＦレジスト２５をア
ッシングする。ここでは、まだＭＳＱ２２が露出してい
ないので、アッシングは通常の高温Ｏ２プラズマで構わ
ない。
【００３１】続いて、ＡＲＣ２４、ＫｒＦレジスト２８
を塗布し、０.１８μｍのビアを露光及び現像によりパ
ターニングする。続いて、ＫｒＦレジスト２８をマスク
として、ＳｉＣ２３、ＭＳＱ２２、ＳｉＣ２１、ＭＳＱ
２０をドライエッチングすることにより、ビアを形成す
る（図８［２］）。続いて、ＫｒＦレジスト２８及びＡ
ＲＣ２４をアッシングする。このとき、ＭＳＱ２２，２
０の側壁が露出しているので、実施例１と同じアッシン
グ条件を適用する。これにより、ＭＳＱ２２，２０に膜
ダメージを与えることなく、アッシングが可能となる。
【００３２】続いて、ＳｉＮ（上層ハードマスク）２７
をマスクとして、ＳｉＣ２３、ＭＳＱ２２、ＳｉＣ２１
及びＳｉＣ１９をドライエッチングして溝を形成し、デ
ュアルダマシン構造を作成する（図８［３］）。
【００３３】
【他の実施例】ＭＳＱに代えてＨＳＱ又はＭＨＳＱを用
いた場合も、同様の効果が得られた。ＨＳＱとは、Ｓｉ
Ｏ２のＳｉ原子に結合する四つのＯ原子のうち一つをＨ
原子で置換したｌｏｗ−ｋ材料であり、（Ｈ−ＳｉＯ
３／２）ｎと表記される。ＭＨＳＱとは、ＳｉＯ２のＳ
ｉ原子に結合する四つのＯ原子のうち一つをＣＨ３基又
はＨ原子で置換したｌｏｗ−ｋ材料であり、（ＣＨ３，
Ｈ−ＳｉＯ３／２）ｎと表記される。
【００３４】また、ストッパーＳｉＣの代わりにＳｉ
Ｎ、ＳｉＯＮ、ＳｉＣＮを用いた場合や、デュアルハー
ドマスクの材質をＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ｓｉ
Ｃ、ＳｉＣＮのどれか二つの組み合わせにした場合や、
フォトレジストをＫｒＦレジストの代わりにＡｒＦレジ
ストとした場合においても同様の効果が得られた。
【００３５】
【発明の効果】本発明に係るアッシング方法によれば、
層間絶縁膜の露出部分にＮ２／Ｈ２プラズマに耐え得る
改質層をＮ２プラズマを用いて形成した後、フォトレジ
ストをＮ２／Ｈ２プラズマを用いて除去することによ
り、Ｎ２／Ｈ２プラズマに対して改質層が層間絶縁膜の
保護膜として働くので、フォトレジスト除去時の層間絶
縁膜のダメージを抑制できる。
【００３６】層間絶縁膜としてＣＨ３基又はＨ原子を有
する材料、特にＭＳＱ、ＨＳＱ、ＭＨＳＱ等を採用した
場合は、Ｎ２プラズマによって、ＣＨ３基又はＨ原子が
ＣＮに置換した薄い改質層が形成される。一方、この改
質層は、Ｎ２／Ｈ２プラズマとの反応性が低いので、層
間絶縁膜の保護膜となる。したがって、Ｎ２／Ｈ２プラ
ズマが層間絶縁膜の内部まで拡散しないので、層間絶縁
膜のダメージを抑制できる。
【００３７】フォトレジストをＮ２／Ｈ２プラズマを用
いて除去する際に、層間絶縁膜を０〜８０℃に保持した
場合、又はＮ２／Ｈ２の圧力を１．３３〜１３．３Ｐａ
とした場合は、層間絶縁膜のダメージを更に抑制でき
る。なぜなら、一般に低温化又は低圧化するほど、層間
絶縁膜のダメージが低減するからである。このときの上
限値は、これ以上に高温又は高圧になるとダメージの低
減が僅少になって、実用的でなくなる値である。下限値
は、これ以下に低温又は低圧になると反応速度が遅くな
って、実用的でなくなる値である。
【図面の簡単な説明】
【図１】本発明に係るアッシング方法の一実施形態を示
す工程図である。
【図２】本発明に係るアッシング方法の実施例１を示す
断面図であり、図２［１］〜図２［３］の順に工程が進
行する。
【図３】アッシング方法を除き実施例１と同じ条件とし
た比較例を示す断面図である。
【図４】実施例で使用するアッシャーを示す構成図であ
る。
【図５】ＭＳＱの構造を示す図である。
【図６】アッシング方法とダメージ膜厚との関係を示す
グラフである。
【図７】本発明に係るアッシング方法の実施例２を示す
断面図であり、図７［１］〜図７［３］の順に工程が進
行する。
【図８】本発明に係るアッシング方法の実施例３を示す
断面図であり、図８［１］〜図８［３］の順に工程が進
行する。
【符号の説明】
３，７，２０，２２ ＭＳＱ（層間絶縁膜） ６，１３，２５，２６，２８ ＫｒＦレジスト（フォト
レジスト）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H096 AA25 LA08 LA30 5F004 AA09 BA04 BA20 DA01 DA23 DA24 DA25 DA26 DB00 EA03 EA07 EA14 EA22 EA23 EA28 5F033 KK11 MM02 QQ09 QQ25 QQ28 QQ37 QQ90 RR01 RR06 RR08 RR23 RR25 TT02 TT04 TT06 TT07 5F046 MA12

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 一部が露出した層間絶縁膜の上に形成さ
    れたフォトレジストを窒素と水素との混合ガスのプラズ
    マを用いて除去するアッシング方法において、 予め、前記層間絶縁膜の露出部分に、前記混合ガスのプ
    ラズマに耐え得る改質層を窒素ガスのプラズマを用いて
    形成しておく、 ことを特徴とするアッシング方法。
  2. 【請求項２】 前記層間絶縁膜がＣＨ３基を有する材料
    からなる、 請求項１記載のアッシング方法。
  3. 【請求項３】 前記層間絶縁膜がＨ原子を有する材料か
    らなる、 請求項１記載のアッシング方法。
  4. 【請求項４】 前記層間絶縁膜がＭＳＱ（methyl silse
    squioxane）からなる、 請求項１記載のアッシング方法。
  5. 【請求項５】 前記層間絶縁膜がＨＳＱ（hydrogen sil
    sesquioxane）からなる、 請求項１記載のアッシング方法。
  6. 【請求項６】 前記層間絶縁膜がＭＨＳＱ（methyl hyd
    rogen silsesquioxane）からなる、 請求項１記載のアッシング方法。
  7. 【請求項７】 前記フォトレジストを前記混合ガスのプ
    ラズマを用いて除去する際に、前記層間絶縁膜を０〜８
    ０℃に保持する、 請求項１、２、３、４、５又は６記載のアッシング方
    法。
  8. 【請求項８】 前記フォトレジストを前記混合ガスのプ
    ラズマを用いて除去する際に、当該混合ガスの圧力を
    １．３３〜１３．３Ｐａとする、 請求項１、２、３、４、５又は６記載のアッシング方
    法。
JP2001284373A 2001-09-19 2001-09-19 アッシング方法 Pending JP2003092287A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001284373A JP2003092287A (ja) 2001-09-19 2001-09-19 アッシング方法
KR1020020052352A KR20030025174A (ko) 2001-09-19 2002-08-31 Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법
TW091120537A TW559889B (en) 2001-09-19 2002-09-09 Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
US10/237,053 US20030054656A1 (en) 2001-09-19 2002-09-09 Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001284373A JP2003092287A (ja) 2001-09-19 2001-09-19 アッシング方法

Publications (1)

Publication Number Publication Date
JP2003092287A true JP2003092287A (ja) 2003-03-28

Family

ID=19107705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001284373A Pending JP2003092287A (ja) 2001-09-19 2001-09-19 アッシング方法

Country Status (4)

Country Link
US (1) US20030054656A1 (ja)
JP (1) JP2003092287A (ja)
KR (1) KR20030025174A (ja)
TW (1) TW559889B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083935A1 (fr) * 2002-04-03 2003-10-09 Nec Corporation Dispositif a semiconducteur et son procede de production
JP2004252054A (ja) * 2003-02-19 2004-09-09 Tokyo Electron Ltd 基板処理方法
JP2006049798A (ja) * 2004-07-02 2006-02-16 Tokyo Electron Ltd 溝配線または接続孔を有する半導体装置の製造方法
JP2006073722A (ja) * 2004-09-01 2006-03-16 Shibaura Mechatronics Corp アッシング方法及びアッシング装置
JP2006286775A (ja) * 2005-03-31 2006-10-19 Tokyo Electron Ltd エッチング方法
JP2007019187A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2008277859A (ja) * 2008-07-03 2008-11-13 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
JP2009170901A (ja) * 2008-01-14 2009-07-30 Toshiba Corp 半導体装置における炭素に富んだ層によるトレンチ側壁保護
US8278763B2 (en) 2006-05-17 2012-10-02 Nec Corporation Semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759098B2 (en) * 2000-03-20 2004-07-06 Axcelis Technologies, Inc. Plasma curing of MSQ-based porous low-k film materials
US7125792B2 (en) * 2003-10-14 2006-10-24 Infineon Technologies Ag Dual damascene structure and method
US7091612B2 (en) * 2003-10-14 2006-08-15 Infineon Technologies Ag Dual damascene structure and method
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
JP2005260060A (ja) * 2004-03-12 2005-09-22 Semiconductor Leading Edge Technologies Inc レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
JP2005268312A (ja) * 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
KR101138075B1 (ko) * 2004-12-29 2012-04-24 매그나칩 반도체 유한회사 이중 다마신 패턴 형성 방법
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
JP4559973B2 (ja) * 2006-01-13 2010-10-13 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102067292B (zh) * 2008-04-11 2013-08-14 桑迪士克3D有限责任公司 用于蚀刻在非易失性存储器中使用的碳纳米管膜的方法
US20120289043A1 (en) * 2011-05-12 2012-11-15 United Microelectronics Corp. Method for forming damascene trench structure and applications thereof
CN103531531B (zh) * 2012-07-05 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种用于制造半导体器件的方法
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN104282619B (zh) * 2013-07-03 2017-11-03 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
US11215918B2 (en) 2019-07-30 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845914A (ja) * 1994-05-16 1996-02-16 Texas Instr Inc <Ti> 基板を有する半導体ウェーハからレジストを除去する方法及びレジスト除去装置
JPH10209118A (ja) * 1997-01-28 1998-08-07 Sony Corp アッシング方法
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065173A (ko) * 1998-01-09 1999-08-05 윤종용 반도체장치 제조용 에스오지막 형성방법
DE60040252D1 (de) * 1999-02-19 2008-10-30 Axcelis Tech Inc Verfahren zur Entfernung von Rückständen nach Photoresistveraschung
JP3544340B2 (ja) * 1999-05-07 2004-07-21 新光電気工業株式会社 半導体装置の製造方法
US6358841B1 (en) * 1999-08-23 2002-03-19 Taiwan Semiconductor Manufacturing Company Method of copper CMP on low dielectric constant HSQ material
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
JP3403373B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
KR100430472B1 (ko) * 2001-07-12 2004-05-10 삼성전자주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법
US6583046B1 (en) * 2001-07-13 2003-06-24 Advanced Micro Devices, Inc. Post-treatment of low-k dielectric for prevention of photoresist poisoning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845914A (ja) * 1994-05-16 1996-02-16 Texas Instr Inc <Ti> 基板を有する半導体ウェーハからレジストを除去する方法及びレジスト除去装置
JPH10209118A (ja) * 1997-01-28 1998-08-07 Sony Corp アッシング方法
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083935A1 (fr) * 2002-04-03 2003-10-09 Nec Corporation Dispositif a semiconducteur et son procede de production
US7482694B2 (en) 2002-04-03 2009-01-27 Nec Coporation Semiconductor device and its manufacturing method
JP2004252054A (ja) * 2003-02-19 2004-09-09 Tokyo Electron Ltd 基板処理方法
JP2006049798A (ja) * 2004-07-02 2006-02-16 Tokyo Electron Ltd 溝配線または接続孔を有する半導体装置の製造方法
JP2006073722A (ja) * 2004-09-01 2006-03-16 Shibaura Mechatronics Corp アッシング方法及びアッシング装置
US8524102B2 (en) 2004-09-01 2013-09-03 Shibaura Mechatronics Corporation Ashing method and ashing device
JP4588391B2 (ja) * 2004-09-01 2010-12-01 芝浦メカトロニクス株式会社 アッシング方法及びアッシング装置
JP4515309B2 (ja) * 2005-03-31 2010-07-28 東京エレクトロン株式会社 エッチング方法
JP2006286775A (ja) * 2005-03-31 2006-10-19 Tokyo Electron Ltd エッチング方法
JP2007019187A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US11062938B2 (en) 2005-07-06 2021-07-13 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10796953B2 (en) 2005-07-06 2020-10-06 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US11600522B2 (en) 2005-07-06 2023-03-07 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10600683B2 (en) 2005-07-06 2020-03-24 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8487412B2 (en) 2005-07-06 2013-07-16 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8518821B2 (en) 2005-07-06 2013-08-27 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10141257B2 (en) 2005-07-06 2018-11-27 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8581415B2 (en) 2005-07-06 2013-11-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8704373B2 (en) 2005-07-06 2014-04-22 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9391022B2 (en) 2005-07-06 2016-07-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9899316B2 (en) 2005-07-06 2018-02-20 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8278763B2 (en) 2006-05-17 2012-10-02 Nec Corporation Semiconductor device
JP5168142B2 (ja) * 2006-05-17 2013-03-21 日本電気株式会社 半導体装置
US8018023B2 (en) 2008-01-14 2011-09-13 Kabushiki Kaisha Toshiba Trench sidewall protection by a carbon-rich layer in a semiconductor device
JP2009170901A (ja) * 2008-01-14 2009-07-30 Toshiba Corp 半導体装置における炭素に富んだ層によるトレンチ側壁保護
JP2008277859A (ja) * 2008-07-03 2008-11-13 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置

Also Published As

Publication number Publication date
US20030054656A1 (en) 2003-03-20
KR20030025174A (ko) 2003-03-28
TW559889B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
JP2003092287A (ja) アッシング方法
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
JP3287406B2 (ja) 半導体装置の製造方法
JP2006013190A (ja) 半導体装置の製造方法
US7611994B2 (en) Fine patterning method for semiconductor device
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JP4677407B2 (ja) 有機反射防止膜（ａｒｃ）を有する半導体装置の製造方法
JP2006128543A (ja) 電子デバイスの製造方法
JP2006128542A (ja) 電子デバイスの製造方法
US20030190807A1 (en) Method for manufacturing semiconductor device
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
JP4994566B2 (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
JP4523351B2 (ja) 半導体装置の製造方法
JP4651956B2 (ja) 層間絶縁膜のドライエッチング方法
JP5493165B2 (ja) 半導体装置の製造方法
KR101037485B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2003282704A (ja) デュアルダマシンによる半導体装置の製造方法
JP2006032721A (ja) 半導体装置の製造方法
JP2006156591A (ja) 半導体装置の製造方法
JP3683570B2 (ja) 半導体装置の製造方法
JP2001284327A (ja) ドライエッチング方法、半導体装置の製造方法及び半導体装置
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
KR100788380B1 (ko) 반도체 소자 형성 방법
KR100613353B1 (ko) 단일 다마신 공정을 이용한 반도체 소자의 구리 배선 형성방법
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080813

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116