CN115799165A - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN115799165A
CN115799165A CN202111057260.9A CN202111057260A CN115799165A CN 115799165 A CN115799165 A CN 115799165A CN 202111057260 A CN202111057260 A CN 202111057260A CN 115799165 A CN115799165 A CN 115799165A
Authority
CN
China
Prior art keywords
dielectric layer
layer
opening pattern
photoresist
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111057260.9A
Other languages
English (en)
Inventor
张文文
黄仁瑞
方勇智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202111057260.9A priority Critical patent/CN115799165A/zh
Priority to PCT/CN2022/099406 priority patent/WO2023035717A1/zh
Publication of CN115799165A publication Critical patent/CN115799165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制备方法，该方法包括：形成自下而上依次层叠的刻蚀终止层、第一介质层、辅助介质层及第二介质层；以光刻胶层为刻蚀阻挡层，图形化第二介质层得到第一开口图形，第一开口图形的底部具有显露部分辅助介质层的第二开口图形；基于第一开口图形形成贯穿第二介质层和辅助介质层并延伸至第一介质层的第一沟槽，基于第二开口图形形成从第一沟槽底部贯穿第一介质层并延伸至刻蚀终止层的第二沟槽；在第一、第二沟槽中形成导电层。本发明仅通过一次涂胶显影即可实现类大马士革镶嵌结构的制备，简化了工艺流程，降低了生产成本，不需高昂的光刻设备支持，设备成本更低。且本发明具有广泛的适用性，可以兼容多种半导体工艺。

Description

一种半导体器件及其制备方法
技术领域
本发明属于半导体器件制造技术领域，涉及一种半导体器件及其制备方法。
背景技术
IC制造业金属互连的策略正在经历一个剧烈的变化，在很多年的发展后，铜在许多可用于IC互连的导体中正被用做主要的芯片互连导体。由于铜难于刻蚀，早期从事铜刻蚀研究的工作着被迫考虑选择另一方法产生金属线，双大马士革方法成为人们一致同意的用于铜金属化的方法。
双大马士革工艺从工艺上来分的话目前主要分为两种，一种是先通孔(ViaFirst)、后沟槽(Trench Last)，另一种是先沟槽(Trench First)、后通孔(Via Last)，此类工艺都是需要两次或是以上的涂胶曝光和干法刻蚀等工艺来实现，两次关键尺寸(CD)存在差异即形成沟槽或是通孔的图形，由于需要多次涂胶曝光等工序，因而工艺成本较高，而且在同一膜层上需要多次的曝光，对层对准(OVL)的要求较高，需要先进的设备支持，也就是对光刻机台的性能要求较高，因而光刻胶的成本也较高。此外第二次涂胶，目前都存在一定的台阶，因而经常会存在显影不干净等带来的缺陷(Defect)问题，曝光显影时都需要足够的窗口来解决缺陷的问题，工艺窗口较小等问题也很突出。
因此，如何提供一种新的半导体器件的制备方法，以简化工艺流程、降低生产成本，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件及其制备方法，用于解决现有技术中形成两层相连且关键尺寸不同的导电层需要多个光刻版，需要多次涂胶、曝光和显影，导致成本较高、工艺窗口较小的问题。
为实现上述目的及其他相关目的，本发明提供半导体器件的制备方法，包括以下步骤：
提供一基底，在所述基底上形成自下而上依次层叠的刻蚀终止层、第一介质层、辅助介质层及第二介质层；
以光刻胶层为刻蚀阻挡层，图形化所述第二介质层，形成从所述第二介质层的上表面向下延伸的第一开口图形，所述第一开口图形的底部具有显露部分所述辅助介质层的第二开口图形；
以所述光刻胶层和所述第一开口图形的底部剩余的第二介质层为刻蚀阻挡层，基于所述第二开口图形去除所述辅助介质层，以在所述第二开口图形的底部露出所述第一介质层；
继续以所述光刻胶层为刻蚀阻挡层，基于所述第一开口图形和所述第二开口图形，去除所述第一介质层和所述第二介质层，直至所述第一开口图形的底部显露出所述辅助介质层时停止；
去除所述第一开口图形的底部的所述辅助介质层；
继续以所述光刻胶层为刻蚀阻挡层，去除所述第一介质层，基于所述第一开口图形形成贯穿所述第二介质层和所述辅助介质层并延伸至所述第一介质层的第一沟槽，基于所述第二开口图形形成从所述第一沟槽底部贯穿所述第一介质层并延伸至所述刻蚀终止层的第二沟槽；
去除所述光刻胶层和所述第二沟槽底部的刻蚀终止层，在所述第一沟槽中和第二沟槽中形成导电层。
可选地，所述以光刻胶层为刻蚀阻挡层，图形化所述第二介质层，形成从所述第二介质层的上表面向下延伸的第一开口图形，所述第一开口图形的底部具有显露部分所述辅助介质层的第二开口图形，还包括：所述光刻胶层具有光刻胶开口图形，通过控制所述光刻胶开口图形的侧壁倾斜度来实现在所述第一开口图形的底部形成具有显露部分所述辅助介质层的第二开口图形。
可选地，所述以光刻胶层为刻蚀阻挡层，图形化所述第二介质层，形成从所述第二介质层的上表面向下延伸的第一开口图形，所述第一开口图形的底部具有显露部分所述辅助介质层的第二开口图形，还包括：利用光刻机台固有的相位差在所述光刻胶层中制备光刻胶开口图形，所述光刻胶开口图形具有第一侧壁和与第一侧壁非对称的第二侧壁，所述第一侧壁与所述光刻胶开口的底面之间的夹角与所述第二侧壁与所述光刻胶开口的底面之间的夹角不同。
可选地，所述第一介质层包括硼磷硅玻璃层、磷硅玻璃层、氟硅氧玻璃层、未掺杂的硅玻璃层、正硅酸乙酯层、热氧化二氧化硅层及湿氧化二氧化硅层中的一种或多种；所述辅助介质层的材质包括碳化硅；所述第二介质层包括硼磷硅玻璃层、磷硅玻璃层、氟硅氧玻璃层、未掺杂的硅玻璃层、正硅酸乙酯层、热氧化二氧化硅层及湿氧化二氧化硅层中的一种或多种；所述刻蚀终止层的材质包括氮化硅及氮氧化硅中的一种。
可选地，所述以所述光刻胶层和所述第一开口图形的底部剩余的第二介质层为刻蚀阻挡层，基于所述第二开口图形去除所述辅助介质层，以在所述第二开口图形的底部露出所述第一介质层，还包括：通过干法刻蚀去除所述辅助介质层，所采用的干法刻蚀气体对所述辅助介质层的刻蚀速率大于对所述第二介质层的刻蚀速率，且所述第二开口图形显露的所述辅助介质层被干法刻蚀完毕时，所述第一开口图形的底部仍有剩余的第二介质层。
可选地，所述干法刻蚀气体至少包含SF6及O2。
可选地，所述继续以所述光刻胶层为刻蚀阻挡层，基于所述第一开口图形和所述第二开口图形，去除所述第一介质层和所述第二介质层，直至所述第一开口图形的底部显露出所述辅助介质层时停止，还包括：通过干法刻蚀去除所述第一介质层和所述第二介质层，所采用的干法刻蚀气体对所述第一介质层和所述第二介质层的刻蚀速率大于对所述辅助介质层的刻蚀速率，且基于所述第二开口图形对所述第一介质层的去除厚度小于所述第一介质层的厚度。
可选地，所述干法刻蚀气体包含CF4/CHF3/Ar、CF4/CHF3/Ar/O2、C4F8/O2/Ar、C4F8/O2/CO/Ar、C4F6/O2/Ar、C4F6/O2/CO/Ar、C5F8/O2/Ar及C5F8/O2/CO/Ar气体组合中的一种或多种。
本发明还提供一种半导体器件，其中：所述半导体器件是采用如上任意一项所述的导体器件的制备方法制作得到，包括介质层及位于所述介质层中的第一沟槽与第二沟槽，所述第一沟槽自所述介质层的上表面往下延伸，且所述第一沟槽的槽深小于所述介质层的厚度，所述第二沟槽自所述第一沟槽的底面往下延伸并贯穿所述介质层，所述第一沟槽及所述第二沟槽中设有导电层。
可选地，所述第二沟槽位于所述第一沟槽底部的边缘处。
可选地，所述导电层的材质包括Cu、W、Al、Ag及Au中的至少一种，所述导电层作为导电互连层。
可选地，所述第一沟槽的槽深大于所述第二沟槽的槽深。
如上所述，本发明的半导体器件及其制备方法利用光刻胶机台固有的相位差形成非对称的光刻胶开口形貌，再搭配后续预设刻蚀菜单，在介质层中刻蚀出左右深度不对称的阶梯型开口。本发明基于左右的深度差异，并通过合理的介质膜层搭配，仅通过一次涂胶显影即可实现类大马士革镶嵌结构的制备，不仅简化了工艺流程，还降低了生产成本，不需高昂的光刻设备支持，设备的成本更低。本发明具有广泛的适用性，可以兼容目前CMOS/DMOS/BCD等工艺，具有更加广泛的应用前景。
附图说明
图1显示为本发明的半导体器件的制备方法的工艺流程图。
图2显示为本发明的半导体器件的制备方法在基底上形成自下而上依次层叠的刻蚀终止层、第一介质层、辅助介质层及第二介质层的步骤后得到的器件结构示意图。
图3显示为本发明的半导体器件的制备方法形成光刻胶层于第二介质层上，并基于具有开口图形的光刻版形成光刻胶开口图形于光刻胶层中的步骤后得到的器件结构示意图。
图4显示为本发明的半导体器件的制备方法以光刻胶层为刻蚀阻挡层，图形化第二介质层的步骤后得到的器件结构示意图。
图5显示为本发明的半导体器件的制备方法以光刻胶层和第一开口图形的底部剩余的第二介质层为刻蚀阻挡层，基于第二开口图形去除辅助介质层的步骤后得到的器件结构示意图。
图6显示为本发明的半导体器件的制备方法继续以光刻胶层为刻蚀阻挡层，基于第一开口图形和第二开口图形，去除第一介质层和第二介质层，直至第一开口图形的底部显露出辅助介质层时停止的步骤后得到的器件结构示意图。
图7显示为本发明的半导体器件的制备方法去除第一开口图形的底部的辅助介质层的步骤后得到的器件结构示意图。
图8显示为本发明的半导体器件的制备方法继续以光刻胶层为刻蚀阻挡层，去除第一介质层，基于第一开口图形形成贯穿第二介质层和辅助介质层并延伸至第一介质层的第一沟槽，基于第二开口图形形成从第一沟槽底部贯穿第一介质层并延伸至刻蚀终止层的第二沟槽的步骤后得到的器件结构示意图。
图9显示为本发明的半导体器件的制备方法去除第二沟槽底部的刻蚀终止层的步骤后得到的器件结构示意图。
图10显示为本发明的半导体器件的制备方法去除光刻胶层的步骤后得到的器件结构示意图。
图11显示为本发明的半导体器件的制备方法在第一沟槽中和第二沟槽中形成导电层的步骤后得到的器件结构示意图。
元件标号说明
S1～S4 步骤
1 基底
2 刻蚀终止层
3 第一介质层
4 辅助介质层
5 第二介质层
6、6’、6”、6”’ 光刻胶层
7 光刻胶开口图形
701 第一侧壁
702 第二侧壁
801 第一开口图形
802 第二开口图形
901 第一沟槽
902 第二沟槽
10 导电层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种半导体器件的制备方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一基底，在所述基底上形成自下而上依次层叠的刻蚀终止层、第一介质层、辅助介质层及第二介质层；
S2：以光刻胶层为刻蚀阻挡层，图形化所述第二介质层，形成从所述第二介质层的上表面向下延伸的第一开口图形，所述第一开口图形的底部具有显露部分所述辅助介质层的第二开口图形；
S3：以所述光刻胶层和所述第一开口图形的底部剩余的第二介质层为刻蚀阻挡层，基于所述第二开口图形去除所述辅助介质层，以在所述第二开口图形的底部露出所述第一介质层；
S4：继续以所述光刻胶层为刻蚀阻挡层，基于所述第一开口图形和所述第二开口图形，去除所述第一介质层和所述第二介质层，直至所述第一开口图形的底部显露出所述辅助介质层时停止；
S5：去除所述第一开口图形的底部的所述辅助介质层；
S6：继续以所述光刻胶层为刻蚀阻挡层，去除所述第一介质层，基于所述第一开口图形形成贯穿所述第二介质层和所述辅助介质层并延伸至所述第一介质层的第一沟槽，基于所述第二开口图形形成从所述第一沟槽底部贯穿所述第一介质层并延伸至所述刻蚀终止层的第二沟槽；
S7：去除所述光刻胶层和所述第二沟槽底部的刻蚀终止层，在所述第一沟槽中和第二沟槽中形成导电层。
首先请参阅图2，执行所述步骤S1：提供一基底1，在所述基底1上形成自下而上依次层叠的刻蚀终止层2、第一介质层3、辅助介质层4及第二介质层5。
作为示例，所述基底层1包括但不限于硅衬底、锗衬底、锗硅衬底、碳化硅衬底、III-V族化合物衬底中的一种，且所述基底层1中可设有前层结构，例如浅沟槽隔离结构、多晶硅层、导电金属层、层间介质层等结构。所述辅助介质层4的材质不同于所述第一介质层3及所述第二介质层5
作为示例，所述刻蚀终止层2的材质包括氮化硅及氮氧化硅中的一种，所述第一介质层3包括硼磷硅玻璃层、磷硅玻璃层、氟硅氧玻璃层、未掺杂的硅玻璃层、正硅酸乙酯层、热氧化二氧化硅层及湿氧化二氧化硅层中的一种或多种，所述辅助介质层4的材质包括碳化硅，所述第二介质层5包括硼磷硅玻璃层、磷硅玻璃层、氟硅氧玻璃层、未掺杂的硅玻璃层、正硅酸乙酯层、热氧化二氧化硅层及湿氧化二氧化硅层中的一种或多种。
需要指出的是，所述刻蚀终止层2、所述第一介质层3、所述辅助介质层4及所述第二介质层5也可以选择其它合适的材质，只要满足所述刻蚀终止层2与所述第一介质层3在特定刻蚀条件下述具有较大的刻蚀选择比，所述第一介质层3与所述辅助介质层4在特定刻蚀条件下述具有较大的刻蚀选择比，所述辅助介质层4与所述第二介质层5在特定刻蚀条件下述具有较大的刻蚀选择比即可，此处不应过分限制本发明的保护范围。
再请参阅图3及图4，执行所述步骤S2：以光刻胶层6为刻蚀阻挡层，图形化所述第二介质层5，形成从所述第二介质层5的上表面向下延伸的第一开口图形801，所述第一开口图形801的底部具有显露部分所述辅助介质层4的第二开口图形802。
具体的，本实施例中，通过控制所述光刻胶开口图形7的侧壁倾斜度来实现后续在第一开口图形的底部形成具有显露部分所述辅助介质层的第二开口图形。
具体的，如图3所示，采用旋涂或其它合适的方法形成光刻胶层6于所述第二介质层5上，并基于具有开口图形的光刻版对所述光刻胶层6进行曝光，而后显影得到光刻胶开口图形7于所述光刻胶层6中，所述光刻胶开口图形7具有第一侧壁701和与第一侧壁非对称的第二侧壁702，所述第一侧壁701与所述光刻胶开口的底面之间的夹角α与所述第二侧壁702与所述光刻胶开口的底面之间的夹角β不同。
具体的，利用光刻胶机台固有的相位差得到非对称的所述光刻胶开口图形7使得所述第一侧壁701与所述光刻胶开口的底面之间的夹角α不等于所述第二侧壁702与所述光刻胶开口的底面之间的夹角β。例如，当所述第一侧壁701与所述光刻胶开口的底面之间的夹角α为90°时，所述第二侧壁702与所述光刻胶开口的底面之间的夹角β大于90°。当然，α与β也可以均为钝角。
具体的，如图4所示，利用具有各项异性的干法刻蚀图形化所述第二介质层5，形成从所述第二介质层5的上表面向下延伸的第一开口图形801，所述第一开口图形801的底部具有显露部分所述辅助介质层4的第二开口图形802。其中，所述第二开口图形802形成在所述第一开口图形801底部的边缘位置，即所述第二开口图形802的一侧壁与所述第一开口图形801的侧壁相连，另一侧壁与所述第一开口图形801的侧壁间隔设置。
本实施例中，所述第一侧壁701与所述光刻胶开口的底面之间的夹角α较小，靠近所述第一侧壁701的材料的刻蚀速率较慢，而所述第二侧壁702与所述光刻胶开口的底面之间的夹角β较大，靠近所述第二侧壁702的材料的刻蚀速率较快，从而得到由所述第一开口图形801与所述第二开口图形802组成的阶梯型开口图形。
本实施例中针对氧化硅类材质的所述第二介质层5，在本步骤采用干法刻蚀图形化所述第二介质层5，且使用的刻蚀气体包含CF4/C4F8/Ar/O2气体组合，其中，CF4流量调整范围10-30sccm，O2流量调整范围是10-20sccm，C4F8流量调整范围是10～30sccm，Ar流量调整范围是100～200sccm，工艺压力调整范围是50-70mT，下射频源功率调整范围是700-900W。CF4/C4F8/Ar/O2气体组合对所述第二介质层5的刻蚀速率远高于对所述辅助介质层4的刻蚀速率，从而对所述辅助介质层4几乎没有损耗或损耗较小。
请参阅图5，执行所述步骤S3：以所述光刻胶层6和所述第一开口图形801的底部剩余的第二介质层5为刻蚀阻挡层，基于所述第二开口图形802去除所述辅助介质层4，以在所述第二开口图形802的底部露出所述第一介质层3。
本实施例中针对碳化硅材质的所述辅助介质层4，在本步骤干法刻蚀所述辅助介质层4，且采用的刻蚀气体包含SF6/O2气体组合，该气体组合对所述辅助介质层4的刻蚀速率远高于对所述第二介质层5及所述第一介质层3的刻蚀速率，从而对所述第二介质层5及所述第一介质层3几乎没有损耗或损耗较小，从而所述第二开口图形802显露的所述辅助介质层4被干法刻蚀完毕时，所述第一开口图形801的底部仍有剩余的第二介质层5。且本步骤中，所述光刻胶层6也被去除一部分厚度，得到光刻胶层6’。
请参阅图6，执行所述步骤S4：继续以所述光刻胶层6’为刻蚀阻挡层，基于所述第一开口图形801和所述第二开口图形802，去除所述第一介质层3和所述第二介质层5，直至所述第一开口图形801的底部显露出所述辅助介质层4时停止。
本实施例中，针对氧化硅类材质的所述第二介质层5及所述第一介质层3，在本步骤采用干法刻蚀所述第二介质层5及所述第一介质层3，且采用的刻蚀气体包含CF4/CHF3/Ar、CF4/CHF3/Ar/O2、C4F8/O2/Ar、C4F8/O2/CO/Ar、C4F6/O2/Ar、C4F6/O2/CO/Ar、C5F8/O2/Ar、C5F8/O2/CO/Ar或其它合适的气体组合，该气体组合对所述第一介质层3和所述第二介质层5的刻蚀速率远高于对所述辅助介质层4的刻蚀速率，从而对所述辅助介质层4几乎没有损耗或损耗较小。
请参阅图7，执行所述步骤S5：去除所述第一开口图形801的底部的所述辅助介质层4直至显露出所述第一介质层3。
本实施例中针对碳化硅材质的所述辅助介质层4，在本步骤采用干法刻蚀所述辅助介质层4，且采用的刻蚀气体包含SF6/O2气体组合，该气体组合对所述辅助介质层4的刻蚀速率远高于对所述第一介质层3的刻蚀速率，从而对所述第一介质层3几乎没有损耗或损耗较小。且本步骤中，所述光刻胶层6’也被去除一部分厚度，得到光刻胶层6”。
请参阅图8，执行所述步骤S6：继续以所述光刻胶层6”为刻蚀阻挡层，去除所述第一介质层3，基于所述第一开口图形801形成贯穿所述第二介质层5和所述辅助介质层5并延伸至所述第一介质层3的第一沟槽901，基于所述第二开口图形802形成从所述第一沟槽901底部贯穿所述第一介质层3并延伸至所述刻蚀终止层2的第二沟槽902。
本实施例中针对氧化硅类材质的所述第一介质层3，在本步骤采用干法刻蚀所述第一介质层3，且采用的刻蚀气体包含CF4/CHF3/Ar、CF4/CHF3/Ar/O2、C4F8/O2/Ar、C4F8/O2/CO/Ar、C4F6/O2/Ar、C4F6/O2/CO/Ar、C5F8/O2/Ar、C5F8/O2/CO/Ar或其它合适的气体组合，该气体组合对所述第一介质层3的刻蚀速率远高于对所述刻蚀终止层2的刻蚀速率，从而对所述刻蚀终止层2几乎没有损耗或损耗较小。
请参阅图9至图11，执行所述S7：去除所述光刻胶层6”和所述第二沟槽902底部的刻蚀终止层2，在所述第一沟槽901中和第二沟槽902中形成导电层10。
具体的，如图9所示，先去除所述第二沟槽902底部的所述刻蚀终止层2，于此同时，所述光刻胶层6”也会被去除部分厚度，得到光刻胶层6”’。
本实施例中针对氮化硅材质的所述刻蚀终止层2，采用干法刻蚀所述刻蚀终止层2，且采用的刻蚀气体包含CHF3/AR/O2、CH2F2/AR/O2、CH3F/AR/O2或其它合适的气体组合，该气体组合对所述刻蚀终止层2的刻蚀速率远高于对所述第一介质层3的刻蚀速率，从而所述第二沟槽902底部的刻蚀终止层2被完全去除时，所述第一沟槽901底面仍停留于所述第一介质层3中，同时所述光刻胶层6”也会被去除部分厚度，得到光刻胶层6”’。
具体的，去除所述第二沟槽902底部的所述刻蚀终止层2，再去除光刻胶层6”’得到如图10所示的结构。
具体的，如图11所示，沉积导电层10于所述第一沟槽901中、第二沟槽902中及所述第二介质层5上，并采用化学机械抛光或其它合适的方法平坦化所述导电层10直至所述导电层10的顶面与所述第二介质层5的顶面齐平。所述导电层的材质包括Cu、W、Al、Ag及Au中的至少一种或其它合适的导电材质。
至此，制备得到一种半导体器件，本实施例的半导体器件的制备方法利用光刻胶机台固有的相位差形成非对称的光刻胶开口形貌，再搭配后续预设刻蚀步骤，在介质层中刻蚀出左右深度不对称的阶梯型开口，并在阶梯型开口中形成导电层，得到类大马士革镶嵌结构。本实施例的半导体器件的制备方法仅通过一次涂胶显影即可实现类大马士革镶嵌结构的制备，不仅简化了工艺流程，还降低了生产成本，不需高昂的光刻设备支持，设备的成本更低。此外，本实施例的半导体器件的制备方法还具有广泛的适用性，可以兼容目前CMOS/DMOS/BCD等工艺，具有更加广泛的应用前景。
实施例二
本实施例中提供一种半导体器件，请参阅图11，显示为该半导体器件的结构示意图，包括介质层及位于所述介质层中的第一沟槽901与第二沟槽902，所述第一沟槽901自所述介质层的上表面往下延伸，且所述第一沟槽901的槽深小于所述介质层的厚度，所述第二沟槽902自所述第一沟槽的底面往下延伸并贯穿所述介质层，所述第一沟槽901及所述第二沟槽902中设有导电层10，其中，所述半导体器件是采用实施例一中所述的导体器件的制备方法制作得到，所述介质层包括刻蚀终止层2、第一介质层3、辅助介质层4及第二介质层5，所述第一沟槽901的底部可位于所述第一介质层3中，所述第二沟槽902贯穿所述第一介质层3及所述刻蚀终止层2。
具体的，所述第二沟槽902位于所述第一沟槽901的边缘处，即所述第二沟槽90的一侧壁与所述第一沟槽901的侧壁相连，另一侧壁与与所述第一沟槽901的侧壁间隔设置。
作为示例，所述第一沟槽901的槽深大于所述第二沟槽902的槽深。所述第一沟槽901的槽深为所述第一沟槽901的槽口到所述第一沟槽901的槽底的距离，所述第二沟槽902的槽深为所述第一沟槽901的槽底到所述第二沟槽902的槽底的距离。
作为示例，所述导电层10可作为半导体器件的导电互连层，其中，所述导电层的材质包括Cu、W、Al、Ag及Au中的至少一种，所述导电层10位于所述第一沟槽901中的部分的关键尺寸大于位于所述第二沟槽902中的部分的关键尺寸，所述第二沟槽902的底部显露出所述基底，所述导电层10位于所述第一沟槽901中的部分可作为所述导电互连层的导线层，所述导电层10位于所述第二沟槽902中的部分可作为所述导电互连层的通孔层。
综上所述，本发明的半导体器件及其制备方法利用光刻胶机台固有的相位差形成非对称的光刻胶开口形貌，再搭配后续预设刻蚀菜单，在介质层中刻蚀出左右深度不对称的阶梯型开口。本发明基于左右的深度差异，并通过合理的介质膜层搭配，仅通过一次涂胶显影即可实现类大马士革镶嵌结构的制备，不仅简化了工艺流程，还降低了生产成本，不需高昂的光刻设备支持，设备的成本更低。本发明具有广泛的适用性，可以兼容目前CMOS/DMOS/BCD等工艺，具有更加广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供一基底，在所述基底上形成自下而上依次层叠的刻蚀终止层、第一介质层、辅助介质层及第二介质层；
以光刻胶层为刻蚀阻挡层，图形化所述第二介质层，形成从所述第二介质层的上表面向下延伸的第一开口图形，所述第一开口图形的底部具有显露部分所述辅助介质层的第二开口图形；
以所述光刻胶层和所述第一开口图形的底部剩余的第二介质层为刻蚀阻挡层，基于所述第二开口图形去除所述辅助介质层，以在所述第二开口图形的底部露出所述第一介质层；
继续以所述光刻胶层为刻蚀阻挡层，基于所述第一开口图形和所述第二开口图形，去除所述第一介质层和所述第二介质层，直至所述第一开口图形的底部显露出所述辅助介质层时停止；
去除所述第一开口图形的底部的所述辅助介质层；
继续以所述光刻胶层为刻蚀阻挡层，去除所述第一介质层，基于所述第一开口图形形成贯穿所述第二介质层和所述辅助介质层并延伸至所述第一介质层的第一沟槽，基于所述第二开口图形形成从所述第一沟槽底部贯穿所述第一介质层并延伸至所述刻蚀终止层的第二沟槽；
去除所述光刻胶层和所述第二沟槽底部的刻蚀终止层，在所述第一沟槽中和第二沟槽中形成导电层。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于：所述以光刻胶层为刻蚀阻挡层，图形化所述第二介质层，形成从所述第二介质层的上表面向下延伸的第一开口图形，所述第一开口图形的底部具有显露部分所述辅助介质层的第二开口图形，还包括：
所述光刻胶层具有光刻胶开口图形，通过控制所述光刻胶开口图形的侧壁倾斜度来实现在所述第一开口图形的底部形成具有显露部分所述辅助介质层的第二开口图形。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于：所述以光刻胶层为刻蚀阻挡层，图形化所述第二介质层，形成从所述第二介质层的上表面向下延伸的第一开口图形，所述第一开口图形的底部具有显露部分所述辅助介质层的第二开口图形，还包括：
利用光刻机台固有的相位差在所述光刻胶层中制备光刻胶开口图形，所述光刻胶开口图形具有第一侧壁和与第一侧壁非对称的第二侧壁，所述第一侧壁与所述光刻胶开口的底面之间的夹角与所述第二侧壁与所述光刻胶开口的底面之间的夹角不同。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于：所述第一介质层包括硼磷硅玻璃层、磷硅玻璃层、氟硅氧玻璃层、未掺杂的硅玻璃层、正硅酸乙酯层、热氧化二氧化硅层及湿氧化二氧化硅层中的一种或多种；所述辅助介质层的材质包括碳化硅；所述第二介质层包括硼磷硅玻璃层、磷硅玻璃层、氟硅氧玻璃层、未掺杂的硅玻璃层、正硅酸乙酯层、热氧化二氧化硅层及湿氧化二氧化硅层中的一种或多种；所述刻蚀终止层的材质包括氮化硅及氮氧化硅中的一种。
5.根据权利要求1或4所述的半导体器件的制备方法，其特征在于：所述以所述光刻胶层和所述第一开口图形的底部剩余的第二介质层为刻蚀阻挡层，基于所述第二开口图形去除所述辅助介质层，以在所述第二开口图形的底部露出所述第一介质层，还包括：通过干法刻蚀去除所述辅助介质层，所采用的干法刻蚀气体对所述辅助介质层的刻蚀速率大于对所述第二介质层的刻蚀速率，且所述第二开口图形显露的所述辅助介质层被干法刻蚀完毕时，所述第一开口图形的底部仍有剩余的第二介质层。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于：所述干法刻蚀气体至少包含SF6及O2。
7.根据权利要求1或4所述的半导体器件的制备方法，其特征在于：所述继续以所述光刻胶层为刻蚀阻挡层，基于所述第一开口图形和所述第二开口图形，去除所述第一介质层和所述第二介质层，直至所述第一开口图形的底部显露出所述辅助介质层时停止，还包括：通过干法刻蚀去除所述第一介质层和所述第二介质层，所采用的干法刻蚀气体对所述第一介质层和所述第二介质层的刻蚀速率大于对所述辅助介质层的刻蚀速率，且基于所述第二开口图形对所述第一介质层的去除厚度小于所述第一介质层的厚度。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于：所述干法刻蚀气体包含CF4/CHF3/Ar、CF4/CHF3/Ar/O2、C4F8/O2/Ar、C4F8/O2/CO/Ar、C4F6/O2/Ar、C4F6/O2/CO/Ar、C5F8/O2/Ar及C5F8/O2/CO/Ar气体组合中的一种或多种。
9.一种半导体器件，其特征在于：所述半导体器件是采用如权利要求1-8任意一项所述的导体器件的制备方法制作得到，包括介质层及位于所述介质层中的第一沟槽与第二沟槽，所述第一沟槽自所述介质层的上表面往下延伸，且所述第一沟槽的槽深小于所述介质层的厚度，所述第二沟槽自所述第一沟槽的底面往下延伸并贯穿所述介质层，所述第一沟槽及所述第二沟槽中设有导电层。
10.根据权利要求9所述的半导体器件，其特征在于：所述第二沟槽位于所述第一沟槽底部的边缘处。
11.根据权利要求9所述的半导体器件，其特征在于：所述导电层的材质包括Cu、W、Al、Ag及Au中的至少一种，所述导电层作为导电互连层。
12.根据权利要求9所述的半导体器件，其特征在于：所述第一沟槽的槽深大于所述第二沟槽的槽深。
CN202111057260.9A 2021-09-09 2021-09-09 一种半导体器件及其制备方法 Pending CN115799165A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111057260.9A CN115799165A (zh) 2021-09-09 2021-09-09 一种半导体器件及其制备方法
PCT/CN2022/099406 WO2023035717A1 (zh) 2021-09-09 2022-06-17 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111057260.9A CN115799165A (zh) 2021-09-09 2021-09-09 一种半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115799165A true CN115799165A (zh) 2023-03-14

Family

ID=85473251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111057260.9A Pending CN115799165A (zh) 2021-09-09 2021-09-09 一种半导体器件及其制备方法

Country Status (2)

Country Link
CN (1) CN115799165A (zh)
WO (1) WO2023035717A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774032B1 (en) * 2003-05-30 2004-08-10 Intel Corporation Method of making a semiconductor device by forming a masking layer with a tapered etch profile
US7094683B2 (en) * 2003-08-04 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene method for ultra low K dielectrics
US7271056B2 (en) * 2005-07-12 2007-09-18 United Microelectronics Corp. Method of fabricating a trench capacitor DRAM device
CN102044488A (zh) * 2009-10-20 2011-05-04 无锡华润上华半导体有限公司 双镶嵌结构及其制作方法
CN103972164B (zh) * 2014-05-21 2017-01-18 上海华力微电子有限公司 铜互连大马士革工艺方法
US9735028B2 (en) * 2015-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with fine line pitch and fine end-to-end space

Also Published As

Publication number Publication date
WO2023035717A1 (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
JP5562087B2 (ja) ビア構造とそれを形成するビアエッチングプロセス
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
US6331479B1 (en) Method to prevent degradation of low dielectric constant material in copper damascene interconnects
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
US20050176239A1 (en) Method for making contact making connections
CN1661799B (zh) 半导体器件
US6566236B1 (en) Gate structures with increased etch margin for self-aligned contact and the method of forming the same
CN109309042A (zh) 半导体器件及其形成方法
TW200824002A (en) Method for fabricating semiconductor device
CN115799165A (zh) 一种半导体器件及其制备方法
KR20020051715A (ko) 반도체 소자 제조방법
CN109427650A (zh) 半导体结构及其形成方法
JPH10116904A (ja) 半導体装置の製造方法
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
CN104078418A (zh) 半导体器件制造方法
KR100598246B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100523656B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3803516B2 (ja) ドライエッチング方法及び半導体装置の製造方法
KR100694975B1 (ko) 반도체 소자의 금속배선 형성방법
KR100619401B1 (ko) 반도체 소자의 제조 방법
TW413904B (en) Method for forming a dual damascene structure on the surface of a semiconductor chip
KR101031480B1 (ko) 반도체소자의 콘택홀 형성방법
JP2023553604A (ja) セルフアラインされたトップ・ビア

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination