CN103972164B - 铜互连大马士革工艺方法 - Google Patents

铜互连大马士革工艺方法 Download PDF

Info

Publication number
CN103972164B
CN103972164B CN201410217938.9A CN201410217938A CN103972164B CN 103972164 B CN103972164 B CN 103972164B CN 201410217938 A CN201410217938 A CN 201410217938A CN 103972164 B CN103972164 B CN 103972164B
Authority
CN
China
Prior art keywords
layer
silicon nitride
photoresist
top layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410217938.9A
Other languages
English (en)
Other versions
CN103972164A (zh
Inventor
王福喜
曾林华
任昱
吕煜坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410217938.9A priority Critical patent/CN103972164B/zh
Publication of CN103972164A publication Critical patent/CN103972164A/zh
Application granted granted Critical
Publication of CN103972164B publication Critical patent/CN103972164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种铜互连大马士革工艺方法，包括：在下部铜层上沉积第一氮化硅层、顶层通孔氧化层、第二氮化硅层以及第一光刻胶；利用形成图案的第一光刻胶对第二氮化硅层进行刻蚀以形成第二氮化硅层沟槽；在第二氮化硅层上布置顶层沟槽氧化层和第二光刻胶，并形成第二光刻胶的图案；利用第二光刻胶对顶层沟槽氧化层、第二氮化硅层、顶层通孔氧化层和第一氮化硅层进行刻蚀，在顶层沟槽氧化层和第二氮化硅层中形成与第二光刻胶的图案相对应的沟槽，在顶层通孔氧化层和第一氮化硅层中形成与第二氮化硅层沟槽相对应的沟槽；利用铜对顶层沟槽氧化层、第二氮化硅层、顶层通孔氧化层和第一氮化硅层中的沟槽进行填充，执行化学机械研磨，以形成与下部铜层的电气连接。

Description

铜互连大马士革工艺方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种铜互连大马士革工艺方法。
背景技术
在传统的55NM UTV(大尺寸顶层通孔)&UTM(大尺寸顶层沟槽)主流的整个工艺流程中，一般采用先形成UTV顶层通孔再通过UTM膜淀积，UTM光刻，刻蚀形成UTM结构的工艺流程，这是一种采用比较简单的单大马士革工艺流程。其优点是工艺比较简单，容易实现。缺点有：1)经过两次铜化学机械研磨，成本较高；同时两层铜之间的接触电阻受独立刻蚀的影响，其阻值较大；2)UTM刻蚀时(步骤⑤所示)需要严格控制大尺寸结构非铜层停止区域氧化层损失量；3)非自对准光刻工艺。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在原单大马士革工艺流程的基础上经过优化的先部分通孔刻蚀后沟槽刻蚀的双大马士革制程成功解决以上问题，简化工艺流程减低成本同时提高产品品质的铜互连大马士革工艺方法。
为了实现上述技术目的，根据本发明，提供了一种铜互连大马士革工艺方法，其依次执行下述步骤：第一步骤，用于在下部铜层上依次沉积第一氮化硅层、顶层通孔氧化层、第二氮化硅层以及第一光刻胶；第二步骤，用于形成第一光刻胶的图案，并利用形成图案的第一光刻胶对第二氮化硅层进行刻蚀以形成第二氮化硅层沟槽，随后去除第一光刻胶；第三步骤，用于在第二氮化硅层上依次布置顶层沟槽氧化层和第二光刻胶，并且形成第二光刻胶的图案；第四步骤，用于利用形成图案的第二光刻胶对顶层沟槽氧化层、第二氮化硅层、顶层通孔氧化层和第一氮化硅层进行刻蚀，从而在顶层沟槽氧化层和第二氮化硅层中形成与第二光刻胶的图案相对应的沟槽，并且在顶层通孔氧化层和第一氮化硅层中形成与第二氮化硅层沟槽相对应的沟槽；第五步骤，用于利用铜对顶层沟槽氧化层、第二氮化硅层、顶层通孔氧化层和第一氮化硅层中的沟槽进行填充，随后执行化学机械研磨，以形成与下部铜层的电气连接。
优选地，第四步骤可具体包括依次执行的下述处理：
第一刻蚀处理，用于利用形成图案的第二光刻胶作为掩模，首先采用CF4和/或CHF3气体对顶层沟槽氧化层执行第一蚀速以部分地刻蚀顶层沟槽氧化层而未暴露出第二氮化硅层，随后利用C4F6和O2气体实现对顶层沟槽氧化层执行进一步的高选择比刻蚀以暴露出第二氮化硅层；
第二刻蚀处理，用于利用形成图案的第二光刻胶作为掩模，首先采用C4F6和O2气体对顶层通孔氧化层进行高选择比刻蚀，以便在顶层通孔氧化层中形成与第二氮化硅层沟槽相对应的沟槽以部分暴露第一氮化硅层；
第三刻蚀处理，用于原位去除第二光刻胶以及暴露的第一氮化硅层和第二氮化硅层。
优选地，所述铜互连大马士革工艺方法用于55NM UTV &UTM工艺。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至7示意性地示出了根据本发明优选实施例的铜互连大马士革工艺方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至7示意性地示出了根据本发明优选实施例的铜互连大马士革工艺方法的各个步骤。
具体地，如图1至7所示，根据本发明优选实施例的铜互连大马士革工艺方法包括依次执行下述步骤：
第一步骤，用于在下部铜层10上依次沉积第一氮化硅层20(作为刻蚀阻止层)、顶层通孔氧化层30、第二氮化硅层40以及第一光刻胶50，如图1所示。
第二步骤，用于形成第一光刻胶50的图案，并利用形成图案的第一光刻胶50对第二氮化硅层40进行刻蚀以形成第二氮化硅层沟槽41，随后去除第一光刻胶50，如图2所示；
第三步骤，用于在第二氮化硅层40依次布置顶层沟槽氧化层60和第二光刻胶70，并且形成第二光刻胶70的图案71，如图3所示；
第四步骤，用于利用形成图案的第二光刻胶70对顶层沟槽氧化层60、第二氮化硅层40、顶层通孔氧化层30和第一氮化硅层20进行刻蚀，从而在顶层沟槽氧化层60和第二氮化硅层40中形成与第二光刻胶70的图案71相对应的沟槽，并且在顶层通孔氧化层30和第一氮化硅层20中形成与第二氮化硅层沟槽41相对应的沟槽，如图6所示；
其中，第四步骤可具体包括依次执行的下述处理：
第一刻蚀处理，用于利用形成图案的第二光刻胶70作为掩模，首先采用CF4和/或CHF3气体对顶层沟槽氧化层60执行快刻的第一蚀速以部分地刻蚀顶层沟槽氧化层60(未暴露出第二氮化硅层40)，随后利用C4F6和O2气体实现对顶层沟槽氧化层60执行进一步的高选择比刻蚀以暴露出第二氮化硅层40，如图4所示；
第二刻蚀处理，用于利用形成图案的第二光刻胶70作为掩模，首先采用C4F6和O2气体对顶层通孔氧化层30进行高选择比刻蚀，以便在顶层通孔氧化层30中形成与第二氮化硅层沟槽41相对应的沟槽以部分暴露第一氮化硅层20，如图5所示；其中，可能部分地减薄第二氮化硅层40；
第三刻蚀处理，用于原位去除第二光刻胶70以及暴露的第一氮化硅层20和第二氮化硅层40，如图6所示。
第五步骤，用于利用铜对顶层沟槽氧化层60、第二氮化硅层40、顶层通孔氧化层30和第一氮化硅层20中的沟槽进行填充，随后执行化学机械研磨，以形成与下部铜层10的电气连接70。
由此，本发明提出采用先用氮化硅作为硬掩膜形成大尺寸顶层通孔图形，再在大尺寸顶层沟槽膜淀积并大尺寸顶层沟槽光刻曝光后用一体化刻蚀工艺，这是一种经过优化的先部分通孔刻蚀后沟槽刻蚀(VIA partial first trench later)的双大马士革制程。相对传统的单大马士革制程采用优化后的双大马士革工艺有以下几点优点：
1)减少一次大尺寸顶层通孔的铜机械化学研磨制程，降低成本同时提高产品的质量；
2)由于采用一体化刻蚀大尺寸顶层沟槽和大尺寸顶层通孔的铜是一次性淀积，降低并改善了铜接触电阻；
3)消除了原工艺流程在大尺寸顶层沟槽刻蚀后大块非铜停止区域容易出现氧化层过刻蚀的问题；
4)实现了大尺寸顶层沟槽对大尺寸顶层通孔自对准工艺。
应用本发明可以简化当前55NM UTV(大尺寸顶层通孔)&UTM(大尺寸顶层沟槽)的单大马士工艺流程减低成本同时提高产品品质。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (3)

1.一种铜互连大马士革工艺方法，其特征在于依次执行下述步骤：
第一步骤，用于在下部铜层上依次沉积第一氮化硅层、顶层通孔氧化层、第二氮化硅层以及第一光刻胶；
第二步骤，用于形成第一光刻胶的图案，并利用形成图案的第一光刻胶对第二氮化硅层进行刻蚀以形成第二氮化硅层沟槽，随后去除第一光刻胶；
第三步骤，用于在第二氮化硅层上依次布置顶层沟槽氧化层和第二光刻胶，并且形成第二光刻胶的图案；
第四步骤，用于利用形成图案的第二光刻胶对顶层沟槽氧化层、第二氮化硅层、顶层通孔氧化层和第一氮化硅层进行刻蚀，从而在顶层沟槽氧化层和第二氮化硅层中形成与第二光刻胶的图案相对应的沟槽，并且在顶层通孔氧化层和第一氮化硅层中形成与第二氮化硅层沟槽相对应的沟槽；
第五步骤，用于利用铜对顶层沟槽氧化层、第二氮化硅层、顶层通孔氧化层和第一氮化硅层中的沟槽进行填充，随后执行化学机械研磨，以形成与下部铜层的电气连接。
2.根据权利要求1所述的铜互连大马士革工艺方法，其特征在于，第四步骤可具体包括依次执行的下述处理：
第一刻蚀处理，用于利用形成图案的第二光刻胶作为掩模，首先采用CF4和/或CHF3气体对顶层沟槽氧化层执行第一蚀速以部分地刻蚀顶层沟槽氧化层而未暴露出第二氮化硅层，随后利用C4F6和O2气体实现对顶层沟槽氧化层执行进一步的高选择比刻蚀以暴露出第二氮化硅层；
第二刻蚀处理，用于利用形成图案的第二光刻胶作为掩模，首先采用C4F6和O2气体对顶层通孔氧化层进行高选择比刻蚀，以便在顶层通孔氧化层中形成与第二氮化硅层沟槽相对应的沟槽以部分暴露第一氮化硅层；
第三刻蚀处理，用于原位去除第二光刻胶以及暴露的第一氮化硅层和第二氮化硅层。
3.根据权利要求1或2所述的铜互连大马士革工艺方法，其特征在于，所述铜互连大马士革工艺方法用于55NM UTV &UTM工艺。
CN201410217938.9A 2014-05-21 2014-05-21 铜互连大马士革工艺方法 Active CN103972164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410217938.9A CN103972164B (zh) 2014-05-21 2014-05-21 铜互连大马士革工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410217938.9A CN103972164B (zh) 2014-05-21 2014-05-21 铜互连大马士革工艺方法

Publications (2)

Publication Number Publication Date
CN103972164A CN103972164A (zh) 2014-08-06
CN103972164B true CN103972164B (zh) 2017-01-18

Family

ID=51241514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410217938.9A Active CN103972164B (zh) 2014-05-21 2014-05-21 铜互连大马士革工艺方法

Country Status (1)

Country Link
CN (1) CN103972164B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107391849B (zh) * 2017-07-25 2020-08-21 上海华力微电子有限公司 电阻模型及其修正方法
CN109817572A (zh) * 2019-01-22 2019-05-28 上海华虹宏力半导体制造有限公司 一种刻蚀方法及大马士革结构的制作方法
CN111599748A (zh) * 2020-05-27 2020-08-28 合肥晶合集成电路有限公司 互连结构的制造方法
CN115799165A (zh) * 2021-09-09 2023-03-14 无锡华润上华科技有限公司 一种半导体器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096655A (en) * 1998-09-02 2000-08-01 International Business Machines, Corporation Method for forming vias and trenches in an insulation layer for a dual-damascene multilevel interconnection structure
US6767825B1 (en) * 2003-02-03 2004-07-27 United Microelectronics Corporation Etching process for forming damascene structure of the semiconductor
CN101312150A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN101937869A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 无介质膜栅栏残留风险的大马士革工艺集成方法
CN102610563A (zh) * 2012-04-06 2012-07-25 上海集成电路研发中心有限公司 制备铜双大马士革结构的方法
CN102938392A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN103337476A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096655A (en) * 1998-09-02 2000-08-01 International Business Machines, Corporation Method for forming vias and trenches in an insulation layer for a dual-damascene multilevel interconnection structure
US6767825B1 (en) * 2003-02-03 2004-07-27 United Microelectronics Corporation Etching process for forming damascene structure of the semiconductor
CN101312150A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN101937869A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 无介质膜栅栏残留风险的大马士革工艺集成方法
CN102610563A (zh) * 2012-04-06 2012-07-25 上海集成电路研发中心有限公司 制备铜双大马士革结构的方法
CN102938392A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN103337476A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法

Also Published As

Publication number Publication date
CN103972164A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
US11908939B2 (en) Method of making a FinFET device including a step of recessing a subset of the fins
CN103972164B (zh) 铜互连大马士革工艺方法
TWI676292B (zh) 一種在基底上製造半導體裝置之鰭結構的方法
US7531456B2 (en) Method of forming self-aligned double pattern
US11145519B2 (en) Mechanisms for forming patterns using multiple lithography processes
US9875906B2 (en) Mechanisms for forming patterns using multiple lithography processes
US8907497B2 (en) Semiconductor device with self-aligned interconnects and blocking portions
US9070630B2 (en) Mechanisms for forming patterns
CN102315158A (zh) 形成半导体器件的接触孔的方法
US20150155176A1 (en) Sidewall height nonuniformity reduction for sidewall image transfer processes
US9117822B1 (en) Methods and structures for back end of line integration
US10461145B2 (en) Method for fabricating magnetic core
CN109872967A (zh) 制造半导体装置的方法
US11417525B2 (en) Multiple patterning with mandrel cuts defined by block masks
CN105489590B (zh) 嵌入式金属-绝缘体-金属电容器
TW201603190A (zh) 半導體裝置及其製造方法
CN106206263A (zh) 半导体集成电路的制造方法
US20130280909A1 (en) Metal cut process flow
US8541311B2 (en) Integrated circuit fabrication methods utilizing embedded hardmask layers for high resolution patterning
CN109494149B (zh) 半导体结构的制作方法
US7638394B2 (en) Method for fabricating trench MOSFET
US7759256B2 (en) Micro-electro-mechanical system device and method for making same
CN104681484B (zh) 一种半导体器件的制造方法
CN105097531B (zh) 一种半导体器件终端结构的制造方法
CN108054137B (zh) 金属互连结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant