CN102938392A - 一种铜互联线的制作工艺 - Google Patents
一种铜互联线的制作工艺 Download PDFInfo
- Publication number
- CN102938392A CN102938392A CN2012104325075A CN201210432507A CN102938392A CN 102938392 A CN102938392 A CN 102938392A CN 2012104325075 A CN2012104325075 A CN 2012104325075A CN 201210432507 A CN201210432507 A CN 201210432507A CN 102938392 A CN102938392 A CN 102938392A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- interconnection line
- copper interconnection
- manufacture craft
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造领域,尤其涉及一种铜互联线的制作工艺。本发明提出一种铜互联线的制作工艺,通过在沟槽优先的铜互联工艺中采用多胺化合物材料于双重曝光技术中的两层光阻之间形成隔离膜,并依次将光阻中的通孔和金属槽结构转移至介质层,从而替代了传统将金属槽刻蚀和通孔刻蚀分为两个独立步骤的现有工艺,有效地减少了双大马士革金属互连线工艺中的刻蚀步骤,提高产能、减少制作成本。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种铜互联线的制作工艺。
背景技术
随着半导体芯片的集成度不断提高,晶体管的特征尺寸在不断缩小。
当晶体管的特征尺寸进入到130纳米技术节点之后,由于铝的高电阻特性,铜互连逐渐替代铝互连成为金属互连的主流,现在广泛采用的铜导线的制作方法是大马士革工艺的镶嵌技术,其中沟槽优先双大马士革工艺是实现铜导线和通孔铜一次成形的方法之一。
图1a-1f为本发明背景技术中沟槽优先双大马士革工艺的结构流程示意图;如图1a-1f所示,沉积低介电常数介质层12覆盖硅衬底11的上表面后,涂布光刻胶13覆盖介质层12的上表面,依次采用光刻、刻蚀工艺于介质层12中形成金属槽14后,再次涂布光刻胶15充满金属槽14并覆盖剩余的介质层12的上表面,经过光刻、刻蚀工艺后,于金属槽14的底部形成贯穿至硅衬底11的上表面的通孔16,最后利用金属沉积工艺和化学机械研磨工艺,形成金属导线17和金属通孔18。
而当晶体管的特征尺寸微缩进入到32纳米及其以下技术节点后,单次光刻曝光已经不能满足制作密集线阵列图形所需的分辨率,于是双重图形(double patterning)成形技术被广泛应用于制作32纳米及其以下技术节点的密集线阵列图形。
图2a-2e为本发明背景技术中双重图形成形工艺的结构流程示意图;如图2a-2e所示,在衬底硅21上依次沉积衬底膜22、硬掩膜23和光刻胶24,对光刻胶24进行曝光、显影后,形成光阻,并以该光阻为掩膜回蚀部分硬掩膜23至衬底膜22的上表面,去除上述光阻后形成第一光刻图形25和金属槽26,且第一光刻图形25和金属槽26的长度比例为1:3;之后,涂布第二光刻胶27覆盖第一光刻图形25的侧壁及其上表面和衬底膜22暴露的上表面,曝光、显影后,去除多余的光刻胶,于金属槽26中间部位形成与第一光刻图形25相同长度的第二光刻图形28;最后,以第一光刻图形25和第二光刻图形28为掩膜部分刻蚀衬底膜22至硅衬底21的上表面,去除上述的第一光刻图形25和第二光刻图形28后,形成目标线条29和金属槽结构210,且目标线条29和金属槽结构210的长度比例为1:1,即目标线条29和金属槽结构210组合形成密集线阵列图形。由于,双重图形成形技术需要两次光刻和刻蚀,其成本远大于传统的单次曝光成形技术。因此,降低双重图形成形技术的成本成为新技术开发的方向之一。
发明内容
针对上述存在的问题,本发明揭示了一种沟槽优先铜互连制作方法,主要是一种采用双重曝光技术和可形成硬膜的光刻胶来制作双大马士革金属互连的工艺。
本发明的目的是通过下述技术方案实现的:
一种铜互联线的制作工艺,其中,包括以下步骤:
步骤S1:在一硅衬底的上表面沉积一低介电常数介质层后,涂布可形成硬掩膜的第一光刻胶覆盖所述低介电常数介质层;
步骤S2:曝光、显影后,去除多余的第一光刻胶,形成具有金属槽结构的第一硬掩膜光阻;
步骤S3:涂布固化材料覆盖所述第一硬掩膜光阻的表面,固化形成隔离膜;
步骤S4:涂布可形成硬掩膜的第二光刻胶充满所述金属槽结构并覆盖所述硬掩膜光阻的上表面;
步骤S5:曝光、显影后,去除多余的第二光刻胶,形成具有通孔结构的第二硬掩膜光阻;
步骤S6:采用刻蚀工艺,依次将所述第二硬掩膜光阻中的通孔结构和所述第一硬掩膜光阻中的金属槽结构转移至所述低介电常数介质层后,继续金属沉积工艺和研磨工艺,以形成导线金属和通孔金属;
其中,步骤S3中涂布固化材料固化形成所述隔离膜后,先采用酸性溶液处理多余的固化材料,再去除该多余的固化材料,形成覆盖所述第一硬掩膜光阻表面的所述隔离膜。
上述的铜互联线的制作工艺,其中,所述第一光刻胶的材质中含有硅烷基、硅烷氧基或笼形硅氧烷。
上述的铜互联线的制作工艺,其中,所述固化材料的主要成分为多胺化合物。
上述的铜互联线的制作工艺,其中,步骤S3中酸溶液含有聚丙烯酸、聚乙烯基磺酸、烷基羧酸、芳基羧酸、烷基磺酸或芳基磺酸等。
上述的铜互联线的制作工艺,其中,所述隔离膜与所述第二光刻胶不相溶。
上述的铜互联线的制作工艺,其中,所述第一光刻胶的刻蚀能力与所述第二光刻胶的刻蚀能力的比值大于1.5:1。
上述的铜互联线的制作工艺,其中,步骤S3中采用去离子水去除多余的固化材料。
上述的铜互联线的制作工艺,其中,步骤S6中先以所述第二硬掩膜光阻为掩膜刻蚀所述低介电常数介质层至所述硅衬底的上表面后,依次去除所述第二硬掩膜光阻和所述隔离膜,并以所述第一硬掩膜光阻为掩膜,部分刻蚀剩余的低介电常数介质层,去除所述第一硬掩膜光阻,于再次刻蚀后剩余的低介电常数介质层中形成金属槽和通孔。
上述的铜互联线的制作工艺,其中,沉积金属充满所述金属槽和通孔,电镀工艺后进行平坦化处理,形成所述导线金属和通孔金属。
上述的铜互联线的制作工艺,其中,采用化学机械研磨工艺进行所述平坦化处理。
综上所述,本发明一种铜互联线的制作工艺,通过采用多胺化合物材料于双重曝光技术中的两层光阻之间形成隔离膜,并依次将光阻中的通孔和金属槽结构转移至介质层,从而替代了传统将金属槽刻蚀和通孔刻蚀分为两个独立步骤的现有工艺,有效地减少了双大马士革金属互连线工艺中的刻蚀步骤,提高产能、减少制作成本。
附图说明
图1a-1f为本发明背景技术中沟槽优先双大马士革工艺的结构流程示意图;
图2a-2e为本发明背景技术中双重图形成形工艺的结构流程示意图;
图3a-3i是本发明的一种铜互联线的方法的结构流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明:
图3a-3i是本发明的一种铜互联线的方法的结构流程示意图;
如图3a-3i所示,本发明一种铜互联线的制作工艺,首先,在硅衬底31的上表面沉积低介电常数介质层32,涂布可形成硬掩膜的第一光刻胶33覆盖介质层32的上表面,曝光、显影后,去除多余的光刻胶,形成具有金属槽结构34的第一硬掩膜光阻331;其中,第一光刻胶33的材质中含有硅烷基、硅烷氧基或笼形硅氧烷等。
其次,在同一显影台内,涂布多胺化合物等固化材料35如美国专利(US20080199814)中的所公开的材料等,固化材料35覆盖第一硬掩膜光阻331的上表面和侧壁上,固化反应后,采用含有聚丙烯酸、聚乙烯基磺酸、烷基羧酸、芳基羧酸、烷基磺酸或芳基磺酸等的酸溶液先对多余的固化材料进行处理后,再采用去离子水去除该多余的固化材料(覆盖介质层32上表面的固化材料),以形成覆盖第一硬掩膜光阻331的上表面及侧壁的隔离膜36。
之后,涂布可形成硬掩膜的第二光刻胶37覆盖隔离膜36的上表面及其侧壁,且充满第一硬掩膜光阻331中的金属槽结构34,且第一光刻胶33的刻蚀能力与第二光刻胶37的刻蚀能力的比值大于1.5:1;曝光、显影后去除多余的光刻胶,形成具有通孔结构38的第二硬掩膜光阻371;其中,隔离膜36与第二光刻胶37不相溶。
最后,以第二硬掩膜光阻371为掩膜刻蚀介质层32至硅衬底31的上表面后,依次去除第二硬掩膜光阻371和隔离膜36,并以第一硬掩膜光阻331为掩膜部分刻蚀剩余的介质层后,于最终剩余的介质层321中形成金属槽39和通孔310,沉积金属如铜等充满金属槽39和通孔310,并采用电镀工艺后,采用化学机械研磨工艺进行平坦化处理,最终形成导线金属311和通孔金属321。
综上所述,由于采用了上述技术方案,本发明实施例公开一种铜互联线的制作工艺,通过采用多胺化合物材料于双重曝光技术中的两层光阻之间形成隔离膜,并依次将光阻中的通孔和金属槽结构转移至介质层,从而替代了传统将金属槽刻蚀和通孔刻蚀分为两个独立步骤的现有工艺,有效地减少了双大马士革金属互连线工艺中的刻蚀步骤,提高产能、减少制作成本。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种铜互联线的制作工艺,其特征在于,包括以下步骤:
步骤S1:在一硅衬底的上表面沉积一低介电常数介质层后,涂布可形成硬掩膜的第一光刻胶覆盖所述低介电常数介质层;
步骤S2:曝光、显影后,去除多余的第一光刻胶,形成具有金属槽结构的第一硬掩膜光阻;
步骤S3:涂布固化材料覆盖所述第一硬掩膜光阻的表面,固化形成隔离膜;
步骤S4:涂布可形成硬掩膜的第二光刻胶充满所述金属槽结构并覆盖所述硬掩膜光阻的上表面;
步骤S5:曝光、显影后,去除多余的第二光刻胶,形成具有通孔结构的第二硬掩膜光阻;
步骤S6:采用刻蚀工艺,依次将所述第二硬掩膜光阻中的通孔结构和所述第一硬掩膜光阻中的金属槽结构转移至所述低介电常数介质层后,继续金属沉积工艺和研磨工艺,以形成导线金属和通孔金属;
其中,步骤S3中涂布固化材料固化形成所述隔离膜后,先采用酸性溶液处理多余的固化材料,再去除该多余的固化材料,形成覆盖所述第一硬掩膜光阻表面的所述隔离膜。
2.根据权利要求1所述的铜互联线的制作工艺,其特征在于,所述第一光刻胶的材质中含有硅烷基、硅烷氧基或笼形硅氧烷。
3.根据权利要求1所述的铜互联线的制作工艺,其特征在于,所述固化材料的主要成分为多胺化合物。
4.根据权利要求1所述的铜互联线的制作工艺,其特征在于,步骤S3中酸溶液含有聚丙烯酸、聚乙烯基磺酸、烷基羧酸、芳基羧酸、烷基磺酸或芳基磺酸。
5.根据权利要求1所述的铜互联线的制作工艺,其特征在于,其中,所述隔离膜与所述第二光刻胶不相溶。
6.根据权利要求1所述的铜互联线的制作工艺,其特征在于,所述第一光刻胶的刻蚀能力与所述第二光刻胶的刻蚀能力的比值大于1.5:1。
7.根据权利要求1-6任意一项所述的铜互联线的制作工艺,其特征在于,步骤S3中采用去离子水去除多余的固化材料。
8.根据权利要求7所述的铜互联线的制作工艺,其特征在于,步骤S6中先以所述第二硬掩膜光阻为掩膜刻蚀所述低介电常数介质层至所述硅衬底的上表面后,依次去除所述第二硬掩膜光阻和所述隔离膜,并以所述第一硬掩膜光阻为掩膜,部分刻蚀剩余的低介电常数介质层,去除所述第一硬掩膜光阻,于再次刻蚀后剩余的低介电常数介质层中形成金属槽和通孔。
9.根据权利要求8所述的铜互联线的制作工艺,其特征在于,沉积金属充满所述金属槽和通孔,电镀工艺后进行平坦化处理,形成所述导线金属和通孔金属。
10.根据权利要求9所述的铜互联线的制作工艺,其特征在于,采用化学机械研磨工艺进行所述平坦化处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104325075A CN102938392A (zh) | 2012-11-02 | 2012-11-02 | 一种铜互联线的制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104325075A CN102938392A (zh) | 2012-11-02 | 2012-11-02 | 一种铜互联线的制作工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102938392A true CN102938392A (zh) | 2013-02-20 |
Family
ID=47697281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012104325075A Pending CN102938392A (zh) | 2012-11-02 | 2012-11-02 | 一种铜互联线的制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102938392A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367192A (zh) * | 2013-07-09 | 2013-10-23 | 上海华力微电子有限公司 | 检测通孔蚀刻不足和通孔缺失缺陷的方法 |
CN103972164A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
CN103943559B (zh) * | 2014-05-08 | 2016-09-07 | 上海华力微电子有限公司 | 金属硬掩膜结构、制造方法及铜互连结构制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350674B1 (en) * | 1999-04-05 | 2002-02-26 | Seiko Epson Corporation | Manufacturing method for semiconductor device having a multilayer interconnect |
US20040180528A1 (en) * | 2003-03-12 | 2004-09-16 | Ching-Yu Chang | Method of forming a dual-layer resist and application thereof |
CN101266941A (zh) * | 2007-03-15 | 2008-09-17 | 台湾积体电路制造股份有限公司 | 双镶嵌制造工艺 |
TW200845203A (en) * | 2006-12-06 | 2008-11-16 | Fujifilm Electronic Materials | Device manufacturing process utilizing a double patterning process |
-
2012
- 2012-11-02 CN CN2012104325075A patent/CN102938392A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350674B1 (en) * | 1999-04-05 | 2002-02-26 | Seiko Epson Corporation | Manufacturing method for semiconductor device having a multilayer interconnect |
US20040180528A1 (en) * | 2003-03-12 | 2004-09-16 | Ching-Yu Chang | Method of forming a dual-layer resist and application thereof |
TW200845203A (en) * | 2006-12-06 | 2008-11-16 | Fujifilm Electronic Materials | Device manufacturing process utilizing a double patterning process |
CN101266941A (zh) * | 2007-03-15 | 2008-09-17 | 台湾积体电路制造股份有限公司 | 双镶嵌制造工艺 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367192A (zh) * | 2013-07-09 | 2013-10-23 | 上海华力微电子有限公司 | 检测通孔蚀刻不足和通孔缺失缺陷的方法 |
CN103367192B (zh) * | 2013-07-09 | 2015-12-09 | 上海华力微电子有限公司 | 检测通孔蚀刻不足和通孔缺失缺陷的方法 |
CN103943559B (zh) * | 2014-05-08 | 2016-09-07 | 上海华力微电子有限公司 | 金属硬掩膜结构、制造方法及铜互连结构制造方法 |
CN103972164A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
CN103972164B (zh) * | 2014-05-21 | 2017-01-18 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5427104B2 (ja) | パターン形成方法 | |
US8956972B2 (en) | Method for manufacturing semiconductor thick metal structure | |
CN102938392A (zh) | 一种铜互联线的制作工艺 | |
JP2010165980A (ja) | 磁性記憶素子を用いた半導体集積回路装置の製造方法 | |
CN103337476A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
CN102760696A (zh) | 通孔优先铜互连制作方法 | |
CN103346119A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
CN103811307B (zh) | 半导体器件及其形成方法 | |
CN102810511A (zh) | 一种铜互联线的制作方法 | |
CN102738076A (zh) | 通孔优先铜互连制作方法 | |
CN102938391B (zh) | 一种铜互联线的制作工艺 | |
CN102779782A (zh) | 双大马士革浅冗余金属制备工艺 | |
CN102832107A (zh) | 一种铜互联线的制作工艺 | |
JP2000223492A (ja) | 多層配線を有する半導体装置の製造方法 | |
CN102810510A (zh) | 一种铜互连制作方法 | |
US8741676B2 (en) | Method of manufacturing OLED-on-silicon | |
CN102881645A (zh) | 通孔优先铜互连制作方法 | |
CN203134789U (zh) | 一种新型硅基低阻电感结构 | |
CN102881650B (zh) | 一种双大马士革结构的制作方法 | |
CN102832168A (zh) | 一种沟槽优先铜互连制作方法 | |
CN103268866A (zh) | 降低冗余金属耦合电容的通孔优先双大马士革铜互连方法 | |
CN115668481A (zh) | 用于形成金属互连层的方法和系统 | |
TWI473205B (zh) | 接觸窗開口的形成方法 | |
CN102097361B (zh) | 双镶嵌结构的形成方法 | |
CN108538779A (zh) | 双大马士革工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130220 |