JP5427104B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5427104B2
JP5427104B2 JP2010109193A JP2010109193A JP5427104B2 JP 5427104 B2 JP5427104 B2 JP 5427104B2 JP 2010109193 A JP2010109193 A JP 2010109193A JP 2010109193 A JP2010109193 A JP 2010109193A JP 5427104 B2 JP5427104 B2 JP 5427104B2
Authority
JP
Japan
Prior art keywords
pattern
region
resist
resist film
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010109193A
Other languages
English (en)
Other versions
JP2011238782A (ja
Inventor
孝司 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010109193A priority Critical patent/JP5427104B2/ja
Priority to US13/010,355 priority patent/US8445184B2/en
Publication of JP2011238782A publication Critical patent/JP2011238782A/ja
Application granted granted Critical
Publication of JP5427104B2 publication Critical patent/JP5427104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、一の基板に２回以上の露光を行うことによりパターンを形成するパターン形成方法に関する。
近年、半導体デバイスの微細化が極限にまで進むなか、光リソグラフィの解像度の限界を超える寸法のパターンを形成する必要が出てきている。光で解像できる最小ピッチは、光学理論により限界点が示されている。ここで、解像度はレーリー（Rayleigh）の式で示され、Ｒ＝ｋ１・λ／ＮＡ（但し、Ｒ：解像寸法、λ：光源波長、ＮＡ：レンズ開口数、ｋ１：プロセスファクタ）である。例えば、光源波長λ＝１９３ｎｍ、ＮＡ＝１．３５の水による液浸露光の条件において、最小ｋ１＝０．２５であることから、解像寸法Ｒは３５．７ｎｍとなり、限界ピッチはその２倍の７１．４ｎｍとなる。ところが、２２ｎｍ世代のデバイスでは、配線ピッチに６４ｎｍを要求されることから、従来の露光技術では不可能となる。このような状況のなか、２回の露光でパターンを別々に形成してこれらを合成することにより、パターンピッチを２倍にまで緩和する、いわゆるダブルパターニング法が提案されている。
ダブルパターニング法には、露光とエッチングとを２回ずつ繰り返すリソ・エッチ・リソ・エッチ（Litho-Etch-Litho-Etch：ＬＥＬＥ）法がある（例えば、非特許文献１を参照。）。さらに、エッチング工程を削減して工程の簡略化を図った、リソ・プロセス・リソ・エッチ（Litho-Process-Litho-Etch：ＬＰＬＥ）法も提案されている（例えば、非特許文献２を参照。）。
M. Maenhoudt et al. "Double Patterning scheme for sub-0.25 k1 single damascene structures at NA=0.75, λ＝193nm", Proceedings of SPIE, Vol. 5754 (2005), pp.1508-1518 A. Vanleenhove et al. "A litho-only approach to double Patterning", Proceedings of SPIE, Vol. 6520, (2007), pp.65202F-1 - 65202F-10
特開２００３−３０３８２４号公報
しかしながら、前記従来のダブルパターンニング法は、ＬＥＬＥ法においても、ＬＰＬＥ法においても、１回目のパターンの上に２回目のパターンを形成する際に、１回目のパターンの疎密から生じる段差によって不具合が生じる。具体的には、２回目に塗布するレジスト膜の膜厚が上記の段差によって不均一となることにより、パターン寸法に所望の値を得られないという問題が生じる。特に、配線形成工程のようにパターンに密な部と疎な部とが存在する場合には、特に顕著となる。
以下、図５（ａ）〜図５（ｅ）を用いて、従来のＬＰＬＥ法によるダブルパターニングによるパターン形成方法及び配線形成方法を説明する。
まず、図５（ａ）に示すように、基板１００の上に層間絶縁膜１０１を堆積し、堆積した層間絶縁膜１０１の上にハードマスク形成膜１０２と反射防止膜１０３とを成膜する。その後、反射防止膜１０３の上に第１のレジスト膜を塗布して成膜し、第１の露光及び第１の現像を行って、第１のレジスト膜から第１のレジストパターン１０４Ａを形成する。第１のレジストパターン１０４Ａは、パターンが比較的に密な第１の領域Ａと、パターンが第１の領域Ａと比べて疎な第２の領域Ｂとに形成される。その後、第１のレジストパターン１０４Ａに対して熱処理を行って、第１のレジストパターン１０４Ａを硬化する。
次に、図５（ｂ）に示すように、硬化した第１のレジストパターン１０４Ａの上に、第２のレジスト膜１０５を塗布して成膜する。ここで、第２の領域Ｂにおいて、第２のレジスト膜１０５は下地層として第１のレジストパターン１０４Ａが存在するため、反射防止膜１０３の表面を基準として第２のレジスト膜１０５の表面までの高さが高くなる一方、膜厚が薄くなる。これに対し、第１の領域Ａにおいては、第２のレジスト膜１０５は、下地層の第１のレジストパターン１０４Ａにおける開口部によって、反射防止膜１０３の表面を基準として第２のレジスト膜１０５の表面までの高さが低くなる一方、第１のレジストパターン１０４Ａのスペース部において、第２の領域Ｂの境界付近では膜厚が厚くなる。このようにして、第１のレジストパターン１０４Ａの疎密に依存して、第２のレジスト膜１０５の膜厚に不均一が生じる。
次に、図５（ｃ）に示すように、第２のレジスト膜１０５に対して第２の露光と第２の現像とを行って、第２のレジストパターン１０５Ａを得る。このとき、第１の領域Ａにおいては、パターン１０５ａは所望の寸法に仕上がっているのに対し、第１の領域Ａにおける第２の領域Ｂとの境界部に形成されたパターン１０５ｂは膜厚が厚いため、所望の寸法よりも太く仕上がってしまう。
次に、第１のレジストパターン１０４Ａと第２のレジストパターン１０５Ａとをマスクとして、反射防止膜１０３及びハードマスク形成膜１０２をエッチングして、ハードマスクを形成する。続いて、形成されたハードマスクを用いて、層間絶縁膜１０１をエッチングして、該層間絶縁膜１０１に配線溝パターンを形成する。その後、ハードマスクを除去すると、図５（ｄ）に示す状態を得る。ここで、第１の領域Ａの中央部において、層間絶縁膜１０１に形成された配線溝パターン１０１ａは所望の寸法に仕上がる。一方、第１の領域Ａの第２の領域Ｂとの境界部に位置する配線溝パターン１０１ｂは所望の寸法と比べてより細く形成される。
次に、図５（ｅ）に示すように、配線溝パターンが形成された層間絶縁膜１０１の上に、配線形成用の金属膜を成膜し、該金属膜の不要部分を除去することにより、層間絶縁膜１０１に埋め込まれた複数の金属配線１０６が形成される。ここでも、第１の領域Ａの中央部においては、金属配線１０６は所望の寸法に仕上がり、第２の領域Ｂとの境界部においては、金属配線１０６は細く形成されてしまう。このように、金属配線１０６の寸法ばらつきは、第２のレジスト膜１０５を塗布する際の膜厚の不均一性に由来する。
なお、図５（ｃ）において、第２のレジストパターン１０５ａ、１０５ｂのように、パターンの疎密によってパターン幅が異なるのは、第２のレジスト膜１０５がポジ型の場合、第２のレジスト膜１０５の膜厚が厚い領域では、その膜厚が薄い領域と比べて露光量が不足するからである。
本発明は、前記の問題に鑑み、パターン形成にダブルパターニング法を用いる場合に、パターンの疎密に拘わらず、所望のパターンを形成できるようにすることを目的とする。
前記の目的を達成するため、本発明は、パターン形成方法を、パターンが密な領域と接する該パターンが疎な領域に第１のレジスト膜からダミーパターンを形成し、その後形成する第２のレジスト膜により、ダミーパターンを埋め込む構成とする。
具体的に、本発明に係るパターン形成方法は、基板の上に、第１のレジスト膜を形成する工程（ａ）と、第１のレジスト膜に第１の露光光を選択的に照射し、第１の現像を行なうことにより、配線溝パターンを含む第１の領域に第１のパターンを形成すると共に、第１の領域と接続され且つ配線溝パターンと比べてパターン密度が疎である第２の領域に第１のダミーパターンを形成する工程（ｂ）と、第１のパターン及び第１のダミーパターンが形成された第１のレジスト膜を硬化する工程（ｃ）と、工程（ｃ）よりも後に、硬化された第１のレジスト膜の上に、第２のレジスト膜を形成する工程（ｄ）と、第２のレジスト膜に第２の露光光を選択的に照射し、第２の現像を行なうことにより、第１の領域に第２のパターンを形成する工程（ｅ）とを備え、工程（ｅ）において、第１の領域には、第１のパターン及び第２のパターンにより配線溝パターンを含む開口部が形成される一方、第２の領域は、第１のダミーパターンの開口部が第２のレジスト膜によって埋められる。
本発明のパターン形成方法によると、工程（ｅ）において、第１の領域には、第１のパターン及び第２のパターンにより配線溝パターンを含む開口部が形成される一方、第２の領域は、第１のダミーパターンの開口部が第２のレジスト膜によって埋められる。このため、第２の領域に形成される第２のレジスト膜は、第１のダミーパターンが埋められるので、第１の領域の第２の領域との境界部分において、膜厚が第１の領域よりも厚くなることがない。従って、第１の領域において、第２のパターンを所望の寸法に仕上げることができる。
本発明のパターン形成方法は、工程（ｅ）において、第２の領域における第１のレジスト膜の上に、該第１のレジスト膜を露出する開口部を有する第２のダミーパターンを形成してもよい。
このように、第２のダミーパターンに開口部を形成しても、該開口部が第１のレジスト膜の上に開口されている限りは、基板が露出しないことから、不要なパターン（ダミーパターン）が基板に形成されることがない。
本発明のパターン形成方法は、工程（ｂ）において、第２の領域における第１のダミーパターンとして、第１の領域の外周部に開口部を形成してもよい。
本発明のパターン形成方法において、第１のダミーパターンの開口部は、第１のパターンの開口部と接続していてもよい。
本発明のパターン形成方法において、第２の領域は、第２のレジスト膜の塗布膜厚をＴとした場合に、第１の領域との境界から２Ｔの距離よりも内側の領域であってもよい。
この場合に、工程（ｅ）において、第２のダミーパターンは、第２の領域の全体に形成してもよい。
また、この場合に、工程（ｂ）において、第１のダミーパターンの開口率は、第１のパターンの開口率の±２０％以内であってよい。
また、この場合に、第１のダミーパターン及び第２のダミーパターンの少なくとも一方は、第２の領域の外側の第３の領域に形成されていてもよい。
なお、ダミーパターンとは、回路設計時には存在せず、電気特性的に電流を流す配線として機能しないパターンであり、その形状については、特に問われない。
本発明に係るパターン形成方法によると、ダブルパターニングを行う際に、最初に形成されるレジストパターンの疎密に拘わらず、２回目以降の露光に際して所望の寸法のレジストパターンを形成することができる。
図１（ａ）〜図１（ｅ）は本発明の第１の実施形態に係るパターン形成方法を示す工程順の断面図であり、図１（ａ）は図２（ａ）のＩａ−Ｉａ線における断面図であり、図１（ｃ）は図２（ｃ）のＩｃ−Ｉｃ線における断面図である。 図２（ａ）〜図２（ｃ）は本発明の第１の実施形態に係るパターン形成方法を示す工程順の平面図であり、図２（ａ）は第１の露光後の第１のレジストパターンの平面図であり、図２（ｂ）は第２の露光後の第２のレジストパターンの平面図であり、図２（ｃ）は第２の露光後の第１のレジストパターンと第２のレジストパターンとを重ね合わせた平面図である。 図３は２回の露光により形成された金属配線パターンの理想状態を示す平面図である。 図４（ａ）〜図４（ｃ）は本発明の第２の実施形態に係るパターン形成方法を示す工程順の平面図であり、図４（ａ）は第１の露光後の第１のレジストパターンの平面図であり、図４（ｂ）は第２の露光後の第２のレジストパターンの平面図であり、図４（ｃ）は第２の露光後の第１のレジストパターンと第２のレジストパターンとを重ね合わせた平面図である。図４（ｄ）は図４（ａ）のIVｄ−IVｄ線における断面図であり、図４（ｅ）は図４（ｃ）のIVｅ−IVｅ線における断面図である。 図５（ａ）〜図５（ｅ）は従来のパターン形成方法を示す工程順の断面図である。
（第１の実施形態）
本発明の第１の実施形態に係るパターン形成方法について図１（ａ）〜図１（ｅ）及び図２（ａ）〜図２（ｃ）を参照しながら説明する。
第１の実施形態においては、ダブルパターニング法のうち、リソ・プロセス・リソ・エッチ（ＬＰＬＥ）法を用いたパターン形成方法を行う。
まず、図１（ａ）に示すように、例えばシリコン（Ｓｉ）からなる基板１の上に、酸化シリコン（ＳｉＯ２）を主成分とする層間絶縁膜２を堆積し、堆積した層間絶縁膜２の上に、公知のハードマスク形成膜３と反射防止膜４とを成膜する。その後、反射防止膜４の上に第１のレジスト膜を塗布して成膜し、第１の露光及び第１の現像を行って、第１のレジスト膜から第１のレジストパターン５Ａを形成する。第１のレジストパターン５Ａは、パターンが比較的に密な第１の領域Ａに形成される第１パターン５ａと、第１の領域Ａと接続され且つ該第１の領域Ａと比べてパターンが疎な第２の領域Ｂに形成されるダミーパターン５ｂとから構成される。ここで、パターンが比較的に密な第１の領域Ａは配線パターン形成領域であり、第１の領域Ａよりもパターンが疎な第２の領域Ｂとは、第１の領域Ａを囲む領域であって、且つレジスト膜の塗布膜厚をＴとしたときに、第１の領域Ａの境界から２Ｔの距離の内側に位置する領域をいう。さらに、ここでは、第２の領域Ｂの外側に、第３の領域Ｃを設けている。
第１の実施形態においては、第１のレジストパターン５Ａにおける最小寸法が３２ｎｍであり、第２のレジスト膜の塗布膜厚は１００ｎｍとしている。従って、第２の領域Ｂは、第１の領域Ａとの境界から２Ｔｎｍ、すなわち膜厚の２倍の２００ｎｍまでの範囲である。第２の領域Ｂには配線パターンは存在せず、この第２の領域Ｂに新たにダミーパターン５ｂを形成する。なお、ダミーパターン５ｂの平面形状は任意である。
図１（ａ）と対応する図２（ａ）に示すように、例えば、ダミーパターン５ｂは、第１の領域Ａ内の第１パターン５ａと同様の方向に延びる直線状のラインパターンを、上下に２本、左右に２本配置し、残りの部分をスペースとしている。第１の露光で形成するダミーパターン５ｂの開口率は、第１の露光時における第１の領域Ａの開口パターンの開口率に対して±２０％以内に設定するのが望ましい。このように、第２の領域Ｂの開口率を第１の領域Ａの開口率に近づけることにより、第２の露光前に塗布する第２のレジスト膜の膜厚が厚くなりすぎたり、薄くなりすぎたりすることを防ぐことができる。
その後、第１のレジストパターン５Ａを所定の熱処理により硬化する。
次に、図１（ｂ）に示すように、硬化した第１のレジストパターン５Ａの上に、第２のレジスト膜９を塗布して成膜する。このとき、第２の領域Ｂに形成された第２のレジスト膜９は、下地層である第１のレジストパターン５Ａの各開口部にその一部が入り込む。これにより、第２のレジスト膜９の膜厚は、第３の領域Ｃとの境界部分で変化するため、第１の領域Ａにおいては、その全体にわたって、反射防止膜４の表面を基準として第２のレジスト膜９の表面までの高さがほぼ均一となる。すなわち、第１の領域Ａ内においては、第１のレジストパターン５Ａのスペース部において、第２のレジスト膜９の膜厚がほぼ同一となる。
次に、図１（ｃ）に示すように、第２のレジスト膜９に対して第２の露光及び第２の現像を行って、第２のレジスト膜９から第２のレジストパターン９Ａを形成する。このとき、第１の領域Ａの中央部には、第２のレジストパターン９Ａの第２パターン９ａと第１のレジストパターン５Ａの第１パターン５ａとから第１の開口パターン１０が形成される。これと同時に、第１の領域Ａの第２の領域Ｂとの境界部には、第２のレジストパターン９Ａの第２パターン９ａと第１のレジストパターン５Ａの第１パターン５ａとから第２の開口パターン１１が形成される。さらに、第１の領域Ａの中央部に形成された第１の開口パターン１０とその境界部に形成された第２の開口パターン１１とは、いずれも所望の寸法に仕上がっている。また、本実施形態の特徴として、第２のレジストパターン９Ａに対して、第１のレジストパターン５Ａに形成されていたダミーパターン５ｂの開口部には、ダミーの開口パターンを形成しない。
次に、第１のレジストパターン５Ａと第２のレジストパターン９Ａとをマスクとして、反射防止膜４及びハードマスク形成膜３をエッチングして、ハードマスク形成膜３からハードマスク（図示せず）を形成する。続いて、形成されたハードマスクを用いて、層間絶縁膜２をエッチングして、該層間絶縁膜２の上部に複数の配線溝パターン２ａを形成する。その後、ハードマスクを除去すると、図１（ｄ）に示す状態を得る。このとき、第１の領域Ａに形成された配線溝パターン２ａは、中央部でも境界部でも所望の寸法に仕上がる。
次に、図１（ｅ）に示すように、配線溝パターン２ａが形成された層間絶縁膜２の上に、めっき法、物理的気相堆積（ＰＶＤ）法又は化学的気相堆積（ＣＶＤ）法等により、銅（Ｃｕ）又はアルミニウム（Ａｌ）等からなる配線形成用の金属膜を成膜して、各配線溝パターン２ａを埋め込む。その後、金属膜の不要部分を化学機械研磨（ＣＭＰ）法等により除去することにより、層間絶縁膜２に埋め込まれた複数の金属配線１４ａ、１４ｂを形成する。
第１の実施形態においては、第１の領域Ａの中央部に形成された第１の金属配線１４ａと、第１の領域Ａの境界から外側に２００ｎｍの範囲にある第２の領域Ｂの境界部の近傍に形成された第２の金属配線１４ｂとは、共に所望の寸法に仕上がる。さらに、図１（ｃ）に示すように、本実施形態においては、第１のレジストパターン５Ａに形成したダミーパターン５ｂを第２のレジスト膜９によって埋め込むため、層間絶縁膜２に不要なダミー配線が形成されることがない。
次に、第１の実施形態に係るパターン形成方法を、図２（ａ）〜図２（ｃ）及び図３を参照しながら説明する。
図３は２回の露光により形成された金属配線パターン５０の理想状態の平面構成を示している。図３に示すように、金属配線パターン５０は配線が比較的に密に形成されており、また、配線パターンの周囲には他の配線が配置されていない。このような配線パターンをリソ・プロセス・リソ・エッチ法によるダブルパターニング法で形成する場合、レジストパターンを２つに分割して２回の露光により形成する必要がある。
第１の実施形態においては、図２（ａ）に示す第１のレジストパターン５Ａと、図２（ｂ）に示す第２のレジストパターン９Ａとから、両パターン５Ａ、９Ａを合成した図２（ｃ）に示す第２の露光後のレジストパターンを形成する。
図２（ａ）に示すように、第１の露光後に形成された、第１の領域Ａの第１のレジストパターン５Ａを構成する第１パターン５ａは所望の寸法に形成されている。また、第２の領域Ｂには、第１のレジストパターン５Ａを構成するダミーパターン５ｂが形成されている。
さらに、図２（ａ）に示すように、第２の領域Ｂに形成されるダミーパターン５ｂの開口部と、第１の領域Ａに形成される第１パターン５ａの開口部とは互いに繋がっていてもよい。このようにすると、第１の領域Ａと第２の領域Ｂとの境界部分にレジストが存在しないため、後工程の第２のレジスト膜９の塗布時の第１の領域Ａ内における膜厚の均一性が向上するという効果を得る。
なお、第２の領域Ｂに形成したダミーパターン５ｂのさらに外周部に位置する第３の領域Ｃにおいても、第１のレジストパターン５Ａが形成されている。
次に、図２（ｂ）に、第２の露光及び第２の現像後の第２のレジストパターン９Ａの平面構成を示す。ここでは、説明の便宜上、第１のレジストパターン５Ａを図示しておらず、図２（ｃ）に第１のレジストパターン５Ａと第２のレジストパターン９Ａとを重ね合わせた状態を示す。図２（ｂ）に示すように、第１の領域Ａにおける第２のレジストパターン９Ａの第２パターン９ａは境界部付近も含め全て所望の寸法に形成されている。これは、図１（ｂ）及び図２（ａ）に示すように、第２の領域Ｂに形成した第１のレジストパターン５Ａのダミーパターン５ｂの開口部に第２のレジスト膜９が入り込むことにより、第１の領域Ａにおいて、第２のレジスト膜９の膜厚がほぼ等しくなるためである。
図２（ｃ）に示すように、第１の領域Ａにおいて、第１のレジストパターン５Ａの第１パターン５ａと、第２のレジストパターン９Ａの第２パターン９ａとから形成される各開口部が最終的に金属配線パターンとなる。第１パターン５ａ及び第２パターン９ａにおける各開口部の寸法は、前述したように所望の寸法に仕上がっている。また、第１の露光及び第１の現像により第２の領域Ｂに形成された第１のレジストパターン５Ａのダミーパターン５ｂは、その後に、第２の領域Ｂに形成される第２のレジストパターン９Ａによって覆われる。すなわち、第１のレジストパターン５Ａのダミーパターン５ｂの開口部は、第２のレジストパターン９Ａによって埋め込まれる。これにより、第２の領域Ｂに形成されたダミーパターン５ｂには開口部がなくなる。
この後、図１で説明したように、金属配線パターンを転写したハードマスクを用いて、層間絶縁膜２をエッチングして配線溝パターン２ａを形成し、形成した配線溝パターン２ａに金属膜を埋め込み、さらに、余剰の金属膜を除去すると、図３に示す金属配線パターン５０と同等の金属配線パターンを得る。このとき、得られた金属配線パターンは設計通りに仕上がっており、不要なダミー金属配線が形成されることもない。従って、不要なダミー金属配線による配線間の寄生容量の増大を防止することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係るパターン形成方法について図４（ａ）〜図４（ｅ）を参照しながら説明する。図４において、図１及び図２に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図４（ａ）及び図４（ｄ）に示すように、第２の実施形態においては、第１のレジストパターン５Ａにおける第２の領域Ｂ及びその外側の第３の領域Ｃの全面にわたって、いわゆる市松模様状に、上下左右に交互に開口部を有するダミーパターン５ｂを形成する。
このように、第１のレジストパターン５Ａに形成するダミーパターン５ｂを、第２の領域Ｂ及び第３の領域Ｃの全面に形成することにより、後述するように、ダミーパターン５ｂによる露光時のフレア及び現像時に生じる影響を、第１の領域Ａに形成される第１パターン５ａと同程度に近づけることができる。このとき、第２の領域Ｂに形成されたダミーパターン５ｂの開口率は第１の領域Ａの第１パターン５ａの開口率と同一か又は±２０％以内に設定することが望ましい。このように、第２の領域Ｂにおけるダミーパターン５ｂの開口率を第１の領域Ａの第１パターン５ａの開口率に近づけることにより、第２の露光前に塗布する第２のレジスト膜９の膜厚が厚くなり過ぎたり、薄くなり過ぎたりすることを防止できる。
さらに、第１のレジストパターン５Ａにおいて、第２の領域Ｂに形成されたダミーパターン５ｂの開口部と、第１の領域Ａに形成された第１パターン５ａの開口部とは互いに繋がっていてもよい。このようにすると、第１の領域Ａと第２の領域Ｂとの境界部分にレジストパターンが存在しないことにより、後工程で成膜される第２のレジスト膜９における塗布時の膜厚の均一性が向上する。
次に、図４（ｂ）に、第２の露光及び第２の現像後における第２のレジストパターン９Ａの平面構成を示す。ここでは、説明の便宜上、第１のレジストパターン５Ａを図示しておらず、図４（ｃ）に第１のレジストパターン５Ａと第２のレジストパターン９Ａとを重ね合わせた状態を示す。図４（ｂ）に示すように、第２の領域Ｂ及び第３の領域Ｃに形成された第２のレジストパターン９Ａが、第２の領域Ｂ及び第３の領域Ｃに形成された第１のレジストパターン５Ａにおける市松模様を持つダミーパターン５ｂの各開口部をそれぞれ埋めている。具体的には、第２の領域Ｂ及び第３の領域Ｃに形成された第２のレジストパターン９Ａは、ダミーパターンとして、第１のレジストパターン５Ａのダミーパターン５ｂを反転した市松模様を持つ。すなわち、第２のレジストパターン９Ａは、複数の開口部を有するものの、各開口部は第１のレジスト膜の上にのみ形成されている。従って、反射防止膜４は第１のレジストパターン５Ａ及び第２のレジストパターン９Ａのいずれかで必ず覆われているため、反射防止膜４が露出することはない。従って、層間絶縁膜２にはエッチングによる不要な溝（ダミー溝）が形成されることはない。また、このとき、第１の実施形態と同様に、第１の領域Ａにおける第２のレジストパターン９Ａからなる第２パターン９ａは、第２の領域Ｂとの境界部付近をも含めて所望の寸法に形成されている。これは、第２の領域Ｂに形成した第１のレジストパターン５Ａからなるダミーパターン５ｂの開口部によって、第１の領域Ａと第２の領域Ｂとで第１のレジストパターン５Ａと第２のレジストパターン９Ａとの膜厚が等しくなるためである。
なお、第２の実施形態に係る第２のレジストパターン９Ａは、必ずしも第２の領域Ｂ及び第３の領域Ｃにおける第１のレジストパターン５Ａの反転パターンである必要はない。必要なことは、第１のレジストパターン５Ａのダミーパターン５ｂの各開口部が埋められることである。従って、第２の領域Ｂ及び第３の領域Ｃの第２のレジストパターン９Ａに開口部を設けるのであれば、第１のレジストパターン５Ａのレジスト膜上に限られる。
また、第２のレジストパターン９Ａに複数の開口部、ここでは市松模様の開口部を設けることにより、第２のレジストパターン９Ａの第２の領域Ｂ及び第３の領域Ｃにおける開口率を第１の領域Ａの各レジストパターン５Ａ、９Ａの開口率に近づけることができる。これにより、露光時に発生するフレアの影響による寸法変動の影響を第１の露光工程と同一のレベルに近づけることが可能となる。その結果、第２の露光工程においても、第１の露光工程と同程度の設計寸法に近づけることができる。
さらに、第２のレジストパターン９Ａに複数の開口部を設けていることにより、現像時の溶解均一性を向上することができる。これにより、現像時にレジスト膜が溶解する部分、すなわちレジスト膜の開口部分が多い領域と少ない領域とにおいて、現像液の濃度変化が異なることに起因する寸法変化を均一化することができる。その結果、第１の領域Ａに形成される第１パターン５ａ及び第２パターン９ａをより一層所定の寸法に近づけることができる。
図４（ｃ）に示すように、第１の領域Ａにおいて、第１のレジストパターン５Ａの第１パターン５ａと、第２のレジストパターン９Ａの第２パターン９ａとから形成される各開口部が最終的に金属配線パターンとなる。第１パターン５ａ及び第２パターン９ａにおける各開口部の寸法は、前述したように所望の寸法に仕上がっている。また、第１の露光及び第１の現像工程により第２の領域Ｂ及び第３の領域Ｃに形成された第１のレジストパターン５Ａのダミーパターン５ｂは、その後に、第２の領域Ｂ及び第３の領域Ｃに形成される第２のレジストパターン９Ａによって各開口部が埋め込まれる。すなわち、第２のレジストパターン９Ａで覆われる第２の領域Ｂ及び第３の領域Ｃのダミーパターン５ｂには開口部が存在しない。
この後は、前述したように、金属配線パターンを転写したハードマスクを用いて、層間絶縁膜２をエッチングして配線溝パターン２ａを形成し、形成した配線溝パターン２ａに金属膜を埋め込み、さらに、余剰の金属膜を除去すると、図３に示す金属配線パターン５０と同等の金属配線パターンを得ることができる。このとき、得られた金属配線パターンは設計通りに仕上がっており、不要なダミー金属配線が形成されることもない。従って、不要なダミー金属配線により、配線間の寄生容量が増大することを防止できる。
なお、第２の実施形態において、第２の領域Ｂ及び第３の領域Ｃに形成された市松模様状のダミーパターン５ｂ及び第２のレジストパターン９Ａは、第２の領域Ｂにのみ形成してもよい。なお、市松模様状のパターンを第２の領域Ｂとその外側の第３の領域Ｃにわたって形成すると、現像時の溶解均一性を向上することができるので、所望のパターンの寸法均一性を向上することが可能となる。
また、第３の領域Ｃに形成されるパターンは、ダミーパターン５ｂ及び第２のレジストパターン９Ａの両方であってもよく、いずれか一方でも構わない。
本発明に係るパターン形成方法は、ダブルパターニングを行う際に、パターンの疎密に拘わらず所望のパターンを形成することができ、特に２２ｎｍ世代以降の微細デバイス製造に用いるパターン形成方法等に有用である。
Ａ 第１の領域（密な領域）
Ｂ 第２の領域（疎な領域）
Ｃ 第３の領域（外側領域）
１ 基板
２ 層間絶縁膜
２ａ 配線溝パターン
３ ハードマスク形成膜
４ 反射防止膜
５Ａ 第１のレジストパターン
５ａ 第１パターン
５ｂ ダミーパターン
９ 第２のレジスト膜
９ａ 第２パターン
１０ 第１の開口パターン
１１ 第２の開口パターン
１４ａ 金属配線
１４ｂ 金属配線
５０ 金属配線パターン

Claims (8)

  1. 基板の上に、第１のレジスト膜を形成する工程（ａ）と、
    前記第１のレジスト膜に第１の露光光を選択的に照射し、第１の現像を行なうことにより、配線溝パターンを含む第１の領域に第１のパターンを形成すると共に、前記第１の領域と接続され且つ前記配線溝パターンと比べてパターン密度が疎である第２の領域に第１のダミーパターンを形成する工程（ｂ）と、
    前記第１のパターン及び第１のダミーパターンが形成された前記第１のレジスト膜を硬化する工程（ｃ）と、
    前記工程（ｃ）よりも後に、硬化された前記第１のレジスト膜の上に、第２のレジスト膜を形成する工程（ｄ）と、
    前記第２のレジスト膜に第２の露光光を選択的に照射し、第２の現像を行なうことにより、前記第１の領域に第２のパターンを形成する工程（ｅ）とを備え、
    前記工程（ｅ）において、前記第１の領域には、前記第１のパターン及び第２のパターンにより前記配線溝パターンを含む開口部が形成される一方、前記第２の領域は、前記第１のダミーパターンの開口部が前記第２のレジスト膜によって埋められ、
    前記第１のダミーパターンは、前記第１のダミーパターンの開口部に前記第２のレジスト膜が入り込むことにより、前記第１の領域における前記第２のレジスト膜の膜厚が等しくなる寸法を有することを特徴とするパターン形成方法。
  2. 前記工程（ｅ）において、前記第２の領域における前記第１のレジスト膜の上に、該第１のレジスト膜を露出する開口部を有する第２のダミーパターンを形成することを特徴とする請求項１に記載のパターン形成方法。
  3. 前記工程（ｂ）において、前記第２の領域における前記第１のダミーパターンとして、前記第１の領域の外周部に開口部を形成することを特徴とする請求項１又は２に記載のパターン形成方法。
  4. 前記第１のダミーパターンの開口部は、前記第１のパターンの開口部と接続していることを特徴とする請求項１〜３のいずれか１項に記載のパターン形成方法。
  5. 前記第２の領域は、前記第２のレジスト膜の塗布膜厚をＴとした場合に、前記第１の領域との境界から２Ｔの距離よりも内側の領域であることを特徴とする請求項１〜４のいずれか１項に記載のパターン形成方法。
  6. 前記工程（ｅ）において、前記第２のダミーパターンは、前記第２の領域の全体に形成することを特徴とする請求項２に記載のパターン形成方法。
  7. 前記工程（ｂ）において、前記第１のダミーパターンの開口率は、前記第１のパターンの開口率の±２０％以内であることを特徴とする請求項５に記載のパターン形成方法。
  8. 前記第１のダミーパターン及び第２のダミーパターンの少なくとも一方は、前記第２の領域の外側の第３の領域に形成されていることを特徴とする請求項２に記載のパターン形成方法。
JP2010109193A 2010-05-11 2010-05-11 パターン形成方法 Expired - Fee Related JP5427104B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010109193A JP5427104B2 (ja) 2010-05-11 2010-05-11 パターン形成方法
US13/010,355 US8445184B2 (en) 2010-05-11 2011-01-20 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010109193A JP5427104B2 (ja) 2010-05-11 2010-05-11 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2011238782A JP2011238782A (ja) 2011-11-24
JP5427104B2 true JP5427104B2 (ja) 2014-02-26

Family

ID=44912089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010109193A Expired - Fee Related JP5427104B2 (ja) 2010-05-11 2010-05-11 パターン形成方法

Country Status (2)

Country Link
US (1) US8445184B2 (ja)
JP (1) JP5427104B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130006794A (ko) * 2011-06-23 2013-01-18 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
US8765612B2 (en) * 2012-09-14 2014-07-01 Nanya Technology Corporation Double patterning process
US10283437B2 (en) * 2012-11-27 2019-05-07 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography
JP2015046459A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 エッチング方法、電子デバイスの製造方法および偏光板の製造方法
CN103489769B (zh) * 2013-09-22 2016-09-07 上海华力微电子有限公司 制作高均匀度栅极线条的方法
CN103474337B (zh) * 2013-09-22 2016-02-03 上海华力微电子有限公司 制作栅极线条的方法
US9263349B2 (en) * 2013-11-08 2016-02-16 Globalfoundries Inc. Printing minimum width semiconductor features at non-minimum pitch and resulting device
US9606432B2 (en) * 2014-11-05 2017-03-28 GlobalFoundries, Inc. Alternating space decomposition in circuit structure fabrication
WO2016134309A1 (en) * 2015-02-21 2016-08-25 Tokyo Electron Limited Method for patterning incorporating misalignment error protection
KR102410139B1 (ko) 2015-09-04 2022-06-16 삼성전자주식회사 반도체 장치 제조 방법
CN108946656A (zh) * 2017-05-25 2018-12-07 联华电子股份有限公司 半导体制作工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
JP3311244B2 (ja) * 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
JP2003303824A (ja) * 2002-04-12 2003-10-24 Sony Corp 半導体装置の製造方法
JP4480424B2 (ja) * 2004-03-08 2010-06-16 富士通マイクロエレクトロニクス株式会社 パターン形成方法
US7271083B2 (en) * 2004-07-22 2007-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-transistor random access memory technology compatible with metal gate process
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP5035562B2 (ja) * 2007-08-22 2012-09-26 信越化学工業株式会社 パターン形成方法
WO2009044434A1 (ja) * 2007-10-05 2009-04-09 Fujitsu Microelectronics Limited 半導体装置の製造方法、露光用マスク製造方法、及びその製造に用いられるプログラム
US7935477B2 (en) * 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
KR101435520B1 (ko) * 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
US8445184B2 (en) 2013-05-21
JP2011238782A (ja) 2011-11-24
US20110281220A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
JP5427104B2 (ja) パターン形成方法
CN110828304B (zh) 形成半导体器件的方法及图案化半导体器件的方法
US20090047788A1 (en) Method for fabricating semiconductor device
TW201003779A (en) Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
US6468895B2 (en) Pattern forming method
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP2008053706A (ja) 半導体素子及びその製造方法
US9412612B2 (en) Method of forming semiconductor device
CN107703722B (zh) 图案化光阻的形成方法
JP2008078316A (ja) パターン形成方法
US20090061635A1 (en) Method for forming micro-patterns
US20050277067A1 (en) Semiconductor device with scattering bars adjacent conductive lines
US20190214342A1 (en) Vias and gaps in semiconductor interconnects
KR100460064B1 (ko) 반도체 소자의 금속배선 형성방법
JP4023236B2 (ja) 金属配線の形成方法
US10916427B2 (en) Forming contact holes using litho-etch-litho-etch approach
TW201322369A (zh) 接觸窗開口的形成方法
KR20030066999A (ko) 반도체 소자의 금속배선 형성방법
JP4961232B2 (ja) 半導体装置の製造方法
KR100424190B1 (ko) 반도체소자의금속배선형성방법
KR20030049571A (ko) 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법
TW202205376A (zh) 半導體結構及其製備方法
JP2011138871A (ja) 半導体装置の製造方法
JP2008089817A (ja) フォトマスク及びそれを用いた半導体素子の配線パターン形成方法
KR20030049574A (ko) 반도체 소자의 미세 라인 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees