CN203134789U - 一种新型硅基低阻电感结构 - Google Patents
一种新型硅基低阻电感结构 Download PDFInfo
- Publication number
- CN203134789U CN203134789U CN 201320091018 CN201320091018U CN203134789U CN 203134789 U CN203134789 U CN 203134789U CN 201320091018 CN201320091018 CN 201320091018 CN 201320091018 U CN201320091018 U CN 201320091018U CN 203134789 U CN203134789 U CN 203134789U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal wiring
- wiring layer
- novel silicon
- silicon base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种新型硅基低阻电感结构,属于半导体封装技术领域。其包括硅基本体(101),硅基本体(101)上设有下凹的线圈槽(102),线圈槽(102)的底部、侧壁和硅基本体(101)的上表面涂覆绝缘层(200),并设置电镀种子层(300),线圈槽(102)内设置金属布线层(400),并在其上涂覆再钝化层(500)和形成再钝化层开口(501),其上设置的金属引线(600)的一端填充再钝化层开口(501),另一端沿再钝化层(500)向电感外围延伸。本实用新型将作为电感线圈的铜质金属布线层埋入硅基本体的内部,降低了制备电感线圈的工艺难度和工艺成本,提升了封装密度,同时通过增大线圈的厚度降低了电感的直流电阻,提升了电感的品质因数。
Description
技术领域
本实用新型涉及一种新型硅基低阻电感结构,属于半导体封装技术领域。
背景技术
随着封装技术的发展,系统级封装(SIP, system in package)由于其较好的电性能和较小的封装尺寸越来越受到人们的欢迎。在电源管理器件比如直流-直流转换器封装领域,人们尝试将分立电感器与电源管理芯片集成为系统级封装,但目前陶瓷基的分立电感器件尺寸较大,不能满足封装小型化的要求。基于硅基的平面螺旋电感由于其尺寸小,精度高成为替代分立电感器的选择。
目前,用于制作硅基螺旋电感的硅基体上的布线工艺主要是半导体中段工艺(Middle-end)所采用的再布线工艺。该工艺是这样实现的:首先采用溅射的方式在晶圆表面制备电镀种子层,然后通过光刻的方式在晶圆表面形成图形,最后通过电镀的方式形成螺旋电感。在这种工艺中,需要确保光刻胶的厚度大于电镀铜线的高度。为了得到较高的铜线高度就需要在晶圆表面涂覆较厚的光刻胶并完成曝光显影工艺。采用厚胶工艺存在以下工艺问题:光刻胶旋涂后,胶厚均匀性差;由于光刻胶厚度不均匀从而导致光刻曝光工艺难以控制;光刻开口深宽比大,显影困难,容易有残胶。另外,根据电阻公式:R=ρL/S,式中:计算公式:R=ρL/S,式中:ρ为物质的电阻率,L为长度,S为截面积。在电感线圈材质一定、长度和宽度一定的情况下,布线的厚度越小,电感的直流电阻越大,直接降低电感的效率。采用再布线工艺制作的布线其厚度通常为10-20微米,最厚也不会超过30微米,使得电感线圈的直流电阻较大。因此,采用上述工艺,即光刻胶形成布线图形的再布线方法,布线层设置在硅基本体的表面,对光刻胶材料的要求高,工艺难度大,工艺成本高,也限制了封装密度的提升。
发明内容
本实用新型的目的在于克服上述电感结构的不足,提供一种降低工艺难度和工艺成本、降低电感的直流电阻、提升封装密度的新型硅基低阻电感结构。
本实用新型的目的是这样实现的:一种新型硅基低阻电感结构,包括硅基本体,所述硅基本体上设有下凹的线圈槽,所述线圈槽的底部、侧壁和硅基本体的上表面涂覆绝缘层,所述线圈槽内部的绝缘层上设置电镀种子层,设置电镀种子层的线圈槽内设置金属布线层,所述金属布线层上表面和裸露的绝缘层上涂覆再钝化层,并在金属布线层的上表面形成再钝化层开口,所述再钝化层上设置金属引线,所述金属引线的一端填充再钝化层开口,另一端沿再钝化层向电感外围延伸。
所述线圈槽呈螺旋状分布。
所述线圈槽的侧壁倾角为α、侧壁的上沿倾角为β,α≧β。
所述线圈槽的侧壁倾角α取值范围:80°≦α≦90°,侧壁上沿倾角β取值范围:50°≦α≦70°。
所述金属布线层填充整个线圈槽。
所述金属布线层的上表面不高于硅基本体的上表面,且金属布线层的厚度不小于30微米。
所述金属布线层的厚度大于50微米。
所述金属引线与金属布线层相连。
所述电镀种子层为单层金属或多层金属。
本实用新型的有益效果是:
1、在硅基上通过刻蚀开槽的方法,将作为电感线圈的铜质金属布线层埋入硅基本体的内部,节省空间,提升封装密度;
2、通过电镀工艺获得的铜质金属布线层为厚度不小于30微米的电感线圈,尤其是厚度大于50微米铜质金属布线层可显著降低电感的直流电阻,提升电感的品质因数;
3、绝缘层为电沉积有机材料,可以同时作为金属引线与硅基本体之间的热应力缓冲层,提高整个封装结构的可靠性。
附图说明
图1为本实用新型一种新型硅基低阻电感结构的示意图。
图2为图1的A-A剖视图。
图3~图16为本发明一种新型硅基低阻电感结构的晶圆级封装方法的示意图。
其中:
硅晶圆100
硅基本体101
线圈槽102
光刻胶110
光刻胶开窗图形111
绝缘层200
电镀种子层300
负性光刻胶310
金属布线层400
再钝化层500
再钝化层开口501
金属引线600。
具体实施方式
参见图1和图2,本实用新型一种新型硅基低阻电感结构,包括硅基本体101,所述硅基本体101上设有下凹的线圈槽102,线圈槽102可呈螺旋状分布。所述线圈槽102的侧壁倾角为α、侧壁的上沿倾角为β,α≧β。优选地,线圈槽102的侧壁倾角α取值范围:80°≦α≦90°,侧壁上沿倾角β取值范围:50°≦α≦70°。
所述线圈槽102的底部、侧壁和硅基本体101的上表面涂覆有机材料的绝缘层200。线圈槽102内部的绝缘层200上设置单层金属或多层电镀种子层300。设置电镀种子层300的线圈槽102内设置金属布线层400,所述金属布线层400的材质优选为铜,金属布线层400填充整个线圈槽102,成为电感的线圈。所述金属布线层400的厚度不小于30微米,优选地,金属布线层400的厚度大于50微米。铜质金属布线层400的增大厚度,有利于降低电阻,形成低阻螺旋电感。同时金属布线层400上表面不高于硅基本体101的上表面,使金属布线层400埋入硅基本体101的内部,节省空间,提升封装密度。所述金属布线层400上表面和裸露的绝缘层200上涂覆再钝化层500,并在金属布线层400的上表面形成再钝化层开口501。所述再钝化层500上设置金属引线600,所述金属引线600的一端填充再钝化层开口501,通过再钝化层开口501金属引线600与金属布线层400相连;金属引线600的另一端沿再钝化层500向电感外围延伸,以便于与外部线路的连接。金属引线600的材质优选金属铜。
本实用新型一种新型硅基低阻螺旋电感的晶圆级制作方法,其包括以下工艺过程:
步骤一、取硅晶圆100,并在硅晶圆100上表面涂覆光刻胶110,如图3和图4所示。
步骤二、通过曝光、显影等工艺在硅晶圆100上形成光刻胶开窗图形111,如图5所示。
步骤三、通过反应离子刻蚀方法将光刻胶开窗图形111处对应的硅刻蚀掉,通过控制刻蚀工艺控制其截面形状,形成线圈槽102,如图6所示。
步骤四、去除光刻胶110并清洗硅晶圆100,如图7所示。
步骤五、通过电沉积的方法在硅晶圆100上表面、线圈槽102底部和侧壁沉积一层有机材料的绝缘层200,如图8所示。
步骤六、通过溅射或者PVD等其他物理沉积方式在绝缘层200表面沉积电镀种子层300,如图9所示。
步骤七、再次通过电沉积的方法在上述电镀种子层300表面沉积负性光刻胶310,如图10所示。
步骤八、通过曝光显影的方式将上述线圈槽102内部的负性光刻胶310去除,并采用湿法和干法的形式清洗线圈槽102内部,确保无负性光刻胶310残留及其他污染物附着,如图11所示。
步骤九、采用电镀方式在线圈槽102内沉积材质为铜的一定厚度的金属布线层400,如图12所示。
步骤十、去除剩余的负性光刻胶310,并将线圈槽102外部的电镀种子层300腐蚀掉,露出硅晶圆100上表面的绝缘层200,如图13所示。
步骤十一、在上述绝缘层200和金属布线层400上表面通过涂覆、曝光、显影方法制作再钝化层500及其再钝化层开口501,如图14所示。
步骤十二、依次通过溅射、光刻、电镀方式在再钝化层500上形成金属引线600,如图15所示。
步骤十三、通过切割形成单颗结构的新型硅基低阻螺旋电感,如图16所示。
上述新型硅基低阻螺旋电感的制作过程在晶圆级条件下完成,其工艺方法也可用于加工其他硅基电感。
Claims (10)
1.一种新型硅基低阻电感结构,包括硅基本体(101),其特征在于:所述硅基本体(101)上设有下凹的线圈槽(102),所述线圈槽(102)的底部、侧壁和硅基本体(101)的上表面涂覆绝缘层(200),所述线圈槽(102)内部的绝缘层(200)上设置电镀种子层(300),设置电镀种子层(300)的线圈槽(102)内设置金属布线层(400),所述金属布线层(400)上表面和裸露的绝缘层(200)上涂覆再钝化层(500),并在金属布线层(400)的上表面形成再钝化层开口(501),所述再钝化层(500)上设置金属引线(600),所述金属引线(600)的一端填充再钝化层开口(501),另一端沿再钝化层(500)向电感外围延伸。
2.根据权利要求1所述的一种新型硅基低阻电感结构,其特征在于:所述线圈槽(102)呈螺旋状分布。
3.根据权利要求1或2所述的一种新型硅基低阻电感结构,其特征在于:所述线圈槽(102)的侧壁倾角为α、侧壁的上沿倾角为β,α≧β。
4.根据权利要求3所述的一种新型硅基低阻电感结构,其特征在于:所述线圈槽(102)的侧壁倾角α取值范围:80°≦α≦90°,侧壁上沿倾角β取值范围:50°≦α≦70°。
5.根据权利要求1或2所述的一种新型硅基低阻电感结构,其特征在于:所述金属布线层(400)填充整个线圈槽(102)。
6.根据权利要求1所述的一种新型硅基低阻电感结构,其特征在于:所述金属布线层(400)的上表面不高于硅基本体(101)的上表面,且金属布线层(400)的厚度不小于30微米。
7.根据权利要求5所述的一种新型硅基低阻电感结构,其特征在于:所述金属布线层(400)的上表面不高于硅基本体(101)的上表面,且金属布线层(400)的厚度不小于30微米。
8.根据权利要求6或7所述的一种新型硅基低阻电感结构,其特征在于:所述金属布线层(400)的厚度大于50微米。
9.根据权利要求1或6或7所述的一种新型硅基低阻电感结构,其特征在于:所述金属引线(600)与金属布线层(400)相连。
10.根据权利要求1所述的一种新型硅基低阻电感结构,其特征在于:所述电镀种子层(300)为单层金属或多层金属。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320091018 CN203134789U (zh) | 2013-02-28 | 2013-02-28 | 一种新型硅基低阻电感结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320091018 CN203134789U (zh) | 2013-02-28 | 2013-02-28 | 一种新型硅基低阻电感结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203134789U true CN203134789U (zh) | 2013-08-14 |
Family
ID=48942736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201320091018 Withdrawn - After Issue CN203134789U (zh) | 2013-02-28 | 2013-02-28 | 一种新型硅基低阻电感结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203134789U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165571A (zh) * | 2013-02-28 | 2013-06-19 | 江阴长电先进封装有限公司 | 一种新型硅基低阻电感结构及其晶圆级封装方法 |
CN106298735A (zh) * | 2016-08-22 | 2017-01-04 | 杭州电子科技大学 | 一种高品质因数的三维电感器结构及其制作工艺 |
-
2013
- 2013-02-28 CN CN 201320091018 patent/CN203134789U/zh not_active Withdrawn - After Issue
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165571A (zh) * | 2013-02-28 | 2013-06-19 | 江阴长电先进封装有限公司 | 一种新型硅基低阻电感结构及其晶圆级封装方法 |
CN103165571B (zh) * | 2013-02-28 | 2015-10-28 | 江阴长电先进封装有限公司 | 一种新型硅基低阻电感结构及其晶圆级封装方法 |
CN106298735A (zh) * | 2016-08-22 | 2017-01-04 | 杭州电子科技大学 | 一种高品质因数的三维电感器结构及其制作工艺 |
CN106298735B (zh) * | 2016-08-22 | 2018-10-02 | 杭州电子科技大学 | 一种高品质因数的三维电感器结构及其制作工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103165571B (zh) | 一种新型硅基低阻电感结构及其晶圆级封装方法 | |
US10028385B2 (en) | Method of manufacturing a processor | |
CN103681541B (zh) | 晶圆级嵌入式散热器 | |
CN100341112C (zh) | 形成电感器的方法以及半导体结构 | |
CN104319258B (zh) | 一种硅穿孔工艺 | |
CN103681390B (zh) | 一种基于tsv工艺的晶圆级硅基板制备方法 | |
CN102222643B (zh) | 集成电路制作过程中冗余金属填充的方法及半导体器件 | |
US20130069233A1 (en) | Reverse Damascene Process | |
CN105261551B (zh) | 多层电路组件的制造 | |
US11056373B2 (en) | 3D fanout stacking | |
CN104347492A (zh) | 具有高深宽比的通孔结构及多晶片互联的制造方法 | |
US11903130B2 (en) | Method of manufacturing laminated magnetic core inductor with insulating and interface layers | |
CN106783120A (zh) | 一种电子元件电极的制作方法及电子元件 | |
CN203134789U (zh) | 一种新型硅基低阻电感结构 | |
JP2011165690A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN103000570B (zh) | 铜互连线的形成方法 | |
TW201338211A (zh) | Led封裝結構的製造方法 | |
CN104167353A (zh) | 键合衬底表面的处理方法 | |
TWI766979B (zh) | 用於半導體封裝處理之方法與設備 | |
CN102110638B (zh) | 解决半导体器件在制作过程中放电缺陷的方法及结构 | |
CN103646883A (zh) | 一种铝衬垫制备方法 | |
TW201246275A (en) | Manufacturing method of semiconductor device and semiconductor device | |
CN110767634B (zh) | 一种凹陷螺旋电感结构及其制作方法 | |
CN104143527A (zh) | 一种导电插塞和tsv的形成方法 | |
TWI620290B (zh) | 導電墊結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20130814 Effective date of abandoning: 20151028 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |