CN103681541B - 晶圆级嵌入式散热器 - Google Patents

晶圆级嵌入式散热器 Download PDF

Info

Publication number
CN103681541B
CN103681541B CN201310161095.0A CN201310161095A CN103681541B CN 103681541 B CN103681541 B CN 103681541B CN 201310161095 A CN201310161095 A CN 201310161095A CN 103681541 B CN103681541 B CN 103681541B
Authority
CN
China
Prior art keywords
radiator
tube core
substrate
face
rdl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310161095.0A
Other languages
English (en)
Other versions
CN103681541A (zh
Inventor
张纬森
江宗宪
胡延章
萧景文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103681541A publication Critical patent/CN103681541A/zh
Application granted granted Critical
Publication of CN103681541B publication Critical patent/CN103681541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明公开了具有嵌入式散热器的器件及其形成方法。载体衬底可以包括载体、粘合层、基底膜层和晶种层。形成具有散热器开口和通孔开口的图案化掩模。可以采用喷镀工艺在图案掩模开口中同时形成通孔和散热器，管芯通过管芯附接层附接至散热器。在管芯和散热器上方施加模塑料使得散热器设置在模制衬底的第二面处。第一RDL可以具有多个安装焊盘，在模制衬底上形成多条导线，安装焊盘的接合间距可以大于管芯接触焊盘的接合间距。

Description

晶圆级嵌入式散热器
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其制造方法。
背景技术
通常，现代电子设计中的一个驱动因素是可以强行限定在给定空间内的计算能力和存储的数量。众所周知的摩尔定律表明给定器件上的晶体管的数量大概每十八个月增加一倍。为了将更多的处理能力压缩到甚至更小的封装件内，晶体管尺寸已经减小至进一步缩小晶体管尺寸的能力受材料和工艺的物理特性限制的程度。此外，在不断缩小的封装件形状因素中功能更强的处理器的使用会导致热管理问题。提高的器件操作速度和独立部件上的更大晶体管数量都会产生可能损害或降低部件效率的热量。此外，更密集的封装件集成和更紧凑的器件使更多热生成器件处于更小区域中，导致所产生的热量的聚集。
发明内容
为了解决现有技术中所存在的技术缺陷，根据本发明的一方面，提供了一种器件，包括：管芯，在衬底中设置在所述衬底的第一面处，并且具有多个接触焊盘；以及散热器，在所述衬底中设置在所述衬底的第二面处并与所述管芯热接触。
该器件还包括设置在所述衬底中并从所述衬底的第一面延伸至所述衬底的第二面的至少一个通孔。
该器件还包括位于所述衬底的第一面处的第一再分布层(RDL)，所述第一RDL具有多个RDL接触焊盘和将所述管芯上的接触焊盘电连接至所述多个RDL接触焊盘中的至少一个的至少一条导线，其中，所述RDL接触焊盘的接合间距大于设置在所述管芯上的多个接触焊盘的接合间距。
该器件还包括：位于所述衬底的第二面处的第二RDL，所述第二RDL具有至少一条导线。
在该器件中，所述第二RDL覆盖所述散热器。
在该器件中，在所述散热器上方设置至少一条导线的一部分。
在该器件中，在所述散热器的一部分处设置所述第二RDL，并且所述第二RDL具有暴露所述散热器的部分表面的热暴露开口。
该器件还包括设置在所述管芯的第二面和所述散热器之间并且与所述管芯的第二面和所述散热器接触的管芯附接层。
根据本发明的另一方面，提供了一种器件，包括：管芯，设置在衬底内并具有设置为紧邻所述管芯的第一面的多个接触焊盘；管芯附接层，设置为紧邻所述管芯的第二面；散热器，内嵌在所述衬底中并设置在所述管芯附接层上；以及第一RDL，设置在所述管芯的接触焊盘上。
在该器件中，所述衬底是模制衬底，并且所述第一RDL还设置在所述模制衬底的第一面上。
该器件还包括：多个RDL接触焊盘，设置在所述第一RDL内；以及至少一条导线，设置在所述第一RDL内并且将所述管芯的第一面上的接触焊盘电连接至所述多个RDL接触焊盘中的至少一个；其中，所述RDL接触焊盘的接合间距大于所述管芯的第一面上的接触焊盘的接合间距。
根据本发明的又一方面，提供了一种形成器件的方法，包括：在载体衬底上形成具有散热器开口的图案化掩模；在所述载体衬底上的散热器开口中形成散热器；在所述散热器上方安装管芯，所述管芯与所述散热器热接触；以及通过在所述管芯上方和所述散热器上方施加模塑料来形成模制衬底，其中，所述管芯设置在所述模制衬底的第一面处，并且所述散热器设置在所述模制衬底的第二面处。
该方法还包括：在所述图案化掩模中形成至少一个通孔开口；以及在所述通孔开口中形成通孔。
在该方法中，采用喷镀工艺并同时形成所述通孔和所述散热器。
在该方法中，通过管芯附接膜将所述管芯安装至所述散热器。
在该方法中，在所述载体衬底上形成所述图案化掩模包括：提供载体；在所述载体上施加粘合层；以及在所述粘合层上施加基底膜层。
在该方法中，在所述载体衬底上形成所述图案化掩模还包括在所述基底膜层上施加晶种层。
该方法还包括在所述模制衬底的第一面上形成第一RDL，所述第一RDL具有多个RDL接触焊盘和多条导线，每条导线都提供所述RDL接触焊盘和所述管芯的接触焊盘之间的电连接。
该方法还包括在所述模制衬底的第二面上形成第二RDL并且所述第二RDL覆盖所述散热器的至少一部分，所述第二RDL具有与至少一个通孔电接触的至少一条导线。
该方法还包括在所述第二RDL中提供暴露所述散热器的一部分的开口。
附图说明
为了更全面地理解本发明的实施例以及其制造和使用所涉及的技术，现在将结合附图所进行的以下描述作为参考，其中：
图1至图7是示出用于形成嵌入式散热器的方法的实施例中的中间步骤的截面图；
图8是示出具有散热器组件的模制衬底的截面图；
图9至图10是具有嵌入式散热器的晶圆级器件的实施例的截面图；以及
图11是示出用于形成具有嵌入式散热器的晶圆级组件的方法的流程图。
除非另有说明，否则不同附图中的相应标号和符号通常指的是相应部件。将附图绘制成示出实施例的相关方面而不必须按比例绘制。为了清楚起见，在可能的情况下，单个附图忽略不必要的参考标号。
具体实施方式
在下面详细论述本发明实施例的制造和使用。然而，应该理解，本发明的实施例提供了许多可以在各种具体环境中实现的可应用的创造性构思。所论述的具体实施例仅是制造和使用所公开的主题的具体方式，而不用于限制不同实施例的范围。
将结合具体环境描述实施例，即，制造和使用例如晶圆级处理器组件中使用的嵌入式散热器。但是，其他实施例也可以应用于其他电部件，包括但不限于存储器组件、显示器、输入组件、离散部件、电源或调节器或者任何其他嵌入式部件。
本发明涉及提供用于制造有源器件、嵌入式处理器、管芯、芯片、离散部件等的嵌入式散热器的系统和方法。嵌入式散热器可以允许热生成部件散热或转移来自部件的热量，尤其在长期使用的情况下，减轻了部件的热负荷。为嵌入式管芯提供散热器可以允许更高的管芯可靠性和更长的管芯寿命。
参照图1，示出了用于形成晶圆级嵌入式散热器的中间步骤的实施例的截面图。载体衬底102可以包括载体110，其可以被配置成提供用于随后沉积非刚性层的结构刚性或基底。在一个实施例中，载体110可以是玻璃载体，但可以可选地是晶圆、半导体、金属、合成物或具有合适的拓扑结构和结构刚性的其他材料。
在一些实施例中，可以将粘着层或粘合层108施加至载体110，其中，任选的基底膜层106和任选的晶种层104施加在粘合层108上方。在一个实施例中，粘合层108可以是粘合层，或可选地，可以是通过旋涂工艺等施加给载体110的胶或环氧树脂。在一些实施例中，粘合层108可以用于后续步骤中将载体110与散热器组件以及相关的器件或层分离。
可以在粘合层108上方形成晶种层104，并且该晶种层104可以用作后续金属喷镀或沉积步骤的基底。在一些实施例中，晶种层104可以用作后续电镀工艺中的电极。可以通过物理汽相沉积(PVD)、化学汽相沉积(CVD)(包括但不限于等离子体增强CVD(PECVD)、低气压CVD(LPCVD)、原子层CVD)、原子层沉积、溅射、电化学沉积或其他合适的方法来沉积晶种层104。在一些实施例中，晶种层104可以是铜，而在其他实施例中，晶种层可以是金、铝钽、镍、它们的合金或其他材料或合金。
在一些实施例中，基底膜层106可以施加有利于允许后面的层适当形成的材料并且基底膜层106由该材料形成。例如，在一个非限制性实施例中，基底膜层106可以由诸如聚苯并恶唑(PBO)的聚合物形成。在这样的实施例中，可以通过旋涂等将PBO施加至粘合层108(当粘合层108被使用时)，或任选地，将PBO直接施加至载体110。诸如PBO的固化聚合物允许通过旋涂工艺施加基底膜层106，但是通过固化仍然能够形成基本上牢固的基底膜。此外，因为在固化之后所形成的柔性结构用作具有不同膨胀系数(CoE)的材料之间的缓冲件，所以PBO可以是优选的。例如，在一个实施例中，载体110可以是玻璃，并且具有远低于例如由铜制成的晶种层104的CoE。在这样的实施例中，半刚性基底膜层106可以用于缓冲固化热处理的不同膨胀率。但是，任何合适的材料可以用作基底膜层106。
图2示出了用于形成晶圆级嵌入式散热器的中间步骤的实施例的截面图。可以在晶种层104上方施加掩模层112。在一些实施例中，掩模层112可以是通过旋涂工艺涂覆的光刻胶。在其他实施例中，掩模层112可以是诸如氮化物、氧化物、氮氧化物等的硬掩模。可以通过PVD、CVD或通过其他合适的沉积方法涂覆为硬掩模的掩模层112。
图3示出了使用图案化掩模114形成晶圆级嵌入式散热器的中间步骤的实施例的截面图。图案化并显影掩模层112以形成图案化掩模114。可以图案化掩模层112以形成具有散热器开口118和任选地一个或多个通孔开口116的图案化掩模114。在一个实施例中，可以形成图案化掩模，使得通孔开口116中所形成的结构最初被形成为具有约105μm的高度，然后研磨、抛光、蚀刻、或以其他方式降至约80μm至约90μm的高度。在一些实施例中，图案化掩模114中的通孔开口116可以具有约110μm的间距和约70μm的直径。因而，在形成之后，通孔开口116中所形成的结构将具有最终为1.5∶1的高宽比。
图4示出了根据本发明的一些实施例的散热器120的形成的截面图。在一个实施例中，可以通过诸如通孔(through-aperture-via，TAV)喷镀工艺的喷镀工艺沉积散热器120。在一些实施例中，可以在与一个或多个通孔122相同的步骤中形成散热器120。例如，一个非限制性实施例可以是在晶种层104上镀铜以填充通孔开口116，以及散热器开口118的下部从而分别形成通孔122和散热器120。例如，可以通过将具有应用的图案化掩模114的载体衬底102浸入施加电流的铜溶液中的铜电镀工艺来完成该步骤，导致铜累积在晶种层104上。可选地，可以使用非电镀工艺、CVD、PECVD或另一金属沉积工艺来形成散热器120和通孔122。散热器120的厚度可取决于散热器120的面积和通孔122的数量。例如，在一些实施例中，可以具有1200个通孔122，从而可以形成厚度介于约3μm和约5μm之间的散热器120。
可以采用喷镀工艺代替用于形成散热器120和通孔122的工艺，同时在其他实施例中，可以在多个步骤中实施形成散热器120和任何通孔122。例如，可以在第一喷镀步骤中形成通孔122，然后在后续步骤中形成或设置散热器120。在这样的实施例中，可以形成不具有散热器开口118，但具有通孔开口116的图案化掩模114。可以在通孔开口116中形成通孔122，然后可以在形成通孔122之后形成散热器开口118。然后在已经形成通孔122之后，可以在散热器开口118中形成散热器120。在这样的实施例中，可以在散热器120形成期间掩蔽或覆盖通孔122。多步骤金属沉积工艺可以允许施加用于通孔122和散热器120的不同材料。例如，在制造由例如金形成通孔122之后，可以形成铜散热器120。
在另一个实施例中，还可以单独形成嵌入式散热器120，然后将其应用于载体衬底102。在这样的实施例中，例如，可以远离载体衬底102铣削、模制或以其他方式形成散热器120，然后将该散热器应用于粘合层108、基底膜层106或晶种层104。在这样的实施例中，因为散热器120被设置来代替原位形成，所以可以去除不必需的或非优选的晶种层104，从而散热器120应用于基底膜层106、粘合层108或直接应用于载体110。
图5示出了根据本发明的一些实施例将诸如管芯130的有源器件应用于散热器120的截面图。在形成通孔122和散热器120之后去除图案化掩模114。例如，在掩模层112由光刻胶形成的实施例中，可以通过灰化和任选的冲洗或清洗去除生成的图案化掩模114。在掩模层112由硬掩模形成的实施例中，可以通过蚀刻图案掩模去除生成的图案化掩模114以保留下面的载体衬底102。
采用诸如管芯附接膜(DFA)等的管芯附接层132，将管芯130应用于散热器。在一些实施例中，管芯附接层132可以具有足以使管芯130与散热器120热接触的热特性。在一些实施例中，管芯附接层132可以是热化合物，例如该化合物具有足以将热量从管芯130传递至散热器120从而允许管芯130工作同时生成预定热输出的银含量。因此，管芯附接层132可以将足够的热能从管芯130传递至散热器120，从而当管芯在预定范围内工作时降低或保持管芯130的温度。这种温度管理可以允许管芯130在更长的时间段内以更高的速度或容量工作，同时保持管芯130部件的完整性。
在一些实施例中，可以通过利用管芯附接层132将管芯130的顶面或非接触面附接至散热器120来将管芯130附接至散热器120。因此，管芯130可以设置为具有一个或多个接触焊盘131或管芯130的安装焊盘的管芯130的第一面与安装至散热器120的管芯130的第二面相对。
图6示出了将模塑料134施加至嵌入式散热器120的截面图。模塑料134可以是具有高介电常数的可流动化合物。在一些实施例中，用于保持可模制化合物的模具或其他外壳可以用于形成模塑料134。在这样的实施例中，环氧树脂或类似的液体模塑料134可以有效地用于形成模制衬底800。此外，可以在施加之后固化模塑料134。例如，模塑料134可以是使用催化剂的环氧树脂，然后在施加之后固化。可选地，可以在施加之后通过施加催化剂来固化模塑料134，例如，通过紫外线曝光或通过曝光于空气等来固化模塑料。
图7示出根据本发明的一些实施例的抛光或减少的模塑料142。模塑料134可以实施研磨步骤以从管芯130接触焊盘131和通孔122去除多余材料。在这样的实施例中，可以对模塑料134实施化学机械抛光、纯机械抛光、化学蚀刻或其他合适的减少工艺。在一些实施例中，所生成的减少的模塑料142的顶面可以位于或者低于通孔122和管芯130接触焊盘131的顶面。因此，可以在减少的模塑料142的抛光面暴露出通孔122和管芯130接触焊盘131，使得可以在通孔122和管芯130接触焊盘131上形成电接触件。在一些实施例中，研磨还可以将通孔122的高度降至约80μm至约90μm，使得高宽比介于约1.1∶1和约1.3∶1之间。
图8示出从载体衬底102去除之后的模制衬底800。载体110可以在粘合层108处与模制衬底800分离，并且可以例如通过蚀刻、抛光等去除任何剩余的粘合层108材料、以及任何的基底膜层106或晶种层104材料。所生成的模制衬底800可以具有在第一面上暴露的管芯130接触焊盘131和在相对的第二面处设置并暴露的散热器120。
图9示出了根据本发明的实施例的具有嵌入式散热器120的晶圆级组件900。模制衬底800可以具有设置在一个面上的第一再分布层(RDL)901和设置在相对面上的一个或多个第二RDL902。在一些实施例中，第一RDL901可以具有设置在金属间电介质(IMD)904中并且与管芯130上的接触焊盘131电接触的一条或多条导线910。导线910可以被布置成提供位于管芯130上的接触焊盘131和RDL接触焊盘906之间的电连接件。导线910可以从管芯130接触焊盘131呈扇形散开，使得RDL接触焊盘906可以具有比管芯130接触焊盘131更大的接合间距，并且其可以适用于球栅阵列908或其他封装安装系统。虽然第一RDL901被示出为具有配置成呈扇形散开并且提供在管芯130接触焊盘131和RDL接触焊盘906之间的电连接件的导线910，但是第一RDL901不限制于这样的实施例。在一些实施例中，第一RDL901还可以具有将一个或多个通孔122连接至RDL接触焊盘906的导线910。在又一个实施例中，例如，导线910可以将通孔122电连接至另一通孔122、连接至管芯130接触焊盘或连接至设置在模制衬底800中的另一管芯或器件。
此外，示出形成的散热器120大于管芯130的实施例。在一些实施例中，散热器120可以具有与管芯130基本相同的尺寸或占位面积，导致形成散热器120所需要的减小面积。散热器120可以大幅大于管芯130以提供更大的散热或吸热能力。形成的散热器120可以与通孔122布置和模制衬底800的边界的需求所允许的一样大。
类似地，在模制衬底800与第一RDL901相对的面上设置的第二RDL902可以具有设置在IMD904中的一条或多条导线910或其他介电材料。第二RDL902导线910可以将通孔122互连至或将通孔连接至设置在晶圆级组件900中或晶圆级组件900外的一个或多个其他器件或元件。
在一些实施例中，可以在散热器120上方设置第二RDL902，并且位于散热器120上方的区域可以包括导线910。因此，可以在散热器120的一部分上方设置第二RDL902，此外，还可以在散热器120上方设置导线910的一部分。这样的实施例可以被用于相互连接在散热器120的相对面上设置的元件或通孔122。
因此，在一些实施例中，具有嵌入式散热器120的晶圆级组件900可以是一种器件，该器件包括衬底800、设置在衬底中并且具有接触焊盘131(设置在管芯130的第一面上并且通过衬底800的第一面暴露)的管芯130，其中，散热器120可以进一步与管芯130热接触并且设置在衬底800的第二面处。此外，散热器120可以设置在管芯130的第二面处并且被配置成转移源于管芯130的热量。在一些实施例中，至少一个通孔122可以设置在衬底800中并且从衬底800的第一面延伸至衬底800的第二面。
在一些实施例中，第一RDL901可以设置在衬底800的第一面上，并且可以具有多个RDL接触焊盘906和将管芯130上的接触焊盘131电连接至RDL接触焊盘906的至少一条导线910。此外，RDL接触焊盘906的接合间距可以大于接触焊盘131的接合间距。还可以在衬底800上设置与第一RDL901相对的第二RDL902，并且第二RDL902可以具有与通孔122接触的导线。第二RDL902设置在散热器120上并且可以覆盖散热器120。此外，可以在散热器120上方设置至少一条导线910的一部分。在一些实施例中，管芯附接层132设置在管芯130的第二面和散热器120之间并且与管芯130的第二面和散热器120接触。管芯附接层132可以任选地为管芯附接膜，并且可以接合散热器120和管芯130。
图10示出了根据本发明的另一实施例具有嵌入式散热器120的晶圆级组件1000。在一些实施例中，可以形成具有热暴露开口1002的第二RDL902。这可以允许在散热器120上方实现更大的气流，导致更有效的热辐射，并且允许散热器120将多余的热量散发至周围环境或外部环境内。在这样的实施例中，第二RDL902中的导线910可以布线至热暴露开口1002的周围。在一些实施例中，例如可以通过掩蔽热暴露开口1002，在IMD904制造期间形成热暴露开口1002。在其他实施例中，在制造IMD904之后，可以在散热器120上方蚀刻或以其他方式制造热暴露开口1002。
在一些实施例中，第二RDL902可以仅覆盖散热器120的一部分。在其他实施例中，第二RDL902可以完全避开散热器120的表面以暴露出散热器120的整个表面。因此，可以形成大于管芯130的散热器120，其中，第二RDL902的一部分仅覆盖散热器120的一部分，并且暴露散热器120的一部分。在这样的实施例中，一条或多条导线910可以布线为穿过散热器120上方的第二RDL902，实现在干扰第二RDL902导线910的布局的条件下形成散热器120。
图11是示出用于形成具有嵌入式散热器120的晶圆级组件900的方法1100的流程图。在框1102中，可以通过提供载体110以及在载体110上施加粘合层108来形成载体衬底102。在框1104中，可以在粘合层108上任选地施加基底膜层106。在框1106中，可以在基底膜层106上任选地施加晶种层104。在框1108中，可以通过施加并图案化掩模层112，在载体衬底102上形成具有散热器开口118的图案化掩模114。在框1110中，可以在图案化掩模114中形成散热器120和通孔122。在框1112中，可以在散热器120上施加可以任选地为管芯附接膜的管芯附接层132。在框1114中，可以通过管芯130的第一面在管芯附接层132上安装具有设置在管芯130的第二面上的多个接触焊盘131的管芯130。在框1116中，可以在管芯130和散热器120上方施加模塑料142以制造模制衬底800，使得在模制衬底800的第一面处暴露出管芯130的接触焊盘131，并且使得散热器120设置在模制衬底800的第二面处。然后，可以从器件900剥离载体110。可以采用喷镀工艺或其他合适的金属沉积工艺同时形成通孔122和散热器120。
在一些实施例中，晶圆级组件900创建方法1100还可以包括在框1120中的在模制衬底800的第一面上形成第一RDL901。第一RDL901可以具有多个RDL接触焊盘906和多条导线910，每条导线910都提供安装焊盘906和管芯130的接触焊盘之间的电连接件。在其他实施例中，RDL接触焊盘906的接合间距可以大于管芯130接触焊盘131的接合间距。在框1120中，还可以在模制衬底800的第二面上形成第二RDL902，第二RDL902可以覆盖散热器120的至少一部分并且具有与至少一个通孔122电接触的至少一条导线910。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。本领域的技术人员将很容易理解可以采用各种材料和工艺步骤的各种次序实施上面论述的许多部件和功能。例如，散热器120可以是几乎任何形状以用于避开通孔的或与模制衬底800的边界一致。散热器120还可以是任何导热材料，这样的材料被称为诸如陶瓷或其他非金属材料。作为另一实例，本领域技术人员将容易理解可以以任何优选次序实施用于制造晶圆级嵌入式散热器结构的多个步骤同时保持在本发明的范围内。
此外，本申请的范围并不仅限于说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的发明内容将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与根据本文所述相应实施例基本上相同的功能或获得基本上相同结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求应该在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (18)

1.一种具有嵌入式散热器的器件，包括：
管芯，在衬底中设置在所述衬底的第一面处，并且具有多个接触焊盘，所述接触焊盘设置在所述衬底内并且具有与所述衬底的所述第一面共面的表面；以及
散热器，在所述衬底中设置在所述衬底的第二面处并与所述管芯热接触；
第二再分布层，设置在所述衬底的所述第二面上，所述散热器插入在所述第二再分布层和所述管芯之间；
至少一个通孔，设置在所述衬底中并从所述衬底的所述第一面延伸至所述衬底的所述第二面，并且具有与所述衬底的所述第一面共面的表面。
2.根据权利要求1所述的器件，还包括位于所述衬底的第一面处的第一再分布层(RDL)，所述第一再分布层(RDL)具有多个RDL接触焊盘和将所述管芯上的接触焊盘电连接至所述多个RDL接触焊盘中的至少一个的至少一条导线，其中，所述RDL接触焊盘的接合间距大于设置在所述管芯上的多个接触焊盘的接合间距。
3.根据权利要求1所述的器件，所述第二再分布层(RDL)具有至少一条导线。
4.根据权利要求3所述的器件，其中，所述第二再分布层(RDL)覆盖所述散热器。
5.根据权利要求3所述的器件，其中，在所述散热器上方设置至少一条导线的一部分。
6.根据权利要求3所述的器件，其中，在所述散热器的一部分处设置所述第二再分布层(RDL)，并且所述第二再分布层(RDL)具有暴露所述散热器的部分表面的热暴露开口。
7.根据权利要求1所述的器件，还包括设置在所述管芯的第二面和所述散热器之间并且与所述管芯的第二面和所述散热器接触的管芯附接层。
8.一种具有嵌入式散热器的器件，包括：
管芯，设置在衬底内并具有设置为紧邻所述管芯的第一面的多个接触焊盘，所述接触焊盘设置在所述衬底内并且具有与所述衬底的第一面共面的表面；
管芯附接层，设置为紧邻所述管芯的第二面；
散热器，内嵌在所述衬底中并设置在所述管芯附接层上；以及
第一再分布层(RDL)，设置在所述管芯的接触焊盘上；
第二再分布层(RDL)，设置在所述衬底的与所述衬底的所述第一面相对的第二面上，所述散热器插入在所述第二再分布层和所述管芯之间，
至少一个通孔，设置在所述衬底中并从所述衬底的所述第一面延伸至所述衬底的所述第二面，并且具有与所述衬底的所述第一面共面的表面。
9.根据权利要求8所述的器件，其中，所述衬底是模制衬底，并且所述第一再分布层(RDL)还设置在所述模制衬底的第一面上。
10.根据权利要求8所述的器件，还包括：
多个RDL接触焊盘，设置在所述第一再分布层(RDL)内；以及
至少一条导线，设置在所述第一再分布层(RDL)内并且将所述管芯的第一面上的接触焊盘电连接至所述多个RDL接触焊盘中的至少一个；
其中，所述RDL接触焊盘的接合间距大于所述管芯的第一面上的接触焊盘的接合间距。
11.一种形成具有嵌入式散热器的器件的方法，包括：
在载体衬底上形成具有散热器开口的图案化掩模；
在所述载体衬底上的散热器开口中形成散热器；
在所述散热器上方安装管芯，所述管芯与所述散热器热接触；以及
通过在所述管芯上方和所述散热器上方施加模塑料来形成模制衬底，其中，所述管芯设置在所述模制衬底的第一面处，并且所述散热器设置在所述模制衬底的第二面处，其中，所述管芯具有设置在所述模制衬底内的多个接触焊盘，所述接触焊盘具有与所述模制衬底的所述第一面共面的表面，在所述模制衬底的第二面上形成第二再分布层(RDL)，使得所述散热器插入在所述第二再分布层和所述管芯之间，所述方法还包括：
在所述图案化掩模中形成至少一个通孔开口；以及
在所述通孔开口中形成通孔，并且所述通孔具有与所述模制衬底的所述第一面共面的表面。
12.根据权利要求11所述的方法，其中，采用喷镀工艺并同时形成所述通孔和所述散热器。
13.根据权利要求11所述的方法，其中，通过管芯附接膜将所述管芯安装至所述散热器。
14.根据权利要求11所述的方法，其中，在所述载体衬底上形成所述图案化掩模包括：
提供载体；
在所述载体上施加粘合层；以及
在所述粘合层上施加基底膜层。
15.根据权利要求14所述的方法，其中，在所述载体衬底上形成所述图案化掩模还包括在所述基底膜层上施加晶种层。
16.根据权利要求11所述的方法，还包括在所述模制衬底的第一面上形成第一再分布层(RDL)，所述第一再分布层(RDL)具有多个RDL接触焊盘和多条导线，每条导线都提供所述RDL接触焊盘和所述管芯的接触焊盘之间的电连接。
17.根据权利要求16所述的方法，所述第二再分布层(RDL)覆盖所述散热器的至少一部分，所述第二再分布层(RDL)具有与至少一个通孔电接触的至少一条导线。
18.根据权利要求17所述的方法，还包括在所述第二再分布层(RDL)中提供暴露所述散热器的一部分的开口。
CN201310161095.0A 2012-09-20 2013-05-03 晶圆级嵌入式散热器 Active CN103681541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/623,474 US9735087B2 (en) 2012-09-20 2012-09-20 Wafer level embedded heat spreader
US13/623,474 2012-09-20

Publications (2)

Publication Number Publication Date
CN103681541A CN103681541A (zh) 2014-03-26
CN103681541B true CN103681541B (zh) 2017-06-16

Family

ID=50273641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310161095.0A Active CN103681541B (zh) 2012-09-20 2013-05-03 晶圆级嵌入式散热器

Country Status (3)

Country Link
US (3) US9735087B2 (zh)
CN (1) CN103681541B (zh)
TW (1) TWI609464B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9655253B2 (en) * 2013-07-25 2017-05-16 Cyntec Co., Ltd. Method of fabrication of encapsulated electronics devices mounted on a redistribution layer
DE102014202220B3 (de) * 2013-12-03 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement
US10971476B2 (en) * 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9355983B1 (en) * 2014-06-27 2016-05-31 Stats Chippac Ltd. Integrated circuit packaging system with interposer structure and method of manufacture thereof
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
US9633934B2 (en) * 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
CN106971993B (zh) 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
CN107871732A (zh) * 2016-09-23 2018-04-03 深圳市中兴微电子技术有限公司 封装结构
KR102527409B1 (ko) 2016-12-19 2023-05-02 에스케이하이닉스 주식회사 칩들 사이에 열 전달 블록을 배치한 반도체 패키지 및 제조 방법
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
KR20190124892A (ko) * 2018-04-27 2019-11-06 삼성전자주식회사 팬-아웃 반도체 패키지
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10490479B1 (en) * 2018-06-25 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging of semiconductor device with antenna and heat spreader
US10573618B1 (en) * 2018-07-31 2020-02-25 Delta Electronics, Inc. Package structures and methods for fabricating the same
KR102164795B1 (ko) * 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
EP3629682A1 (en) * 2018-09-25 2020-04-01 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component having pads connected in different wiring layers
US10741534B2 (en) 2018-09-28 2020-08-11 Intel Corporation Multi-die microelectronic device with integral heat spreader
TWI703685B (zh) 2018-11-21 2020-09-01 欣興電子股份有限公司 發光二極體封裝及其製作方法
KR102600004B1 (ko) * 2018-12-26 2023-11-08 삼성전자주식회사 반도체 패키지
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
EP3772087A1 (de) * 2019-07-30 2021-02-03 Siemens Aktiengesellschaft Montage einer elektronischen baugruppe
CN110729273B (zh) * 2019-09-24 2021-10-01 浙江臻镭科技股份有限公司 一种芯片嵌入式三维异构互联结构及其制作方法
US11145610B2 (en) * 2019-12-30 2021-10-12 Unimicron Technology Corp. Chip package structure having at least one chip and at least one thermally conductive element and manufacturing method thereof
TWI709218B (zh) * 2019-12-30 2020-11-01 欣興電子股份有限公司 晶片封裝結構及其製作方法
KR20210087751A (ko) 2020-01-03 2021-07-13 삼성전자주식회사 반도체 패키지
CN113161298B (zh) * 2020-01-07 2024-06-11 欣兴电子股份有限公司 芯片封装结构及其制作方法
KR20210099244A (ko) * 2020-02-03 2021-08-12 삼성전자주식회사 반도체 장치 및 그의 제조 방법
EP3876683A1 (en) 2020-03-05 2021-09-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat removal mechanism for stack-based electronic device with process control component and processing components
US12074115B2 (en) * 2020-06-16 2024-08-27 Zhuhai Access Semiconductor Co., Ltd Heat dissipation-electromagnetic shielding embedded packaging structure, manufacturing method thereof, and substrate
US11527518B2 (en) * 2020-07-27 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation in semiconductor packages and methods of forming same
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
KR20220042705A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20220043519A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 열 발산층을 구비한 반도체 패키지
US12125775B2 (en) * 2020-11-11 2024-10-22 Nepes Co., Ltd. Semiconductor package and method for manufacturing the same
US11908767B2 (en) 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure
CN115020369A (zh) * 2021-03-03 2022-09-06 华为技术有限公司 电路板组件及其制造方法和电子设备
KR20230020654A (ko) * 2021-08-04 2023-02-13 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지
US20230187307A1 (en) * 2021-12-15 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Heat-Dissipating Structures for Semiconductor Devices and Methods of Manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646628A (zh) * 2006-11-06 2012-08-22 日本电气株式会社 用于制造半导体装置的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7868472B2 (en) 2004-04-08 2011-01-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Thermal dissipation in integrated circuit systems
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
US7271034B2 (en) * 2004-06-15 2007-09-18 International Business Machines Corporation Semiconductor device with a high thermal dissipation efficiency
TWI229433B (en) * 2004-07-02 2005-03-11 Phoenix Prec Technology Corp Direct connection multi-chip semiconductor element structure
US7361986B2 (en) 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
TWI353047B (en) * 2006-12-28 2011-11-21 Siliconware Precision Industries Co Ltd Heat-dissipating-type semiconductor package
KR100843236B1 (ko) * 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US8217511B2 (en) * 2007-07-31 2012-07-10 Freescale Semiconductor, Inc. Redistributed chip packaging with thermal contact to device backside
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
US7977161B2 (en) * 2008-11-17 2011-07-12 Infineon Technologies Ag Method of manufacturing a semiconductor package using a carrier
EP2517321B1 (en) * 2009-12-19 2021-04-14 Lumentum Operations LLC System for combining laser arrays for digital outputs
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8531032B2 (en) * 2011-09-02 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced structure for multi-chip device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646628A (zh) * 2006-11-06 2012-08-22 日本电气株式会社 用于制造半导体装置的方法

Also Published As

Publication number Publication date
US20170301608A1 (en) 2017-10-19
TW201413882A (zh) 2014-04-01
US11101192B2 (en) 2021-08-24
US10177073B2 (en) 2019-01-08
CN103681541A (zh) 2014-03-26
US9735087B2 (en) 2017-08-15
US20140077394A1 (en) 2014-03-20
TWI609464B (zh) 2017-12-21
US20190148264A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
CN103681541B (zh) 晶圆级嵌入式散热器
CN103635996B (zh) 无焊内建层封装的翘曲减小
CN103515252B (zh) 形成嵌入式sop扇出型封装的半导体器件和方法
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
CN109844938A (zh) 具有增强性能的晶片级封装
US8552540B2 (en) Wafer level package with thermal pad for higher power dissipation
CN102655136B (zh) 半导体芯片及其制造方法
CN107408552A (zh) 薄型低翘曲扇出封装件中的双面安装存储器集成
CN106328619A (zh) 3d封装件结构及其形成方法
TW201639106A (zh) 具有虛設晶粒之扇出堆疊系統級封裝（ｓｉｐ）及其製造方法
CN101221936A (zh) 具有晶粒置入通孔之晶圆级封装及其方法
TW200950048A (en) Semiconductor package having an antenna
US20240087986A1 (en) Semiconductor device
CN108074877A (zh) 芯片封装体以及芯片封装方法
US20200097694A1 (en) Fingerprint sensor module and method for manufacturing a fingerprint sensor module
TW201740461A (zh) 具有改良的拓撲之扇出型晶圓層級封裝
CN107180802A (zh) 半导体装置和制造半导体装置的方法
CN104051399B (zh) 晶圆级芯片尺寸封装中间结构装置和方法
US20230299027A1 (en) Structure and method for semiconductor packaging
TW202032675A (zh) 半導體封裝件及製造半導體封裝件的方法
CN111916362A (zh) 一种半导体封装结构及其制备方法
JP4685025B2 (ja) 透磁性ヒートシンクを有する半導体デバイス
CN209880544U (zh) 一种半导体封装结构以及半导体多层芯片封装结构
CN108630622A (zh) 扇出型封装中的半导体结构
CN113571431A (zh) 晶粒封装结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant