CN107871732A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN107871732A
CN107871732A CN201610847094.5A CN201610847094A CN107871732A CN 107871732 A CN107871732 A CN 107871732A CN 201610847094 A CN201610847094 A CN 201610847094A CN 107871732 A CN107871732 A CN 107871732A
Authority
CN
China
Prior art keywords
metal
layer
insulating medium
medium layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610847094.5A
Other languages
English (en)
Inventor
任晓黎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201610847094.5A priority Critical patent/CN107871732A/zh
Priority to PCT/CN2017/082165 priority patent/WO2018054057A1/zh
Publication of CN107871732A publication Critical patent/CN107871732A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种封装结构，通过常规工艺在有源芯片背面集成大量的无源器件和再布线层，然后通过堆叠和引线键合的方式实现多个有源芯片与无源器件的集成，不但充分利用了封装结构中有源芯片背面的空白区域，还有效的提高了封装集成度；同时，所集成的无源器件可以通过一层水平方向的金属走线连接到其他芯片的电路结构上，通过引线键合的方式与有源芯片相关信号网络进行电性连接，因此极大地缩短了有源芯片与无源器件之间的信号传输路径，提高了信号完整性。

Description

封装结构
技术领域
本发明涉及半导体芯片封装领域，尤其涉及一种封装结构。
背景技术
随着电子工程的发展，人们对于集成电路(Integrated Circuit，简称IC)芯片小型化、轻量化及功能化的需求日渐增加，从最开始的单一组件的开发阶段，逐渐进入到了集结多个组件的系统开发阶段，与此同时在产品高效能及外观轻薄的要求下，不同功能的芯片开始迈向整合的阶段，因此，封装技术的不断发展和突破，成为推动整合的力量之一。多芯片封装技术的一个最重要的应用—系统级封装(System in Package，简称：SiP)概念随即被提出，SiP作为一种封装技术是指通过将多芯片集中于一个单一封装内，从而使芯片获得系统功能，其具体的封装形式千变万化，可依照客户或产品的需求对于不同的芯片排列方式及内部接合技术进行生产，从而满足不同的市场需求。
在电子系统中，除了集成有源的电路芯片外，还需要集成大量的无源器件，其中无源器件是指在不需要外加电源的条件下，就可以显示其特性的电子元件，他主要包括电阻类，电感类和电容类器件，以及由这些所组成的无源滤波器、谐振器、转换器和开关等。这些元件具有很多重要的功能，如偏置、去耦、开关噪声抑制、滤波、调谐等。
随着网络通讯、电子多媒体产品以及信息化、智能化技术快速发展，集成电路元器件的处理功能日趋重要，并越来越向着小型化、薄型化、集成化、高密度等态势发展，因而有源芯片与无源器件的高密度集成技术面临机遇和挑战。然而现有的系统级封装在很多情况下，在系统中都是与分立的无源器件通过电路板走线相连接，从而导致集成度非常低，封装体内空间也没有被有效利用，而过长的电路板走线也会为系统引入更多的信号完整性问题。
发明内容
有鉴于此，本发明实施例期望提供一种封装结构，从而有效提高了封装集成度，缩短了有源芯片与无源器件之间的信号传输路径，提升了信号完整性。
本发明实施例的技术方案是这样实现的：
一种封装结构，包括引线键合芯片、倒装焊芯片和封装基板：
所述倒装焊芯片位于所述引线键合芯片下方，所述封装基板位于所述倒装焊芯片下方；
所述引线键合芯片上设置至少一个第一引线键合焊盘，所述至少一个第一引线键合焊盘通过引线键合线与所述封装基板连接；所述引线键合芯片下依次设置第一绝缘介质层、第一金属结构层、第三绝缘介质层、第二金属结构层，所述第二金属结构层和所述第一金属结构层之间设置至少一个金属过孔，所述第二金属结构层下设置M个柱状的金属连接块；
所述倒装焊芯片上依次设置第四绝缘介质层、金属互连层、第五绝缘介质层，所述金属互连层由非连续的金属材料组成，所述第五绝缘介质层填充非连续的金属材料形成的空隙；所述第五绝缘介质层上设置N个第二引线键合焊盘；所述金属互连层上设置M+N个穿过所述第五绝缘介质层的垂直通孔，其中M个所述通孔的位置与M个所述金属连接块的位置相对应，所述M个金属连接块插入M个所述通孔中，所述N个第二引线键合焊盘通过N个所述通孔与所述金属互连层电性连接，所述N个第二引线键合焊盘通过引线键合线与所述封装基板连接；
所述倒装焊芯片下设置至少一个金属焊球，所述至少一个金属焊球为金属结构且与所述倒装焊芯片的内部电路结构和所述封装基板上表面的金属结构电性连接。
如上所述的封装结构，所述第一金属结构层和所述第二金属结构层是平板结构，或是线圈结构；其中平板结构由一整块与所述引线键合芯片表面尺寸相同的金属板形成，或由多块在同一平面放置的金属板形成。
如上所述的封装结构，当所述第一金属结构层是由多块在同一平面放置的金属板形成的平板结构时，或是线圈结构时，所述第一金属结构层的四周设置第二绝缘介质层，所述第二绝缘介质层下表面与所述第一金属结构层下表面平齐且不覆盖所述第一金属结构层的下表面。
如上所述的封装结构，在所述引线键合芯片上集成至少一个有源芯片。
如上所述的封装结构，所述第一引线键合焊盘为金属结构且与所述引线键合芯片内部的有源集成电路电性连接。
如上所述的封装结构，所述第一绝缘介质层、所述第二绝缘介质层、所述第四绝缘介质层、和所述第五绝缘介质层的材料是有机聚合物不导电材料；第三绝缘介质层的材料为高介电常数材料或有机聚合物材料。
如上所述的封装结构，所述第一金属结构层和第二金属结构层的材料为低电阻率导电材料或高电阻率材料；所述金属互连层的材料为导电金属；所述金属连接块的材料为导电金属或金属合金材料。
本发明实施例提供的封装结构，不需要增加额外的分立无源器件，而是通过常规工艺在有源芯片背面集成大量的无源器件和再布线层，然后通过堆叠和引线键合的方式实现多个有源芯片与无源器件的集成，不但充分利用了封装结构中有源芯片背面的空白区域，还有效的提高了封装集成度；同时，所集成的无源器件可以通过一层水平方向的金属走线连接到其他芯片的电路结构上，通过引线键合的方式与有源芯片相关信号网络进行电性连接，因此极大地缩短了有源芯片与无源器件之间的信号传输路径，提高了信号完整性。
附图说明
图1为本发明封装结构实施例一的结构示意图；
图2为本发明封装结构实施例二的结构示意图；
图3为本发明封装结构实施例三的结构示意图；
图4为本发明封装结构实施例四的结构示意图；
图5为本发明引线键合芯片一的结构示意图；
图6为本发明引线键合芯片二的结构示意图；
图7为本发明引线键合芯片三的结构示意图；
图8为本发明倒装焊芯片一的结构示意图；
图9为本发明倒装焊芯片二的结构示意图；
图10为本发明倒装焊芯片三的结构示意图；
图11为本发明引线键合芯片和倒装焊芯片连接的结构示意图；
图12为本发明引线键合芯片、倒装焊芯片和封装基本连接的结构示意图。
具体实施方式
图1为本发明封装结构实施例一的结构示意图。如图1所示，本实施例提供的封装结构包括：引线键合芯片101、倒装焊芯片201和封装基板301：
倒装焊芯片201位于引线键合芯片101下方，封装基板301位于倒装焊芯片201下方；
引线键合芯片101上设置至少一个第一引线键合焊盘108，至少一个第一引线键合焊盘108通过引线键合线与封装基板301连接；引线键合芯片101下依次设置第一绝缘介质层102、第一金属结构层103、第三绝缘介质层105、第二金属结构层106，第二金属结构层106和第一金属结构层103之间设置至少一个金属过孔109，第二金属结构层106下设置M个柱状的金属连接块107；
倒装焊芯片201上依次设置第四绝缘介质层202、金属互连层203、第五绝缘介质层204，金属互连层203由非连续的金属材料组成，第五绝缘介质层204填充非连续的金属材料形成的空隙；第五绝缘介质层204上设置N个第二引线键合焊盘205；金属互连层203上设置M+N个穿过第五绝缘介质层的垂直通孔，其中M个通孔的位置与M个金属连接块的位置相对应，M个金属连接块107插入M个通孔中，N个第二引线键合焊盘205通过N个通孔与金属互连层203电性连接，N个第二引线键合焊盘205通过引线键合线与封装基板301连接；
倒装焊芯片下设置至少一个金属焊球206，至少一个金属焊球206为金属结构且与倒装焊芯片201的内部电路结构和封装基板301上表面的金属结构电性连接。
需要说明的是，为了封装的结构稳定，倒装焊芯片201的表面尺寸应大于引线键合芯片101，封装基板301的表面尺寸应大于倒装焊芯片201。
还需要说明的是，第一引线键合焊盘108的材料为金属，且与引线键合芯片101内部有源集成电路电性连接；第二金属结构层106与第一金属结构层103之间通过金属过孔109电性连接。
具体的，第一金属结构层和第二金属结构层是平板结构，或是线圈结构；其中平板结构由一整块与引线键合芯片表面尺寸相同的金属板形成，或由多块在同一平面放置的金属板形成；当第一金属结构层是由多块在同一平面放置的金属板形成的平板结构或是线圈结构时，在第一金属结构层的四周设置第二绝缘介质层，当第一金属结构层是由多块在同一平面放置的金属板形成的平板结构或是线圈结构时，第二金属结构层的四周不需要设置绝缘介质层。如图1所示，第一金属结构层103是由多块在同一平面放置的金属板形成的平板结构；第二金属结构层106是由多块在同一平面放置的金属板形成的平板结构。
图2为本发明封装结构实施例二的结构示意图，如图2所示，第一金属结构层103是由多块在同一平面放置的金属板形成的平板结构，第一金属结构层103的四周设置第二绝缘介质层104，第二绝缘介质层104下表面与第一金属结构层103下表面平齐且不覆盖第一金属结构层103的下表面。第一金属结构层103的材料为低电阻率导电材料或高电阻率材料，当第一金属结构层103为低电阻率导电材料的平板结构时，第一金属结构层103相当于电容元件的上极板，当第一金属结构层103为低电阻率导电材料的线圈结构时，第一金属结构层103相当于电感元件，当第一金属结构层103的材料为高电阻率的材料时，第一金属结构层103相当于电阻元件；第二金属结构层106的材料为低电阻率导电材料或高电阻率材料，当第二金属结构层106为低电阻率导电材料的平板结构时，第二金属结构层106相当于电容元件的下极板，当第二金属结构层106为低电阻率导电材料的线圈结构时，第二金属结构层106相当于电感元件，当第二金属结构层106的材料为高电阻率的材料时，第二金属结构层106相当于电阻元件。
需要说明的是，第一绝缘介质层102、第二绝缘介质层104、第四绝缘介质层202、和第五绝缘介质层205的材料是有机聚合物不导电材料；第三绝缘介质层105的材料为氮化硅Si3N4、二氧化硅SiO2等高介电常数介质材料或聚酰亚胺、聚对苯撑苯并双口恶唑纤维等有机聚合物材料，当第三绝缘介质层105的材料为高介电常数介质材料时，第三绝缘介质层105相当于第二金属结构层106与第一金属结构层103所组成电容元件的介质层，当第三绝缘介质层105的材料为有机聚合物材料时，第三绝缘介质层105相当于第二金属结构层106与第一金属结构层103之间的绝缘层；金属互连层203的材料为导电金属；金属连接块107的材料为导电金属或金属合金材料。
需要说明的是，至少一个第一引线键合焊盘108通过引线键合线与封装基板301连接，使得引线键合芯片101上表面有源集成电路与封装基板301电性连接；N个第二引线键合焊盘205通过引线键合线与封装基板301连接，使得所述倒装焊芯片201上表面电路结构与其下方的封装基板301电性连接。还需要说明的是，第一引线键合焊盘108可以不与封装基板301连接，而是通过引线键合线与第二引线键合焊盘205连接。图3为本发明封装结构实施例三的结构示意图，如图3所示，至少一个第一引线键合焊盘108通过引线键合线与N个第二引线键合焊盘205连接，使得引线键合芯片101内部的有源集成电路与引线键合芯片101背面的无源器件电性连接。
进一步，图4为本发明封装结构实施例四的结构示意图，如图4所示，在引线键合芯片101上通过现有多芯片集成工艺集成至少一个有源芯片，从而形成多芯片的封装结构。
本实施例提供的封装结构，不需要增加额外的分立无源器件，而是通过常规工艺在有源芯片背面集成大量的无源器件和再布线层，然后通过堆叠和引线键合的方式实现多个有源芯片与无源器件的集成，不但充分利用了封装结构中有源芯片背面的空白区域，还有效的提高了封装集成度；同时，所集成的无源器件可以通过一层水平方向的金属走线连接到其他芯片的电路结构上，通过引线键合的方式与有源芯片相关信号网络进行电性连接，因此极大地缩短了有源芯片与无源器件之间的信号传输路径，提高了信号完整性。
相应的，本发明提供的封装结构的制作方法，包括以下步骤：
图5为本发明引线键合芯片一的结构示意图。如图5所示，引线键合芯片101上制作至少一个引线键合焊盘108，其中引线键合焊盘108为金属结构且与引线键合芯片101内部有源集成电路电性互连。
图6为本发明引线键合芯片二的结构示意图。如图6所示，在引线键合芯片101下通过物理气相沉积(Physical Vapor Deposition，简称PVD)、化学气相沉积(Chemical VaporDeposition，简称CVD)等工艺制作第一绝缘介质层102，第一绝缘介质层102覆盖整个引线键合芯片101下表面。在第一绝缘介质层102下表面通过电镀工艺形成一层金属导电材料，金属导电材料为铜CU、铝Al、银Ag、金Au等低电阻率导电材料，也可以为镍铬合金、氮化钽等高电阻率材料；然后通过光刻、刻蚀等工艺去除不需要的金属材料，从而形成第一金属结构层103；在第一金属结构层103四周通过CVD、PVD等工艺制作第二绝缘介质层104，第二绝缘介质层104下表面与第一金属结构层103下表面平齐且不覆盖金属结构层103。
图7为本发明引线键合芯片三的结构示意图。如图7所示，在第一金属结构层103和第二绝缘介质层104下通过CVD、PVD等工艺制作第三绝缘介质层105；在第三绝缘介质层105上通过光刻制作穿透第三绝缘介质层105并与第一金属结构层103部分金属导电材料相接触的过孔，然后在已形成过孔的第三绝缘介质层105下，通过电镀等工艺制作一层金属导电材料，并且将该金属导电材料填充到过孔内壁上，从而形成金属过孔109，金属过孔109与第一金属结构层103和第二金属结构层106相接触，最后通过光刻、刻蚀等工艺去除掉不需要的金属材料，从而在第三绝缘介质105的下表面形成第二金属结构层106；在第二金属结构层106下通过光刻、电镀、刻蚀等工艺制作M个突出于第二金属结构层106柱状结构的金属连接块107，制作金属连接块107的材料为铜Cu、锡Sn或者其他金属合金材料。
图8为本发明倒装焊芯片一的结构示意图。如图8所示，在倒装焊芯片201下制作至少一个金属焊球206，金属焊球206与倒装焊芯片201内部有源集成电路电性互连，制作金属焊球206的材料为合金材料，或其他导电材料。
图9为本发明倒装焊芯片二的结构示意图。如图9所示，在倒装焊芯片201上通过PVD、CVD等工艺制作第四绝缘介质层202，第四绝缘介质层202覆盖整个倒装焊芯片201上表面；在第四绝缘介质层202上通过电镀工艺制作一层金属导电材料，然后通过光刻、刻蚀等工艺去除不需要的金属材料，从而形成金属互连层203，在金属互连层203的上通过CVD、PVD等工艺制作五绝缘介质层204，第五绝缘介质层204的绝缘介质材料覆盖金属互连层203，且填充于金属材料之间的空隙处；在金属互连层203上通过光刻工艺制作穿过第五绝缘介质层203的M+N个垂直通孔207，其中M个垂直通孔207的位置与M个金属连接块107的位置相对应，垂直通孔207的尺寸稍大于金属连接块107。
图10为本发明倒装焊芯片三的结构示意图，如图10所示，在第五绝缘介质层上方制作至N个引线键合焊盘205，N个引线键合焊盘205通过N个垂直过孔207与金属互连层203进行电性连接，制作引线键合焊盘205的材料为Cu、Al、Au等导电金属。
图11为本发明引线键合芯片和倒装焊芯片连接的结构示意图。如图11所示，将背面已经形成了无源器件的引线键合芯片101放置于倒装焊芯片201的上方，M个金属连接块107放置于M个金属过孔207内部，从而实现引线键合芯片101下的无源器件与倒装焊芯片201上表面的金属互连结构的电性连接。
图12为本发明引线键合芯片、倒装焊芯片和封装基本连接的结构示意图。如图12所示，将连接后的引线键合芯片101与倒装焊芯片201放置于封装基板301上方，其中倒装焊芯片201下表面的金属焊球206与封装基板301上表面相对应的金属结构进行电性连接，从而实现倒装焊芯片201内部有源集成电路与封装基板301的电性连接。
如图2所示，在引线键合芯片101上表面的引线键合焊盘108与封装基板301之间、倒装焊芯片201上表面的引线键合焊盘205与封装基板301之间分别形成金属键合线，从而实现引线键合芯片101内部有源集成电路与封装基板301金属结构的电性连接，以及引线键合芯片101下表面无源器件与封装基板301金属结构的电性连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内；因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种封装结构，其特征在于，所述封装结构包括引线键合芯片、倒装焊芯片和封装基板：
所述倒装焊芯片位于所述引线键合芯片下方，所述封装基板位于所述倒装焊芯片下方；
所述引线键合芯片上设置至少一个第一引线键合焊盘，所述至少一个第一引线键合焊盘通过引线键合线与所述封装基板连接；所述引线键合芯片下依次设置第一绝缘介质层、第一金属结构层、第三绝缘介质层、第二金属结构层，所述第二金属结构层和所述第一金属结构层之间设置至少一个金属过孔，所述第二金属结构层下设置M个柱状的金属连接块；
所述倒装焊芯片上依次设置第四绝缘介质层、金属互连层、第五绝缘介质层，所述金属互连层由非连续的金属材料组成，所述第五绝缘介质层填充非连续的金属材料形成的空隙；所述第五绝缘介质层上设置N个第二引线键合焊盘；所述金属互连层上设置M+N个穿过所述第五绝缘介质层的垂直通孔，其中M个所述通孔的位置与M个所述金属连接块的位置相对应，所述M个金属连接块插入M个所述通孔中，所述N个第二引线键合焊盘通过N个所述通孔与所述金属互连层电性连接，所述N个第二引线键合焊盘通过引线键合线与所述封装基板连接；
所述倒装焊芯片下设置至少一个金属焊球，所述至少一个金属焊球为金属结构且与所述倒装焊芯片的内部电路结构和所述封装基板上表面的金属结构电性连接。
2.根据权利要求1所述的封装结构，其特征在于，所述第一金属结构层和所述第二金属结构层是平板结构，或是线圈结构；其中平板结构由一整块与所述引线键合芯片表面尺寸相同的金属板形成，或由多块在同一平面放置的金属板形成。
3.根据权利要求2所述的封装结构，其特征在于，当所述第一金属结构层是由多块在同一平面放置的金属板形成的平板结构时，或是线圈结构时，所述第一金属结构层的四周设置第二绝缘介质层，所述第二绝缘介质层下表面与所述第一金属结构层下表面平齐且不覆盖所述第一金属结构层的下表面。
4.根据权利要求1所述的封装结构，其特征在于，在所述引线键合芯片上集成至少一个有源芯片。
5.根据权利要求1所述的封装结构，其特征在于，所述第一引线键合焊盘为金属结构且与所述引线键合芯片内部的有源集成电路电性连接。
6.根据权利要求3所述的封装结构，其特征在于，所述第一绝缘介质层、所述第二绝缘介质层、所述第四绝缘介质层、和所述第五绝缘介质层的材料是有机聚合物不导电材料；第三绝缘介质层的材料为高介电常数材料或有机聚合物材料。
7.根据权利要求1所述的封装结构，其特征在于，所述第一金属结构层和第二金属结构层的材料为低电阻率导电材料或高电阻率材料；所述金属互连层的材料为导电金属；所述金属连接块的材料为导电金属或金属合金材料。
CN201610847094.5A 2016-09-23 2016-09-23 封装结构 Withdrawn CN107871732A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610847094.5A CN107871732A (zh) 2016-09-23 2016-09-23 封装结构
PCT/CN2017/082165 WO2018054057A1 (zh) 2016-09-23 2017-04-27 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610847094.5A CN107871732A (zh) 2016-09-23 2016-09-23 封装结构

Publications (1)

Publication Number Publication Date
CN107871732A true CN107871732A (zh) 2018-04-03

Family

ID=61689358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610847094.5A Withdrawn CN107871732A (zh) 2016-09-23 2016-09-23 封装结构

Country Status (2)

Country Link
CN (1) CN107871732A (zh)
WO (1) WO2018054057A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410963B1 (en) * 2018-06-07 2019-09-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Deformed layer for short electric connection between structures of electric device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202394956U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
CN103199075A (zh) * 2013-03-13 2013-07-10 日月光半导体制造股份有限公司 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN103681541A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 晶圆级嵌入式散热器
CN103915414A (zh) * 2012-12-31 2014-07-09 英特尔移动通信有限责任公司 倒装芯片晶片级封装及其方法
CN104347617A (zh) * 2013-07-31 2015-02-11 英飞凌科技奥地利有限公司 在芯片背侧具有组合无源器件的半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509052B2 (ja) * 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
US9497861B2 (en) * 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
CN103426871B (zh) * 2013-07-25 2017-05-31 上海航天测控通信研究所 一种高密度混合叠层封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202394956U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
CN103681541A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 晶圆级嵌入式散热器
CN103915414A (zh) * 2012-12-31 2014-07-09 英特尔移动通信有限责任公司 倒装芯片晶片级封装及其方法
CN103199075A (zh) * 2013-03-13 2013-07-10 日月光半导体制造股份有限公司 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN104347617A (zh) * 2013-07-31 2015-02-11 英飞凌科技奥地利有限公司 在芯片背侧具有组合无源器件的半导体器件

Also Published As

Publication number Publication date
WO2018054057A1 (zh) 2018-03-29

Similar Documents

Publication Publication Date Title
US8633591B2 (en) Electronic device
CN105637633B (zh) 具有预形成过孔的嵌入式封装
CN100568489C (zh) 电路模块及其制造方法
CN101345199B (zh) 一种封装结构及其形成方法
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
CN109841603A (zh) 封装结构及其制造方法
US20180166373A1 (en) Method of making wiring board with interposer and electronic component incorporated with base board
CN105514093B (zh) 基于硅通孔技术的半导体电容器及其制造方法、封装结构
CN110335859A (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US20190333850A1 (en) Wiring board having bridging element straddling over interfaces
CN101364586B (zh) 封装基板结构
CN106672888B (zh) 封装集成电路管芯的方法和器件
CN106935517B (zh) 集成无源器件的框架封装结构及其制备方法
US20150348918A1 (en) Package substrate, package, package on package and manufacturing method of package substrate
TW200847363A (en) Structure of pachaging substrate and package structure thereof having chip embedded therein
CN107871732A (zh) 封装结构
US9443837B2 (en) Z-connection for a microelectronic package using electroless plating
KR100818116B1 (ko) 반도체 패키지
CN114334901A (zh) 半导体封装结构及其制造方法
US20170133352A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN105789174B (zh) 半导体封装及半导体封装基座的制造方法
CN110223971A (zh) 具有散热特性的三维可堆叠式半导体组体
JP7130047B2 (ja) 集積回路モジュール構造及びその製作方法
US20050231922A1 (en) Functional printed circuit board module with an embedded chip
CN101740403B (zh) 封装基板结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180403

WW01 Invention patent application withdrawn after publication