JP7130047B2 - 集積回路モジュール構造及びその製作方法 - Google Patents

集積回路モジュール構造及びその製作方法 Download PDF

Info

Publication number
JP7130047B2
JP7130047B2 JP2020542483A JP2020542483A JP7130047B2 JP 7130047 B2 JP7130047 B2 JP 7130047B2 JP 2020542483 A JP2020542483 A JP 2020542483A JP 2020542483 A JP2020542483 A JP 2020542483A JP 7130047 B2 JP7130047 B2 JP 7130047B2
Authority
JP
Japan
Prior art keywords
layer
metal pattern
rewiring
functional circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020542483A
Other languages
English (en)
Other versions
JP2020537361A (ja
Inventor
左成傑
何軍
Original Assignee
安徽▲雲▼塔▲電▼子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201721681899.3U external-priority patent/CN207489849U/zh
Priority claimed from CN201711278627.3A external-priority patent/CN107845614A/zh
Application filed by 安徽▲雲▼塔▲電▼子科技有限公司 filed Critical 安徽▲雲▼塔▲電▼子科技有限公司
Publication of JP2020537361A publication Critical patent/JP2020537361A/ja
Application granted granted Critical
Publication of JP7130047B2 publication Critical patent/JP7130047B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本出願の実施例は、集積回路モジュール技術に関し、例えば、集積回路モジュール構造及びその製作方法に関する。
電子製品の発展に伴い、様々な部品の開発は集積化、多機能化の方向に発展しているため、集積デバイスの集積回路モジュール構造に対する要求もますます高まっている。
集積デバイスがシステムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ、ＳＩＰ）モジュールに組み込まれている場合、集積回路デバイス／チップとほかの集積回路デバイス／チップとを接続するように、集積回路モジュール構造にパッド及びパッドに接続された半田ボールを設ける必要がある。半田ボールの寄生抵抗は、略３０ｍΩ程度であり、関連技術におけるデジタルチップのパッケージ過程で、半田ボールの寄生抵抗による影響は無視できるが、高周波モジュールや高周波アプリケーションにおいて、半田ボールの寄生抵抗が集積デバイスにおけるコンデンサまたはインダクタンスの品質係数を大幅に低下させ、集積デバイスの性能に影響を与える。
本出願は、寄生抵抗を低減し、集積デバイスにおけるコンデンサまたはインダクタンスの品質係数を高め、集積デバイスの性能を改善するために、集積回路モジュール構造及びその製作方法を提供する。
本出願は、第１機能回路が設けられ、対向する第１面及び第２面を含み、前記第１面に前記第１機能回路に接続された少なくとも１つのインターフェースが設けられている集積デバイスと、
前記集積デバイスの表面の一部に被覆し、かつ、前記集積デバイスの前記少なくとも１つのインターフェースを露出させるラミネート加工層と、
各層が前記インターフェースに対応して接続された少なくとも１つの金属パターンを含み、前記金属パターン自体が第２機能回路を形成し、または、前記金属パターンが第２機能回路に直接的に接続されている少なくとも１層の再配線層と、
前記ラミネート加工層及び前記再配線層に被覆し、かつ、各層が１層の前記再配線層を被覆し、前記金属パターンの一部を露出させる少なくとも１層の絶縁層と、
を含む集積回路モジュール構造を提供する。
一実施例において、前記金属パターンは、前記金属パターンに対応する前記インターフェースを覆って接触し、前記金属パターンの面積は、前記金属パターンに対応する前記インターフェースの面積よりも大きい。
一実施例において、前記集積デバイスの数は、複数であり、複数の前記集積デバイスの前記インターフェースは、前記金属パターンを介して接続されている。
一実施例において、前記再配線層は複数層を含み、複数層の再配線層の間は、絶縁層によって隔離され、絶縁層におけるスルーホールで複数層の再配線層の間の電気的接続が実現される。
本出願は、キャリアプレートを提供し、前記キャリアプレートの上に遷移ゴムを形成することと、
第１機能回路が設けられ、対向する第１面及び第２面を含み、前記第１面に前記第１機能回路に接続された少なくとも１つのインターフェースが設けられ、前記第２面が前記遷移ゴムと接触している集積デバイスを前記遷移ゴムに設けることと、
前記遷移ゴムの上に、前記集積デバイスを被覆するラミネート加工層を形成することと、
前記ラミネート加工層から前記少なくとも１つのインターフェースを露出させるように前記ラミネート加工層を薄肉化することと、
前記ラミネート加工層の上に少なくとも１層の再配線層を形成し、各層の前記再配線層が、前記インターフェースに対応して接続された少なくとも１つの金属パターンを含み、前記金属パターン自体が第２機能回路を形成し、または、前記金属パターンが第２機能回路に直接的に接続されることと、
前記ラミネート加工層及び前記再配線層の上に、少なくとも１層の絶縁層を形成し、各層の前記絶縁層が１層の前記再配線層を被覆し、前記絶縁層から前記金属パターンの一部を露出させることと、
を含む集積回路モジュール構造の製作方法をさらに提供する。
一実施例において、前記少なくとも１層の絶縁層を形成した後に、前記キャリアプレート及び前記遷移ゴムを除去すること、をさらに含む。
一実施例において、再配線技術を用いて前記ラミネート加工層の上に前記金属パターンを形成し、形成された前記金属パターンが、前記金属パターンに対応する前記インターフェースを覆って接触し、形成された前記金属パターンの面積が、前記金属パターンに対応する前記インターフェースの面積よりも大きい。
一実施例において、前記金属パターンの材料は銅である。
一実施例において、前記ラミネート加工層及び前記再配線層の上に少なくとも１層の絶縁層を形成し、各層の前記絶縁層が１層の前記再配線層を被覆することは、
前記ラミネート加工層の上に複数層の再配線層を形成し、複数層の前記再配線層の間を絶縁層で隔離し、絶縁層におけるスルーホールを介して複数層の再配線層の間の電気的接続を実現すること、を含む。
一実施例において、前記ラミネート加工層及び前記再配線層の上に少なくとも１層の絶縁層を形成し、各層の前記絶縁層が１層の前記再配線層を被覆し、前記絶縁層から前記金属パターンの一部を露出させることは、
前記ラミネート加工層及び前記再配線層の上に、少なくとも１層の誘電体材料層を蒸着し、各層の前記誘電体材料層が１層の前記再配線層を被覆し、形成された前記誘電体材料層が前記金属パターン及び前記集積デバイスを被覆することと、
前記金属パターンの一部を露出させるように、前記誘電体材料層をエッチングすることと、を含む。
本出願の実施例に係る集積回路モジュール構造及びその製作方法は、集積デバイスのインターフェースにそれに対応して接続された金属パターンを設けることによって、第２機能回路を実現したり、第２機能回路との直接的な電気的接続を実現したりすることで、錫半田ボールや銅柱などの中間材料を使用する必要がなく、寄生抵抗を大幅に低減し、関連技術における半田ボールなどにより寄生抵抗が発生する原因で集積デバイスにおけるコンデンサまたはインダクタンスの品質係数が大幅に低下するという問題が生じることを解決し、寄生抵抗を低減し、集積デバイスのコンデンサまたはインダクタンスの品質係数を高め、集積デバイスの性能を改善している。
実施例１に係る集積回路モジュール構造の構成模式図である。 実施例１に係る他の集積回路モジュール構造の構成模式図である。 実施例１に係る更に他の集積回路モジュール構造の構成模式図である。 実施例２に係る集積回路モジュール構造の製作方法のフローチャートである。 実施例２に係る集積回路モジュール構造の製作方法に対応する構成図である。
以下、図面及び実施例を参照して本出願をさらに説明する。ここで記載される具体的な実施例は、本出願を説明するためのものだけであって、本出願を限定するものではないことが分かる。なお、説明の便宜上、図面において、全ての構成ではなく本出願に関連する部分のみが示されている。
実施例１
図１は、実施例１に係る集積回路モジュール構造の構成模式図である。図１を参照すると、この集積回路モジュール構造は、
第１機能回路１０１が設けられ、対向する第１面１１及び第２面１２を含み、第１面１１に第１機能回路１０１に接続された少なくとも１つのインターフェース１０２が設けられている集積デバイス１と、
集積デバイス１をパッケージし、前記集積デバイス１の表面の一部に被覆し、かつ、集積デバイス１の前記少なくとも１つのインターフェース１０２を露出させるラミネート加工層２と、
各層がインターフェース１０２に対応して接続された少なくとも１つの金属パターン３１を含み、金属パターン３１自体が第２機能回路を形成し、または、金属パターン３１が第２機能回路に直接的に接続されている少なくとも１層の再配線層と、
前記ラミネート加工層及び前記再配線層の上に被覆し、集積デバイス１及びラミネート加工層２における第１面１１に近い一方側に位置し、各層が１層の再配線層を被覆し、パッドを形成するように金属パターン３１の一部を露出させる少なくとも１層の絶縁層４と、
を含む。
なお、集積デバイス１は、チップであってもよいが、チップに限らず、表面実装デバイスであってもよく、両者を組み合わせて使用した場合に形成された構造や他の構造であってもよい。
インターフェース１０２に対応して接続された金属パターン３１自体は、第２機能回路を形成し、集積デバイス１における第１機能回路１０１と完全な機能回路を形成してもよく、例示的に、金属パターン３１自体は、第２機能回路（例えば、インダクタンスなどの他の構造）を形成し、集積デバイスにおける第１機能回路１０１（例えば、コンデンサ）と結合して完全な機能回路を形成し、ある機能（例えば、フィルタリング作用）を実現してもよく、あるいは、金属パターン３１は、第１機能回路１０１における外部回路と接続する必要がある機能回路であってもよく、例えば、金属パターン３１は、１つの金属極板であり、第１機能回路１０１と結合して、完全なコンデンサを形成することで完全な機能回路を形成し、ある特定の機能を実現する。
金属パターン３１は、第２機能回路に直接的に接続されてもよく、例示的に、集積デバイス１における第１機能回路１０１（例えば、コンデンサ）は、集積デバイス１の外部の第２機能回路（例えば、インダクタンス）と結合して完全な機能回路を形成することである機能（例えば、フィルタリング作用）を実現し、金属パターン３１は、２つ部分の機能回路が完全な機能回路を形成するように、第２機能回路（例えば、インダクタンス）に直接的に接続されてもよい。
金属パターン３１が第２機能回路であるか、第２機能回路に直接的に接続されることは、いずれも集積回路モジュール構造における寄生抵抗の抵抗値を低減させることができる。
水及び酸素による侵食を避け、集積デバイス１を保護するために、ラミネート加工層２を用いて集積デバイス１をパッケージすることができる。ここで、インターフェース１０２と再配線層における金属パターン３１とを接続するために、インターフェース１０２が位置する集積デバイス１の第１面１１は、ラミネート加工層２に覆われていない。再配線層における金属パターン３１の寄生抵抗値を比較的小さくするために、金属パターン３１は、銅などの電気伝導率の高い金属材料からなることができる。
集積デバイス１及びラミネート加工層２における第１面１１に近い一方側に、蒸着で絶縁層４を形成することができ、蒸着された絶縁層４は、集積デバイス１、ラミネート加工層２及び再配線層と分離しにくく、関連技術における基板に取って代わることができるため、この集積回路モジュール構造には、集積デバイス１及び基板を半田付けするための半田ボールを導入する必要がなく、半田ボールや銅柱などの中間材料の導入を避け、半田ボールや銅柱による寄生抵抗が高周波モジュールまたは高周波アプリケーションで集積デバイス１のコンデンサまたはインダクタンスの品質係数に与える影響をなくした。
同時に、絶縁層４は、関連技術における基板に比較すると、厚みがより薄く、精度がより高く、集積回路モジュールの構造がより小型になることで、システム全体の集積度をより高くすることができる。
また、絶縁層４では、集積デバイス１、ラミネート加工層２及び再配線層との密着は、ある程度の封止作用を果たし、集積デバイス１を侵食から保護することができる。
この集積回路モジュール構造を、他の集積回路モジュール構造、プリント配線板または他の構造に接続できるようにするために、パッドを形成するように絶縁層４から金属パターン３１の一部を露出させ、形成されたパッドによって集積回路モジュール構造と外部回路との接続を実現してもよい。
なお、絶縁層及び再配線層は、いずれも１層でもよいし、複数層でもよい。図２は、実施例１に係る他の集積回路モジュール構造の構成模式図である。図２を参照すると、好ましくは、再配線層は、複数層であり、各層の再配線層の間は絶縁層４によって隔離され、スルーホール４１で複数層の再配線層の間の電気的接続を実現する。
ここで、再配線層が複数層であると、絶縁層４も複数層となり、短絡などが発生しないように、絶縁層４によって複数層の再配線層が隔離される。１層の再配線層の金属パターン３１が集積デバイス１のインターフェース１０２と接触することが確保されるが、絶縁層４及び再配線層の層数には制限されないことが分かる。複数層の再配線層の金属パターン３１間の電気的接続を実現するように、再配線層間の絶縁層４にスルーホール４１が開けされてもよい。
本出願の実施例に係る集積回路モジュール構造は、集積デバイス１の第１面１１に第１機能回路１０１と接続された少なくとも１つのインターフェース１０２を設けることによって、ラミネート加工層２から集積デバイス１の第１面１１を露出させ、再配線層における金属パターン３１がインターフェース１０２に対応して接続しているとともに、集積デバイス１及びラミネート加工層２における第１面１１に近い一方側に絶縁層４を形成することによって、パッドを形成するように絶縁層４から金属パターン３１の一部を露出させることで、錫半田ボールや銅柱などの中間材料を使用する必要がなく、半田ボールなどにより寄生抵抗が発生する原因で集積デバイスにおけるコンデンサまたはインダクタンスの品質係数が大幅に低下するという問題が生じることを解決し、半田ボールの導入を回避し、寄生抵抗を低減し、集積デバイスのコンデンサまたはインダクタンスの品質係数を高め、集積デバイス性能を改善している。
一実施例において、金属パターン３１は、金属パターン３１に対応するインターフェース１０２を覆って接触し、金属パターン３１の面積は、金属パターン３１に対応するインターフェース１０２の面積よりも大きい。
ここで、金属パターン３１とそれに対応するインターフェース１０２が効果的に接続できることを確保して外部回路との通路が形成されることを確保するために、金属パターン３１は、それに対応するインターフェース１０２を完全に被覆してもよく、部分的に被覆してもよい。金属パターン３１は、実際の応用においても小さい寄生抵抗が存在すると考えられるので、金属パターン３１における寄生抵抗の抵抗値を低減し、高周波モジュールまたは高周波アプリケーションで集積デバイス１のコンデンサまたはインダクタンスの品質係数を低減させることを回避するために、金属パターン３１の面積を適切に広げることができ、好ましくは、金属パターン３１の面積は、それに対応するインターフェース１０２の面積よりも大きくてもよい。
図３は、実施例１に係る更に他の集積回路モジュール構造の構成模式図である。図３を参照すると、好ましくは、集積デバイス１の数は複数であり、複数の集積デバイス１のインターフェース１０２は、金属パターン３１を介して接続されている。
一部の集積回路モジュール構造には、１つ以上の集積デバイス１が設けられる必要があり、機能が同一または機能が異なる集積デバイス１が複数設置されることで、機能が多く、集積度が高い効果を達成することができることが分かる。集積デバイス１の数が複数で、集積デバイス１同士を接続する必要があると、複数の集積デバイス１のインターフェース１０２は、金属パターン３１を介して接続されてもよい。ここで、全ての集積デバイス１を接続する必要があると、十分な面積を有する金属パターン３１を介して接続することができる。複数の集積デバイス１間に特殊な接続関係があると、複数の独立した金属パターン３１を介してそれぞれ接続してもよい。
パッドを形成するように絶縁層４から金属パターン３１の一部を露出させるので、形成されたパッドは、外部の他の集積回路モジュール構造、プリント配線板または他の構造と接続するために用いられ、再配線層上の複数の金属パターン３１に形成されたパッドと他の構造との接続の過程において不要な短絡などが発生しないために、絶縁層４は誘電体材料層であってもよい。
実施例２
図４は、実施例２に係る集積回路モジュール構造の製作方法のフローチャートである。図５は、実施例２に係る集積回路モジュール構造の製作方法に対応する構成図である。図４及び図５を参照すると、この集積回路モジュール構造の製作方法は、以下のステップを含む。
ステップ１０において、キャリアプレート５を提供し、キャリアプレート５の上に遷移ゴム６を形成する。
ステップ２０において、第１機能回路１０１が設けられ、対向する第１面１１及び第２面１２を含み、第１面１１に第１機能回路１０１に接続された少なくとも１つのインターフェース１０２が設けられ、第２面１２が遷移ゴム６と接触している集積デバイス１を遷移ゴム６の上に設ける。
ここで、集積回路モジュール構造を製作する過程で、キャリアプレート５は製作プラットフォームを提供する。遷移ゴム６上に集積デバイス１を固定して配置することができ、集積デバイス１がその後の製作過程でずれたり傾いたりすることを防止するように、キャリアプレート５上に遷移ゴム６を形成する。ここで、集積デバイス１のうち、第１機能回路１０１と接続するインターフェース１０２が設けられている第１面１１を遷移ゴム６から遠い側に配置し、集積デバイス１の第２面１２を遷移ゴム６に接触する。
ステップ３０において、遷移ゴムの上に集積デバイス１を被覆するラミネート加工層２を形成する。
集積デバイス１が水及び酸素によって浸食され、集積デバイス１の性能に影響を与えることを防ぐために、集積デバイス１をラミネート加工する。集積デバイス１が遷移ゴム６の上に設けられているため、遷移ゴム６の上にラミネート加工層２を形成し、集積デバイス１をラミネート加工層で被覆し、集積デバイス１の封止性を確保する。
ステップ４０において、ラミネート加工層２から前記少なくとも１つのインターフェース１０２を露出させるようにラミネート加工層２を薄肉化する。
集積デバイス１は、第１機能回路１０１がスムーズに動作するように、外部回路と接続する必要があるため、集積デバイス１における第１機能回路１０１と接続するインターフェース１０２が位置する第１面１１側のラミネート加工層２を薄肉化し、例えば、ラミネート加工層２を研磨することで、ラミネート加工層２からインターフェース１０２を露出させることができるようにする。
インターフェース１０２を露出させるために、ラミネート加工層２を薄肉化する必要があり、ここで、様々な方法でラミネート加工層２を薄肉化することができる。例示的に、ラミネート加工層２を研磨することで、ラミネート加工層２からインターフェース１０２が位置する集積デバイス１の第１面１１を露出させてもよい。インターフェース１０２を露出させるために、他の方式、例えば、化学的エッチング、湿式研磨法などの方式でラミネート加工層２を薄肉化することもできることが分かる。
ステップ５０において、ラミネート加工層２の上に少なくとも１層の再配線層を形成し、各層の前記再配線層が、インターフェース１０２に対応して接続された少なくとも１つの金属パターン３１を含み、前記金属パターン３１自体が第２機能回路を形成し、または、前記金属パターン３１が第２機能回路に直接的に接続されている。
インターフェース１０２と外部の他の構造との接続を容易にするために、ラミネート加工層２の上にインターフェース１０２に対応して接続された金属パターン３１を形成し、例えば、金属層を蒸着し、露光現像などのプロセスで金属パターン３１を形成し、金属パターン３１の数は少なくとも１つである。ここで、集積回路モジュール構造における寄生抵抗の抵抗値をできるだけ小さくするために、金属パターン３１の製作材料は、電気伝導率の高い金属を採用し、金属パターン３１が正常に動作することを保証した上で、金属パターン３１の面積をできるだけ大きくすることができる。
ステップ６０において、ラミネート加工層２及び再配線層の上に絶縁層４を形成し、各層の絶縁層４が１層の再配線層を被覆し、絶縁層４から金属パターン３１の一部を露出させる。
金属パターン３１の面積が比較的大きく、かつ、集積デバイス１のインターフェース１０２がいずれもラミネート加工層２の外に露出しているため、この集積回路モジュール構造が外部回路と接続されている場合、金属パターン３１またはインターフェース１０２と外部回路との間に不要な短絡などが発生しないように、ラミネート加工層２及び金属パターン３１の上に絶縁層４を形成し、絶縁層４を形成するとき、絶縁層４から金属パターン３１の一部を露出させる。
露出した金属パターン３１の一部には、この集積回路モジュール構造と外部回路との接続を実現するためのパッドが形成されている。
なお、絶縁層４は、蒸着によって形成されることができ、絶縁層４と集積デバイス１、金属パターン３１及びラミネート加工層２との間はいずれも良好な密着性を有することができるため、絶縁層４はある程度の封止作用を果たし、集積デバイス１を水及び酸素による侵食から保護することができ、一方、絶縁層４と集積デバイス１または金属パターン３１とを半田ボールで半田付けすることを回避でき、集積回路モジュール構造において寄生抵抗の比較的大きい半田ボールを入れる必要がなくなる。
なお、絶縁層４及び再配線層は、いずれも１層でもよいし、複数層でもよい。例示的に、ラミネート加工層２の上に複数層の再配線層を形成し、複数層の再配線層の間を絶縁層４で隔離し、絶縁層４におけるスルーホール４１を介して複数層の再配線層の間の電気的接続を実現する。
再配線層が複数層であると、絶縁層４も複数層となり、短絡などの発生を回避するように、絶縁層４によって複数層の再配線層を隔離する。複数層の再配線層の金属パターン３１間の電気的接続を実現するように、再配線層間の絶縁層４にスルーホール４１を開けて、金属パターン３１の一部を露出させる。
ラミネート加工層２の上に蒸着で誘電体材料層を形成し、形成された誘電体材料層が金属パターン３１及び集積デバイス１を被覆することができ、誘電体材料層をエッチングして金属パターン３１の一部を露出させる。
ここで、絶縁層４とラミネート加工層２との間の密着性を良くし、絶縁層４の絶縁性能を保証するために、蒸着の方式で絶縁性能の良い誘電体材料層を形成することができる。形成された誘電体材料層は、金属パターン３１及び集積デバイス１を被覆し、集積デバイス１を侵食から保護し、不要な短絡などの発生を回避することができる。金属パターン３１を外部回路に接続できるようにするために、誘電体材料層をエッチングする方法で金属パターン３１の一部を露出させてもよい。
本出願の実施例に係る集積回路モジュール構造の製作方法は、錫半田ボールや銅柱などの中間材料を使用する必要がなく、寄生抵抗を大幅に低減し、関連技術における半田ボールなどにより寄生抵抗が発生する原因で集積デバイス１におけるコンデンサまたはインダクタンスの品質係数が大幅に低下するという問題を解決し、半田ボールの生成を避け、寄生抵抗を低減し、集積デバイス１のコンデンサまたはインダクタンスの品質係数を高め、集積デバイス１の性能を改善している。
一実施例において、前記絶縁層４を形成した後に、キャリアプレート５及び遷移ゴム６を除去するステップ７０をさらに含む。
キャリアプレート５は、集積回路モジュール構造を製作する過程で製作プラットフォームを提供するだけで、遷移ゴム６は、集積デバイス１を固定するためだけで、両者は、集積回路モジュール構造の中にパッケージされていないので、絶縁層４を形成した後、高温などの方式で遷移ゴム６を除去することができる。遷移ゴム６を除去した後、キャリアプレート５は自然に脱落することができる。キャリアプレート５は、リサイクル可能で、次の集積回路モジュール構造の製作に使用できるため、本出願の実施例に係る集積回路モジュール構造の製作方法は、コストを節約することもできる。
一実施例において、再配線技術を用いてラミネート加工層の上に金属パターン３１を形成し、形成された金属パターン３１が金属パターン３１に対応するインターフェース１０２を覆って接触し、形成された金属パターン３１の面積が、金属パターン３１に対応するインターフェース１０２の面積よりも大きい。
再配線技術を採用することで、線路接点位置の本来の設計を変更し、本来の設計の付加価値を高め、線路接点位置のピッチを大きくし、比較的大きなバンプ面積を提供し、絶縁層４と集積デバイス１との間の応力を低減し、集積デバイス１の信頼性を高めることができる。そのため、インターフェース１０２を露出させたラミネート加工層２の上に、再配線技術を用いて金属パターン３１を形成することができる。
金属パターン３１とインターフェース１０２とを効果的に接続できるようにするために、金属パターン３１は、インターフェース１０２を部分的に被覆してもよく、完全に被覆してもよい。集積回路モジュール構造における寄生抵抗の抵抗値を低減し、かつ、金属パターン３１とインターフェース１０２との有効な接触を確保するために、金属パターン３１の面積は、金属パターン３１に対応するインターフェース１０２の面積よりも大きくてもよい。
金属パターン３１にも寄生抵抗が存在することを考えると、その寄生抵抗の抵抗値を低減するために、金属パターン３１の材料は、電気伝導率の高い金属材料を用いることができ、金属パターン３１の材料は、銅であってもよい。
産業上の利用可能性
本出願の実施例に係る集積回路モジュール構造及びその製作方法は、半田ボールなどにより寄生抵抗が発生する原因で集積デバイスにおけるコンデンサまたはインダクタンスの品質係数が大幅に低下するという問題を解決し、寄生抵抗を低減し、集積デバイスのコンデンサまたはインダクタンスの品質係数を高め、集積デバイスの性能を改善している。

Claims (8)

  1. 第１機能回路が設けられ、対向する第１面及び第２面を含み、前記第１面に前記第１機能回路に接続された少なくとも１つのインターフェースが設けられている集積デバイスと、
    前記集積デバイスの表面の一部に被覆し、かつ、前記集積デバイスの前記少なくとも１つのインターフェースを露出させるラミネート加工層と、
    各層が前記インターフェースに対応して接続された少なくとも１つの金属パターンを含む少なくとも１層の再配線層と、
    前記ラミネート加工層及び前記再配線層の上に被覆し、かつ、各層が１層の前記再配線層を被覆し、前記金属パターンの一部を露出させる少なくとも１層の絶縁層と、
    を含み、
    第１再配線層の少なくとも１つの金属パターンは、前記金属パターンに対応する前記インターフェースを覆って接触し、前記金属パターンの面積は、前記金属パターンに対応する前記インターフェースの面積よりも大きく、
    前記第１再配線層は前記第１面に最も近い再配線層であり、
    前記第１機能回路がキャパシタ機能を有し、前記第１再配線層の少なくとも１つの金属パターン自体が第２機能回路を形成し、かつインダクタ機能を有し、前記第１機能回路と前記第２機能回路とが結合されてフィルタリングが実現される、
    集積回路モジュール構造。
  2. 前記集積デバイスの数は、複数であり、複数の前記集積デバイスの前記インターフェースは、前記金属パターンを介して接続されている、
    請求項１に記載の集積回路モジュール構造。
  3. 前記再配線層は複数層を含み、複数層の再配線層の間は、絶縁層によって隔離され、絶縁層におけるスルーホールを介して複数層の再配線層の間の電気的接続が実現される、
    請求項１に記載の集積回路モジュール構造。
  4. キャリアプレートを提供し、前記キャリアプレートの上に遷移ゴムを形成することと、
    第１機能回路が設けられ、対向する第１面及び第２面を含み、前記第１面に前記第１機能回路に接続された少なくとも１つのインターフェースが設けられ、前記第２面が前記遷移ゴムと接触している集積デバイスを前記遷移ゴムの上に設けることと、
    前記遷移ゴムの上に、前記集積デバイスを被覆するラミネート加工層を形成することと、
    前記ラミネート加工層から前記少なくとも１つのインターフェースを露出させるように前記ラミネート加工層を薄肉化することと、
    前記ラミネート加工層の上に少なくとも１層の再配線層を形成し、各層の前記再配線層が少なくとも１つの金属パターンを含み、第１再配線層の少なくとも１つの金属パターンが前記インターフェースに対応して接続され、前記第１再配線層は前記第１面に最も近い再配線層であることと、
    前記第１再配線層の少なくとも１つの金属パターン自体が第２機能回路を形成し、かつインダクタ機能を有し、前記第１機能回路がキャパシタ機能を有し、前記第１機能回路と前記第２機能回路とが結合されてフィルタリングが実現されることと、
    前記ラミネート加工層及び前記再配線層の上に、少なくとも１層の絶縁層を形成し、各層の前記絶縁層が１層の前記再配線層を被覆し、前記絶縁層から前記金属パターンの一部を露出させることと、
    を含み、
    再配線技術を用いて前記ラミネート加工層の上に前記金属パターンを形成し、形成された前記金属パターンが、前記金属パターンに対応する前記インターフェースを覆って接触し、形成された前記金属パターンの面積が、前記金属パターンに対応する前記インターフェースの面積よりも大きい、
    集積回路モジュール構造の製作方法。
  5. 前記少なくとも１層の絶縁層を形成した後に、前記キャリアプレート及び前記遷移ゴムを除去すること、をさらに含む、
    請求項４に記載の集積回路モジュール構造の製作方法。
  6. 前記金属パターンの材料は銅である、
    請求項４に記載の集積回路モジュール構造の製作方法。
  7. 前記ラミネート加工層及び前記再配線層の上に少なくとも１層の絶縁層を形成し、各層の前記絶縁層が１層の前記再配線層を被覆することは、
    前記ラミネート加工層の上に複数層の再配線層を形成し、複数層の前記再配線層の間を絶縁層で隔離し、絶縁層におけるスルーホールを介して複数層の再配線層の間の電気的接続を実現すること、を含む、
    請求項４に記載の集積回路モジュール構造の製作方法。
  8. 前記ラミネート加工層及び前記再配線層の上に少なくとも１層の絶縁層を形成し、各層の前記絶縁層が１層の前記再配線層を被覆し、前記絶縁層から前記金属パターンの一部を露出させることは、
    前記ラミネート加工層及び前記再配線層の上に、少なくとも１層の誘電体材料層を蒸着し、各層の前記誘電体材料層が１層の前記再配線層を被覆し、形成された前記誘電体材料層が前記金属パターン及び前記集積デバイスを被覆することと、
    前記金属パターンの一部を露出させるように、前記誘電体材料層をエッチングすることと、を含む、
    請求項４に記載の集積回路モジュール構造の製作方法。
JP2020542483A 2017-12-06 2018-05-22 集積回路モジュール構造及びその製作方法 Active JP7130047B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201721681899.3U CN207489849U (zh) 2017-12-06 2017-12-06 一种集成电路模组结构
CN201711278627.3 2017-12-06
CN201721681899.3 2017-12-06
CN201711278627.3A CN107845614A (zh) 2017-12-06 2017-12-06 一种集成电路模组结构及其制作方法
PCT/CN2018/087885 WO2019109600A1 (zh) 2017-12-06 2018-05-22 集成电路模组结构及其制作方法

Publications (2)

Publication Number Publication Date
JP2020537361A JP2020537361A (ja) 2020-12-17
JP7130047B2 true JP7130047B2 (ja) 2022-09-02

Family

ID=66751251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020542483A Active JP7130047B2 (ja) 2017-12-06 2018-05-22 集積回路モジュール構造及びその製作方法

Country Status (3)

Country Link
US (1) US20210375814A1 (ja)
JP (1) JP7130047B2 (ja)
WO (1) WO2019109600A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306071A (ja) 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
US20120161332A1 (en) 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
JP2014123775A (ja) 2014-03-19 2014-07-03 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2014187339A (ja) 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2015201620A (ja) 2014-04-09 2015-11-12 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド 埋め込みチップを作製する方法
US20160343635A1 (en) 2015-05-22 2016-11-24 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
US20160343695A1 (en) 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461676B2 (en) * 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
CN107845614A (zh) * 2017-12-06 2018-03-27 安徽云塔电子科技有限公司 一种集成电路模组结构及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306071A (ja) 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
US20120161332A1 (en) 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
JP2014187339A (ja) 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014123775A (ja) 2014-03-19 2014-07-03 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2015201620A (ja) 2014-04-09 2015-11-12 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド 埋め込みチップを作製する方法
US20160343695A1 (en) 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US20160343635A1 (en) 2015-05-22 2016-11-24 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece

Also Published As

Publication number Publication date
US20210375814A1 (en) 2021-12-02
JP2020537361A (ja) 2020-12-17
WO2019109600A1 (zh) 2019-06-13

Similar Documents

Publication Publication Date Title
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US7948085B2 (en) Circuit board structure
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
JP5090749B2 (ja) 半導体パッケージ及びその製造方法
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
TWI517321B (zh) 封裝結構及其製作方法
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
US20080224276A1 (en) Semiconductor device package
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
US20080246147A1 (en) Novel substrate design for semiconductor device
TWI512922B (zh) 封裝基板與封裝結構之製法
KR100818116B1 (ko) 반도체 패키지
JP7130047B2 (ja) 集積回路モジュール構造及びその製作方法
CN107622953B (zh) 封装堆迭结构的制法
US8609535B2 (en) Semiconductor package having through electrodes that reduce leakage current and method for manufacturing the same
US7667144B2 (en) Circuit board and method of fabricating the same
WO2018054057A1 (zh) 封装结构
US11309252B2 (en) Package substrate and package structure
JP5191688B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7130047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150