CN207489849U - 一种集成电路模组结构 - Google Patents
一种集成电路模组结构 Download PDFInfo
- Publication number
- CN207489849U CN207489849U CN201721681899.3U CN201721681899U CN207489849U CN 207489849 U CN207489849 U CN 207489849U CN 201721681899 U CN201721681899 U CN 201721681899U CN 207489849 U CN207489849 U CN 207489849U
- Authority
- CN
- China
- Prior art keywords
- layer
- integrated device
- metallic pattern
- integrated
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型实施例提供了一种集成电路模组结构,该集成电路模组结构包括:集成器件,在集成器件的第一面上设置有与部分功能电路连接的至少一个接口;塑封层,塑封层暴露出集成器件的第一面;重布线层,重布线层至少一层,每层重布线层包括至少一个金属图形,金属图形与接口对应连接,其中,金属图形自身形成剩余的功能电路,或者金属图形直接连接到剩余的功能电路;绝缘层,位于集成器件和塑封层靠近第一面的一侧,绝缘层包括至少一层,每层绝缘层覆盖一层重布线层,绝缘层暴露出金属图形的一部分以形成焊盘。本实用新型实施例中,避免了焊球的接入,实现了降低寄生电阻,提高集成器件的电容或电感的品质因数,优化集成器件性能的目的。
Description
技术领域
本实用新型实施例涉及集成电路模组技术,尤其涉及一种集成电路模组结构。
背景技术
随着电子产品的日益发展,各类元器件的研发都朝着集成化、功能多的方向发展,因此,对集成器件的集成电路模组结构的要求也在日益提高。
现阶段,集成器件组装在系统级封装(SIP,System in Package)模组中时,需要在集成电路模组结构中设置焊盘以及和焊盘连接的焊球,以便集成电路器件/芯片和其他集成电路器件/芯片之间连接。焊球的寄生电阻大概在30mΩ左右,在传统的数字芯片的封装过程中焊球的寄生电阻的影响可以忽略,但是在射频模组或高频应用中,焊球的寄生电阻会大幅降低集成器件中电容或电感的品质因数,影响集成器件的性能。
实用新型内容
本实用新型提供一种集成电路模组结构,以实现降低寄生电阻,提高集成器件中电容或电感的品质因数,优化集成器件的性能。
本实用新型实施例提供了一种集成电路模组结构,包括:
集成器件,所述集成器件上设置有部分功能电路,所述集成器件包括相对的第一面和第二面,所述第一面上设置有与所述功能电路连接的至少一个接口;
塑封层,所述塑封层暴露出所述集成器件的第一面;
重布线层,所述重布线层至少一层,每层所述重布线层包括至少一个金属图形,所述金属图形与所述接口对应连接,其中,
所述金属图形自身形成剩余的功能电路,或者所述金属图形直接连接到剩余的功能电路;
绝缘层,位于所述集成器件和所述塑封层靠近所述第一面的一侧,所述绝缘层包括至少一层,每层所述绝缘层覆盖一层所述重布线层,所述绝缘层暴露出所述金属图形的一部分以形成焊盘。
可选的,所述金属图形覆盖并接触其对应的所述接口,所述金属图形的面积大于其对应的所述接口的面积。
可选的,所述集成器件的个数多于一个,多个所述集成器件的所述接口通过所述金属图形连接。
可选的,所述重布线层包括多层,各层重布线层之间由绝缘层隔离,由通孔实现各重布线层之间的电连接。
本实用新型实施例提供的集成电路模组结构,通过在集成器件的接口上设置与之对应连接的金属图形,实现剩余的功能电路,或者实现与剩余功能电路的直接电连接,无需使用锡焊球、铜柱等中间材料,大幅降低寄生电阻,解决了现有技术中由于焊球等的寄生电阻导致的集成器件中电容或电感的品质因数大幅降低的问题,避免了焊球的接入,实现了降低寄生电阻,提高集成器件的电容或电感的品质因数,优化集成器件性能的目的。
附图说明
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
图1是本实用新型实施例提供的一种集成电路模组结构的结构示意图;
图2是本实用新型实施例提供的另一种集成电路模组结构的结构示意图;
图3是本实用新型实施例提供的又一种集成电路模组结构的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
图1是本实用新型实施例提供的一种集成电路模组结构的结构示意图。参见图1,该集成电路模组结构,包括:集成器件1,集成器件1上设置有部分功能电路101,集成器件包括相对的第一面11和第二面12,第一面11上设置有与部分功能电路101连接的至少一个接口102;封装集成器件1的塑封层2,塑封层2暴露出集成器件1的第一面11;重布线层,重布线层至少一层,每层重布线层包括至少一个金属图形31,金属图形31与接口102对应连接,其中,金属图形31自身形成剩余的功能电路,或者金属图形31直接连接到剩余的功能电路;绝缘层4,位于集成器件1和塑封层2靠近第一面11的一侧,绝缘层4包括至少一层,每层绝缘层4覆盖一层重布线层,绝缘层4暴露出金属图形31的一部分以形成焊盘。
需要说明的是,集成器件1为芯片,但是其不仅限于芯片,也可以是表面贴装器件,也可以二者结合使用时形成的结构或者其他结构。
与接口102对应连接的金属图形31自身可以形成剩余的功能电路,与集成器件1中的部分功能电路101形成完整的功能电路,示例性地,金属图形31自身可以形成剩余的功能电路(电感等其他结构),与集成器件中的部分功能电路101(如电容)结合形成完整的功能电路实现某种功能(如实现滤波作用),或者,金属图形31可以是部分功能电路101中需要与外部电路连接的另一部分剩余的功能电路,例如,金属图形31为一个金属极板,与部分功能电路101结合,形成完整的电容以形成完整的功能电路,实现某种特定功能;金属图形31也可以直接连接到剩余的功能电路,示例性地,集成器件1中的部分功能电路101(如电容)与集成器件1外的剩余的功能电路(如电感)结合形成完整的功能电路以实现某种功能(如实现滤波作用),金属图形31可以直接与剩余的功能电路(如电感)相连接,以使两部分功能电路形成完整的功能电路。金属图形31为剩余的功能电路或直接与剩余的功能电路相连均可以降低集成电路模组结构中寄生电阻的阻值。
为了避免水氧的侵蚀,保护集成器件1,可以采用塑封层2封装集成器件1,其中,为了使接口102与重布线层中的金属图形31相连接,接口102所在的集成器件1的第一面11不被塑封层2覆盖。为了使重布线层中的金属图形31的寄生电阻阻值较小,金属图形31可以是铜等电导率高的金属材料制成。
可以采用沉积的方式在集成器件1和塑封层2靠近第一面11的一侧形成绝缘层4,沉积的绝缘层4不易与集成器件1、塑封层2和重布线层发生分离,可以代替现有技术中的基板,因此该集成电路模组结构不需要引入焊接集成器件1与基板的焊球,避免了焊球、铜柱等中间材料的接入,消除了其寄生电阻在射频模组或高频应用中对集成器件1的电容或电感品质因数的影响。同时绝缘层4相较于现有技术中的基板厚度更薄,精度更高,使集成电路模组结构更加小巧,可以使整个系统的集成度更高。此外,绝缘层4与集成器件1、塑封层2和重布线层紧密贴合还可以起到一定的塑封作用,保护集成器件1不受侵蚀。为了使该集成电路模组结构可以与其他集成电路模组结构、印刷电路板或其他结构相连接,绝缘层4可以暴露出金属图形31的一部分以形成焊盘,通过形成的焊盘实现集成电路模组结构与外部电路连接。
需要说明的是,绝缘层和重布线层均可以是一层,也可以是多层。图2是本实用新型实施例提供的另一种集成电路模组结构的结构示意图。参见图2,可选的,重布线层包括多层,各层重布线层之间由绝缘层4隔离,由通孔41实现实现各重布线层之间的电连接。
其中,当重布线层是多层时,绝缘层4也会为多层,通过绝缘层4将各层重布线层隔离开,以避免短路等情况发生。可以理解的是,确保一层重布线层的金属图形31与集成器件1的接口102接触,但是对绝缘层4和重布线层各自的层数不做限制。可以在重布线层之间的绝缘层4上开通孔41,以实现各层重布线层的金属图形31之间的电连接。
本实用新型实施例提供的集成电路模组结构,通过在集成器件1的第一面11上设置有与部分功能电路101连接的至少一个接口102,塑封层2暴露出集成器件1的第一面11,通过重布线层上的金属图形31与接口102对应连接,并在集成器件1和塑封层2靠近第一面11的一侧形成绝缘层4,绝缘层4暴露出金属图形31的一部分以形成焊盘,无需使用锡焊球、铜柱等中间材料,解决了由于焊球等的寄生电阻导致的集成器件中电容或电感的品质因数大幅降低的问题,避免了焊球的接入,实现了降低寄生电阻,提高集成器件的电容或电感的品质因数,优化集成器件性能的目的。
可选的,金属图形31覆盖并接触其对应的接口102,金属图形31的面积大于其对应的接口102的面积。
其中,为了确保金属图形31与其对应的接口102可以有效连接,与外部电路形成通路,金属图形31可以完全覆盖或部分覆盖与其对应的接口102。考虑到金属图形31在实际应用中也会存在很小的寄生电阻,因此,为了进一步减小金属图形31中寄生电阻阻值,避免其在射频模组或高频应用中减小集成器件1的电容或电感的品质因数,可以适当扩大金属图形31的面积,可选的,金属图形31的面积可以大于其对应的接口102的面积。
图3是本实用新型实施例提供的又一种集成电路模组结构的结构示意图。参见图3,可选的,集成器件1的个数多于一个,多个集成器件1的接口102通过金属图形31连接。
可以理解的是,部分集成电路模组结构中需要设置不止一个集成器件1,可以设置多个功能相同或者功能不同的集成器件1,以达到功能多、集成度高的效果。当集成器件1的个数多于一个,集成器件1之间需要相互连接时,多个集成器件1的接口102可以通过金属图形31连接。其中,当所有集成器件1均需要连接到一起时,可以通过一个面积足够大的金属图形31相连接;当各集成器件1之间有特殊的连接关系时,也可以通过几个独立的金属图形31分别进行连接。
由于绝缘层4会暴露出金属图形31的一部分以形成焊盘,形成的焊盘用于与外部其他集成电路模组结构、印刷电路板或者其他结构相连接,为了避免重布线层上的各个金属图形31中形成的焊盘与其他结构连接过程中出现不必要的短路等情况发生,可选的,绝缘层4为介电材料层。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (4)
1.一种集成电路模组结构,其特征在于,包括:
集成器件,所述集成器件上设置有部分功能电路,所述集成器件包括相对的第一面和第二面,所述第一面上设置有与所述部分功能电路连接的至少一个接口;
塑封层,所述塑封层暴露出所述集成器件的第一面;
重布线层,所述重布线层至少一层,每层所述重布线层包括至少一个金属图形,所述金属图形与所述接口对应连接,其中,所述金属图形自身形成剩余的功能电路,或者所述金属图形直接连接到剩余的功能电路;
绝缘层,位于所述集成器件和所述塑封层靠近所述第一面的一侧,所述绝缘层包括至少一层,每层所述绝缘层覆盖一层所述重布线层,所述绝缘层暴露出所述金属图形的一部分以形成焊盘。
2.根据权利要求1所述的集成电路模组结构,其特征在于,所述金属图形覆盖并接触其对应的所述接口,所述金属图形的面积大于其对应的所述接口的面积。
3.根据权利要求1所述的集成电路模组结构,其特征在于,所述集成器件的个数多于一个,多个所述集成器件的所述接口通过所述金属图形连接。
4.根据权利要求1所述的集成电路模组结构,其特征在于,所述重布线层包括多层,各层重布线层之间由绝缘层隔离,由通孔实现各重布线层之间的电连接。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721681899.3U CN207489849U (zh) | 2017-12-06 | 2017-12-06 | 一种集成电路模组结构 |
PCT/CN2018/087885 WO2019109600A1 (zh) | 2017-12-06 | 2018-05-22 | 集成电路模组结构及其制作方法 |
US16/763,899 US20210375814A1 (en) | 2017-12-06 | 2018-05-22 | Integrated circuit module structure and method for manufacturing same |
JP2020542483A JP7130047B2 (ja) | 2017-12-06 | 2018-05-22 | 集積回路モジュール構造及びその製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721681899.3U CN207489849U (zh) | 2017-12-06 | 2017-12-06 | 一种集成电路模组结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207489849U true CN207489849U (zh) | 2018-06-12 |
Family
ID=62458588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721681899.3U Active CN207489849U (zh) | 2017-12-06 | 2017-12-06 | 一种集成电路模组结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207489849U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107845614A (zh) * | 2017-12-06 | 2018-03-27 | 安徽云塔电子科技有限公司 | 一种集成电路模组结构及其制作方法 |
-
2017
- 2017-12-06 CN CN201721681899.3U patent/CN207489849U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107845614A (zh) * | 2017-12-06 | 2018-03-27 | 安徽云塔电子科技有限公司 | 一种集成电路模组结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1333460C (zh) | 高频模件板装置 | |
CN101393871B (zh) | 层积半导体芯片的半导体装置制造方法 | |
CN105122443B (zh) | 高频元件及具备其的高频模块 | |
CN105957692A (zh) | 线圈电子组件和制造该线圈电子组件的方法 | |
US8018311B2 (en) | Microminiature power converter | |
CN101197538B (zh) | 微型功率变换器 | |
CN103229293B (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
WO2007146580A1 (en) | Printed circuit board with coextensive electrical connectors and contact pad areas | |
CN205104477U (zh) | Esd保护器件 | |
CN107735860A (zh) | 包括电容器、重分布层、和分立同轴连接的封装基板 | |
CN105280834A (zh) | 封装结构以及封装结构的制作方法 | |
US6483692B2 (en) | Capacitor with extended surface lands and method of fabrication therefor | |
CN1316612C (zh) | 具有侧向连接的电容器的电子组件及其制造方法 | |
CN110010597A (zh) | 芯片封装结构及其封装方法 | |
CN207489849U (zh) | 一种集成电路模组结构 | |
CN207604033U (zh) | 多网络通孔电路板 | |
CN114206000B (zh) | 电路板组件和电子设备 | |
CN106298701B (zh) | Dc-dc转换器中的电流分布 | |
CN210926014U (zh) | 一种半导体芯片的sip封装结构 | |
JPS5915183B2 (ja) | マトリツクス配線基板 | |
TW471067B (en) | Integrated circuit package board which integrates de-coupled capacitor | |
CN101472399B (zh) | 内埋式线路板的制作方法 | |
CN110024116A (zh) | 堆叠管芯腔封装 | |
CN109155617A (zh) | 双侧电路 | |
CN201594536U (zh) | 芯片堆栈电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |