CN110010597A - 芯片封装结构及其封装方法 - Google Patents

芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN110010597A
CN110010597A CN201910252794.3A CN201910252794A CN110010597A CN 110010597 A CN110010597 A CN 110010597A CN 201910252794 A CN201910252794 A CN 201910252794A CN 110010597 A CN110010597 A CN 110010597A
Authority
CN
China
Prior art keywords
metal layer
bare chip
capacitor
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910252794.3A
Other languages
English (en)
Other versions
CN110010597B (zh
Inventor
席克瑞
秦锋
刘金娥
李小和
崔婷婷
彭旭辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201910252794.3A priority Critical patent/CN110010597B/zh
Priority to US16/441,243 priority patent/US10790225B1/en
Publication of CN110010597A publication Critical patent/CN110010597A/zh
Application granted granted Critical
Publication of CN110010597B publication Critical patent/CN110010597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种芯片封装结构及其封装方法，包括：包封层、第一金属层、第二金属层和多个裸芯片；多个裸芯片包括第一裸芯片和第二裸芯片，第一裸芯片和第二裸芯片的一侧分别设置有第一连接柱；包封层覆盖裸芯片和第一连接柱；第一金属层位于第一连接柱远离裸芯片的一侧，且第一金属层包括第一电容极板和导电部；第一电容极板和第一裸芯片上的第一连接柱电连接，导电部和第二裸芯片上的第一连接柱电连接；第二金属层位于第一金属层远离包封层的一侧，且第二金属层包括第二电容极板，第二电容极板和导电部电连接。相对于现有技术，将电容结构和裸芯片集中封装，可以有效提高封装结构的集成度，降低封装结构的装配难度。

Description

芯片封装结构及其封装方法
技术领域
本发明涉及封装技术领域，更具体地，涉及一种芯片封装结构及其封装方法。
背景技术
随着信息技术和半导体技术的不断发展，手机、电脑等智能电子产品逐渐呈现小型化且功能相互融合的趋势，这就对电子产品中线路的集成度提出了前所未有的挑战。目前的线路集成技术主要是先对单颗芯片和元器件分别进行镀镍金处理，然后采用植球的方式制备凸点，通过凸点将芯片和元器件装配到PCB板(Printed circuit board，印刷线路板)上，进而通过PCB板上的印刷的线路实现芯片和元器件之间的连接，以实现电子产品所需的功能。但存在以下问题：
1)元器件和芯片需要分别通过凸点装配在PCB板上，装配工艺复杂，成本高，也难以确保每个凸点与PCB板上线路连接的可靠性，造成电子产品的良率较低；
2)在元器件尺寸较大的情况下，会占用PCB板较大的空间，不利于电子产品的小型化；
3)采用植球方式制备的凸点尺寸较大，在PCB板尺寸受限的情况下，相邻凸点之间的间隙较小，极易因装配工艺精度不高而造成凸点之间短路，影响了芯片的正常使用；若增加凸点之间的间隙大小，又会使得装配结构整体的尺寸较大，也不利于电子产品的小型化。
发明内容
有鉴于此，本发明提供了一种芯片封装结构及其封装方法，以提高电子产品中线路的集成度，并降低装配工艺的难度。
本发明提供了一种芯片封装结构，包括：包封层、第一金属层、第二金属层和多个裸芯片；多个裸芯片包括至少一个第一裸芯片和至少一个第二裸芯片，且第一裸芯片和第二裸芯片的一侧分别设置有至少一个第一连接柱；包封层覆盖裸芯片和第一连接柱，且暴露出第一连接柱远离裸芯片一侧的表面；第一金属层位于第一连接柱远离裸芯片的一侧，且第一金属层包括至少一个第一电容极板和至少一个导电部；第一电容极板和第一裸芯片上的第一连接柱电连接，导电部和第二裸芯片上的第一连接柱电连接；第二金属层位于第一金属层远离包封层的一侧，且第二金属层包括至少一个第二电容极板，第二电容极板和导电部电连接；沿垂直于裸芯片所在平面的方向上，第一电容极板的正投影和第二电容极板的正投影至少部分相交叠。
此外，本发明还提供了一种芯片封装结构的封装方法，包括：提供一衬底基板；提供多个裸芯片，并将多个裸芯片贴附在衬底基板上；其中，多个裸芯片包括至少一个第一裸芯片和至少一个第二裸芯片，且第一裸芯片和第二裸芯片的一侧分别设置有至少一个第一连接柱；形成包封层，包封层覆盖裸芯片和第一连接柱；对包封层进行研磨，暴露出第一连接柱远离裸芯片一侧的表面；在第一连接柱远离裸芯片的一侧形成第一金属层，第一金属层包括至少一个第一电容极板和至少一个导电部，第一电容极板和第一裸芯片上的第一连接柱电连，导电部和第二裸芯片上的第一连接柱电连接；在第一金属层远离包封层的一侧形成第二金属层，第二金属层包括至少一个第二电容极板，第二电容极板和导电部电连接；其中，沿垂直于裸芯片所在平面的方向上，第一电容极板的正投影和第二电容极板的正投影至少部分相交叠；将衬底基板剥离。
与现有技术相比，本发明提供的芯片封装结构及其封装方法，至少实现了如下的有益效果：
通过设置第一电容极板和第二电容极板，且两电容极板的正投影之间存在交叠部分，从而可以通过该交叠部分构成所需的电容结构，一方面，由于第一电容极板和第二电容极板在裸芯片的封装过程中形成，也即对电容结构和裸芯片集中封装，有利于降低封装结构的装配难度，提高电子产品的生产效率；另一方面，电容结构跨设于第一裸芯片和第二裸芯片之间，提高了裸芯片所在区域以及裸芯片之间区域的空间利用率，从而可以有效提高封装结构的集成度；又一方面，裸芯片通过第一连接柱为电容结构提供所需的信号，不需要外接电容的方式，并且形成的电容结构不需通过植球的方式引出，使得封装结构具备稳压、升压、滤波、充放电、整流、振荡等其中一种或多种作用。此外，设置于裸芯片上的第一连接柱采用电性扇出的布线方式，能够有效确保第一电容极板、第二电容极板和第一连接柱之间电连接的有效性，从而提高了封装结构的可靠性和良率，且封装工艺简单，同每个芯片单独封装并外接电容的方式相比，还可以有效降低电子产品的生产成本。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的一种芯片封装结构的平面示意图；
图2是图1中沿A-A方向的一种剖面示意图；
图3是图1所示的封装结构设置第一金属层时的平面示意图；
图4是图1中沿B-B方向的一种剖面示意图；
图5是本发明实施例提供的另一种芯片封装结构的平面示意图；
图6是图5中沿C-C方向的一种剖面示意图；
图7是本发明实施例提供的又一种芯片封装结构的平面示意图；
图8是图7中沿D-D方向的一种剖面示意图；
图9是图7中沿E-E方向的一种剖面示意图；
图10是本发明实施例提供的又一种芯片封装结构的平面示意图；
图11是图10中沿F-F方向的一种剖面示意图；
图12是图10所示的封装结构设置第一金属层时的平面示意图；
图13是图1中沿A-A方向的另一种剖面示意图；
图14是图1中沿A-A方向的又一种剖面示意图；
图15是图1中沿A-A方向的又一种剖面示意图；
图16是本发明实施例提供的一种芯片封装结构的封装方法流程图；
图17-图22是图16所示的封装方法的剖面示意图；
图23是本发明实施例提供的另一种芯片封装结构的封装方法流程图；
图24是本发明实施例提供的又一种芯片封装结构的封装方法流程图；
图25是图24所示的封装方法的剖面示意图；
图26是本发明实施例提供的又一种芯片封装结构的封装方法流程图；
图27是本发明实施例提供的又一种芯片封装结构的封装方法流程图；
图28-图31是图27所示的封装方法的剖面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请结合参考图1、图2和图3所示，本发明提供了一种芯片封装结构，包括：包封层10、第一金属层20、第二金属层30和多个裸芯片40；
多个裸芯片40包括至少一个第一裸芯片41和至少一个第二裸芯片42，且第一裸芯片41和第二裸芯片42的一侧分别设置有至少一个第一连接柱50；包封层10覆盖裸芯片40和第一连接柱50，且暴露出第一连接柱50远离裸芯片40一侧的表面；
第一金属层20位于第一连接柱50远离裸芯片40的一侧，且第一金属层20包括至少一个第一电容极板21和至少一个导电部22；第一电容极板21和第一裸芯片41上的第一连接柱50电连接，导电部22和第二裸芯片42上的第一连接柱50电连接；第二金属层30位于第一金属层20远离包封层10的一侧，且第二金属层30包括至少一个第二电容极板31，第二电容极板31和导电部22电连接；沿垂直于裸芯片40所在平面的方向上，第一电容极板21的正投影和第二电容极板31的正投影至少部分相交叠。
本实施例中，封装结构内可以设置有多个裸芯片40，也即将多个裸芯片40进行集中封装，以提高封装结构的集成度，并且这些裸芯片40的尺寸、数量及其所具有的功能均可以根据实际需要设置，本实施例仅以图1所示的封装结构为例进行详细说明。
具体的，封装结构内可以设置两个裸芯片40，并且为了便于区分，可以将其中一个裸芯片40作为第一裸芯片41、另一个裸芯片40作为第二裸芯片42，第一裸芯片41和第二裸芯片42的一侧分别设置有至少一个第一连接柱50，从而裸芯片40可以通过第一连接柱50实现信号的传输，第一连接柱50可以由铜、银、金等具有较好导电性的材料制成，以降低信号在第一连接柱50上传输时的损耗。在其他可选的实施例中，第一连接柱50也可以设计为块状的焊垫结构。
包封层10覆盖裸芯片40和第一连接柱50，且暴露出第一连接柱50远离裸芯片40一侧的表面，包封层10的材料可以由EMC(Epoxy Molding Compound，环氧树脂膜塑料)等具有较好密封性和易塑封性的材料制成，从而一方面，可以通过包封层10对裸芯片40和第一连接柱50进行塑封保护；另一方面，可以使得后续形成于包封层10上的金属层更加平坦，不易断裂，提高金属层线路之间连接的可靠性。其中，不用于设置第一连接柱50的裸芯片40的侧面可以完全覆盖包封层10，也可以不覆盖包封层10，图2中仅以裸芯片40远离第一连接柱50一侧的表面不覆盖包封层10为例进行了示意。
第一金属层20和第二金属层30依次形成于包封层10上，且第二金属层30和第一金属层20之间、第一金属层20和包封层10之间可以通过绝缘层11实现层间绝缘。第一金属层20中的第一电容极板21、导电部22分别和第一裸芯片41上的第一连接柱50、第二裸芯片42上的第一连接柱50电连接，第二金属层30中的第二电容极板31和导电部22电连接，也即第一电容极板21和第二电容极板31分别通过第一连接柱50和两个裸芯片40电连接。
第一电容极板21和第二电容极板31沿垂直于裸芯片40所在平面方向上的正投影之间存在交叠部分，从而可以通过第一电容极板21、第二电容极板31以及两者之间的绝缘层11形成所需的电容结构C，而电容结构C接入线路中后具有稳压、升压、滤波、充放电、整流、振荡等作用，使得封装结构可以具有多个IC和电容的功能。由于电容结构C可以跨设于两个裸芯片40之间，使得裸芯片40设置第一连接柱50一侧的区域以及裸芯片40之间的区域得到了有效利用，也即电容结构C可以不另外占用封装结构的空间，提高了封装结构的集成度，能够有效适应电子产品的小型化发展趋势，有利于电子产品生产效率的提高。同时，由于电容结构C可以通过电性扇出的布线方式和多个裸芯片40集中封装，确保了电容结构C和第一连接柱50之间电连接的有效性，提高了封装结构使用过程中的可靠性。需要说明的是，图2中仅用虚线框出了电容结构C的一部分，第一电容极板21和第二电容极板31正投影之间交叠部分的区域大小可以根据实际需要设置。
电容结构C无需通过植球的方式引出，也即第一电容极板21和第二电容极板22可以仅和封装结构内的第一连接柱50电连接，使得裸芯片40通过第一连接柱50为电容结构C提供所需的信号，能够降低封装结构和PCB板等外部线路之间的装配难度，封装结构的可靠性也更高，有利于提高电子产品的良率；并且与目前采用的芯片和电容器件分别通过植球焊接到PCB板等外部线路的封装方案相比，由于本实施例的电容结构C可以无需通过植球的方式引出，能够有效减少植球数量，并减小芯片和电容器件之间的走线长度，降低电子产品的能耗。
需要说明的是，为了更加直观地示意本实施例的技术方案，图1至图3中未示意出其他膜层结构。同时，第一金属层20和第二金属层30的材料可以相同，或者也可以不同；电容结构C可以跨设于封装结构的任意两个裸芯片40之间，并且在满足上述结构关系的基础上，电容结构C的数量也可以根据实际需要设置一个或多个，此时第一连接柱50的数量可以基于电容结构C的数量合理设置。
本实施例提供的芯片封装结构，至少具有如下的技术效果：
通过设置第一电容极板和第二电容极板，且两电容极板的正投影之间存在交叠部分，从而可以通过该交叠部分构成所需的电容结构，一方面，由于第一电容极板和第二电容极板在裸芯片的封装过程中形成，也即对电容结构和裸芯片集中封装，有利于降低封装结构的装配难度，提高电子产品的生产效率；另一方面，电容结构跨设于第一裸芯片和第二裸芯片之间，提高了裸芯片所在区域以及裸芯片之间区域的空间利用率，从而可以有效提高封装结构的集成度；又一方面，裸芯片通过第一连接柱为电容结构提供所需的信号，不需要外接电容的方式，并且形成的电容结构不需通过植球的方式引出，使得封装结构具备稳压、升压、滤波、充放电、整流、振荡等其中一种或多种作用。此外，设置于裸芯片上的第一连接柱采用电性扇出的布线方式，能够有效确保第一电容极板、第二电容极板和第一连接柱之间电连接的有效性，从而提高了封装结构的可靠性和良率，且封装工艺简单，同每个芯片单独封装并外接电容的方式相比，还可以降低电子产品的生产成本。
可选的，请结合参考图1、图3和图4所示，第一裸芯片41和/或第二裸芯片42的一侧还设置有多个第二连接柱51；第一金属层20还包括至少一条第一引线23；封装结构还包括第三金属层60，第三金属层60位于第二金属层30远离第一金属层20的一侧，且第三金属层60包括至少一个连接部61；连接部61和第一引线23电连接，第一引线23和第二连接柱51电连接。
本实施例中，第三金属层60位于第二金属层30远离第一金属层20的一侧，从而设置于第一裸芯片41和/或第二裸芯片42上的第二连接柱51可以通过连接部61引出，实现与PCB板等外部线路之间的电性连接。第三金属层60可以根据实际需要采用和第一金属层20、第二金属层30相同或者不同的方式形成，比如可以采用电镀或化学镀的方式，或者采用刻蚀的方式等等，但应确保连接部61和第一引线23之间电连接的有效性。
第二连接柱51的尺寸和材料可以和第一连接柱50相同，有利于减少封装工序，提高封装效率。当然，在对不同尺寸的多个裸芯片40进行集中封装时，第一连接柱50、第二连接柱51的尺寸或材料可以根据所对应的裸芯片40作适当调整。
可选的，请继续参考图4所示，连接部61包括焊球、焊块中的任一者，从而当连接部61为焊球时，可以采用植球等工艺形成第三金属层60；当连接部61为焊块时，可以采用刻蚀等工艺形成第三金属层60。第三金属层60的材料可以包括锡、铅、铜、银、金等金属或其合金，以使封装结构和PCB板等外部线路之间具有较好的电连接性。
此外，第三金属层60中连接部61的数量可以根据实际需要设置，并且连接部61可以全部为焊球或焊块，也可以其中一部分的连接部61为焊球、剩余部分的连接部61为焊块。
可选的，请结合参考图5和图6所示，第二金属层30还包括至少一条第二引线32；连接部61和第二引线32电连接，第二引线32和第一引线23电连接。
本实施例中，第一金属层20的平面结构可以参考图3所示；第二金属层30中还形成有第二引线32，从而在将第二连接柱51通过连接部61引出时，第二引线32可以作为第一引线23和连接部61之间的过渡膜层，当第三金属层60采用电镀或化学镀的方式形成时，能够有效防止因膜层间距较大而引起连接部61断裂情况的发生，有利于提高封装结构的良率。
第一裸芯片41和/或第二裸芯片42上第二连接柱51的数量可以根据实际需要设置，并且第二连接柱51可以全部通过第一引线23、第二引线32、连接部61的膜层结构引出；也可以其中一部分的第二连接柱51通过第一引线23、第二引线32、连接部61的膜层结构引出、剩余部分的第二连接柱51仅通过第一引线23、连接部61的膜层结构引出，图5仅以前者为例进行了示意。
在一些可选的实施例中，请结合参考图7、图8和图9所示，第二金属层30包括至少两个第二电容极板31；沿垂直于裸芯片40所在平面的方向上，至少两个第二电容极板31的正投影和同一个第一电容极板21的正投影之间存在交叠部分。
本实施例中，第二金属层30中可以根据实际需要设置两个或两个以上的第二电容极板31，图7和图8中仅以第二金属层30设置两个第二电容极板31为例进行说明。
具体的，两个第二电容极板31沿垂直于裸芯片40所在平面方向上的正投影和同一个第一电容极板21的正投影存在交叠部分，从而每个第二电容极板31均可以通过第一电容极板21以及绝缘层11形成所需的电容结构C，使得封装结构可以具有多个IC和电容的功能。每个第二电容极板31和第一电容极板21之间交叠区域的大小可以均相同，也可以部分相同或完全不同，以提高第二金属层30所在膜层的空间利用率。
当然，作为可选的方案，在第一金属层20所在膜层的空间足够的情况下，也可以在第一金属层20设置至少两个第一电容极板21，且沿垂直于裸芯片40所在平面的方向上，使至少两个第一电容极板21的正投影和同一个第二电容极板31的正投影之间存在交叠部分即可。
需要说明的是，为了更加直观地示意本实施例的技术方案，图7至图9中未示意出其他膜层结构；同时，两个第二电容极板31可以和同一个裸芯片40上的第一连接柱50电连接，也可以其中一个第二电容极板31和第一裸芯片41上的第一连接柱50电连接、另一个第二电容极板31和第二裸芯片42上的第一连接柱50电连接，图7和图9中仅以后者为例进行了示意，且第二电容极板31可以通过导电部22或第一引线23与第一连接柱50电连接。
可选的，请结合参考图10、图11和图12，封装结构还包括至少一个第三电容极板70和至少一个第四电容极板71，第三电容极板70和第四电容极板71异层设置；第三电容极板70和第一电容极板21电连接，且两者异层设置；沿垂直于裸芯片40所在平面的方向上，第三电容极板70的正投影和第四电容极板71的正投影至少部分相交叠。
本实施例中，第三电容极板70和第四电容极板71异层设置，且两者沿垂直于裸芯片40所在平面方向上的正投影之间存在交叠部分，从而可以通过第三电容极板70、第四电容极板71以及两者之间的绝缘层11形成所需的电容结构C，再加上第一电容极板21和第二电容极板31所形成的电容结构C，使得封装结构可以通过四个第一电容极板21、第二电容极板31、第三电容极板70和第四电容极板71形成至少两个电容结构C，使得封装结构可以具有稳压、升压、滤波、充放电、整流、振荡等功能。
第三电容极板70和第一电容极板21电连接，由于第一电容极板21可以和第一裸芯片41上的第一连接柱50电连接，从而第三电容极板70可以通过第一连接柱50为其提供所需的电信号。第三电容极板70在封装结构中的膜层位置可以根据实际需要设置，只要确保其和第一电容极板21异层即可。
第四电容极板71在封装结构中的连接方式可以根据实际需要设置，比如第四电容极板71可以和第二裸芯片42上的第一连接柱50电连接，此时第四电容极板71可以通过该第一连接柱50为其提供所需的电信号；或者，第四电容极板71也可以和图4中的第一引线23一样通过连接部61引出，但图10至图12仅以前者为例进行了示意。
可选的，请继续结合参考图10、图11和图12所示，第三电容极板70和第二电容极板31同层设置；第四电容极板71和第一电容极板21同层设置。此时在制作第一金属层20时，第一电容极板21和第四电容极板71可以一同形成，在制作第二金属层30时，第二电容极板31和第三电容极板70可以一同形成，从而能够有效减少封装工序，提高封装结构的封装效率，同时也能够有效提高第一金属层20和第二金属层30所在膜层的空间利用率，使得金属膜层中线路的排布更加灵活。
可选的，请结合参考图1和图13所示，第一电容极板21、第二电容极板31、第三电容极板70和第四电容极板71均异层设置；第二电容极板31和第四电容极板71电连接。
具体的，请结合参考图4所示，第一裸芯片41和/或第二裸芯片42上的第二连接柱51可以通过连接部61引出，以实现与PCB板等外部线路之间的电性连接，在第二连接柱51和/或第一连接柱50数量较多的情况下，若两层金属层(第一金属层20和第二金属层30)难以满足全部连接柱的引线要求，可以根据实际情况增加金属层数。
本实施例中，第一电容极板21、第二电容极板31、第三电容极板70和第四电容极板71均异层设置，此时封装结构可以具有四层或者四层以上的金属层，以满足封装结构内较为复杂的线路排布，并且这些金属层的材料以及所用的形成工艺可以根据实际需要设置为相同或者不同。
第二电容极板31和第四电容极板71电连接，此时若第一电容极板21和第三电容极板70电连接，则四个电容极板只需通过两个第一连接柱50即可为其提供所需的电信号，有利于减少连接部61的数量，降低封装结构和PCB板等外部线路之间的装配难度；当然，第三电容极板70也可以和图4中的第一引线23一样通过连接部61引出，但图13仅以前者为例进行了示意。
第三电容极板70和第四电容极板71的膜层位置也可以根据实际需要设置，比如图13中将第四电容极板71设置于第三电容极板70远离裸芯片40的一侧；当然，也可以将第四电容极板71设置于第三电容极板70靠近裸芯片40的一侧，此时该第四电容极板71可以位于第一电容极板21和第二电容极板31之间、第二电容极板31和第三电容极板70之间、第一电容极板21和包封层10之间等等。
在一些可选的实施例中，请结合参考图1和图14所示，包封层10远离第一金属层20一侧的表面为第一表面m1，裸芯片40远离第一金属层20一侧的表面为第二表面m2；封装结构还包括保护层80，保护层80覆盖第一表面m1和第二表面m2。
本实施例中，保护层80覆盖包封层10的第一表面m1和裸芯片40的第二表面m2，从而保护层80可以和包封层10共同对裸芯片40进行保护，以防止外界的水氧对裸芯片40的电学性能产生影响。
保护层80的材料可以和包封层10一样，比如两者均为EMC，此时两者可以均采用注塑工艺成型，有利于减少封装工序，提高电子产品的生产效率；当然，保护层70的材料也可以为其他具有较好密封性的材料。
可选的，请结合参考图1和图15所示，封装结构还包括柔性基板81，柔性基板81位于保护层80远离第一金属层20的一侧，从而封装结构整体可以在柔性基板81上进行面板级封装，无需将未完成全部封装工序的芯片倒置后对裸芯片40远离第一金属层20一侧的表面进行防护，有利于提高封装的效率和电子产品的良率。此时保护层80可以由硅化物等具有耐高温性和密封性的材料制成，一方面，可以阻挡包封层10采用注塑成型工艺时的高温，对柔性基板81具有较好的保护作用，另一方面，也可以有效防止外界的水氧经柔性基板81侵入封装结构内，确保了封装结构性能的稳定性。
柔性基板81的材料可以但不局限于聚酰亚胺、聚丙烯树脂或亚克力树脂中的任一者，以使封装结构具有一定的柔性。
此外，本发明还提供了一种芯片封装结构的封装方法，请结合参考图1、图2、图16-图22所示，包括：
步骤101、提供一衬底基板90；
步骤102、提供多个裸芯片40，并将多个裸芯片40贴附在衬底基板90上；其中，多个裸芯片40包括至少一个第一裸芯片41和至少一个第二裸芯片42，且第一裸芯片41和第二裸芯片42的一侧分别设置有至少一个第一连接柱50；
步骤103、形成包封层10，包封层10覆盖裸芯片40和第一连接柱50；
步骤104、对包封层10进行研磨，暴露出第一连接柱50远离裸芯片40一侧的表面；
步骤105、在第一连接柱50远离裸芯片40的一侧形成第一金属层20，第一金属层20包括至少一个第一电容极板21和至少一个导电部22，第一电容极板21和第一裸芯片41上的第一连接柱50电连，导电部22和第二裸芯片42上的第一连接柱50电连接；
步骤106、在第一金属层20远离包封层10的一侧形成第二金属层30，第二金属层30包括至少一个第二电容极板31，第二电容极板31和导电部22电连接；其中，沿垂直于裸芯片40所在平面的方向上，第一电容极板21的正投影和第二电容极板31的正投影至少部分相交叠；
步骤107、将衬底基板90剥离。
本实施例中，衬底基板90的作用主要是对所待形成的封装结构起到一定的临时支撑作用。在将多个裸芯片40贴附于衬底基板90上时，为了确保各裸芯片40能够精确定位，可以预先在衬底基板90上设置一些对位块或对位标记等等。
第一金属层20和第二金属层30可以依次形成于包封层10上，且第二金属层30和第一金属层20之间、第一金属层20和包封层10之间可以通过绝缘层11实现层间绝缘。第一金属层20中的第一电容极板21、导电部22分别和第一裸芯片41上的第一连接柱50、第二裸芯片42上的第一连接柱50电连接，第二金属层30中的第二电容极板31和导电部22电连接，也即第一电容极板21和第二电容极板31分别通过第一连接柱50和两个裸芯片40电连接。
第一电容极板21和第二电容极板31沿垂直于裸芯片40所在平面方向上的正投影之间存在交叠部分，从而可以通过第一电容极板21、第二电容极板31以及两者之间的绝缘层11形成所需的电容结构C，使得封装结构可以具有更多的功能，如稳压、升压、滤波等作用。相较于目前采用的芯片和电容器件分别通过植球焊接到PCB板等外部线路或者电容器件通过外接方式形成的方案相比，本实施例能够有效减小芯片和电容器件之间的走线长度，降低电子产品的能耗，同时也提高封装结构的集成度，简化了封装结构和PCB板等外部线路之间的装配工序，同时将多个裸芯片40集成在一起实现芯片和电容器件的功能，不仅能够降低成本，还可以提高产品良率。
由于第一金属层20中的第一电容极板21和导电部22需要和第一连接柱50电连接，故在形成第一金属层20之前还需对包封层10进行研磨处理，一方面，可以使得包封层10的表面更加平坦，使所形成的第一金属层20不易断裂；另一方面，研磨处理可以暴露出第一连接柱50远离裸芯片40一侧的表面，能够增加第一连接柱50和第一金属层20之间的连接强度，以确保两者之间电连接的可靠性。当然，在其他可选的实施例中，研磨处理也可以根据实际情况采用刻蚀等处理方式替代。
可选的，请结合参考图2、图16和图18所示，步骤101在提供一衬底基板90时，衬底基板90为玻璃基板、硅基板中的任一者，从而可以适应多种封装需求。
本实施例中，衬底基板90为玻璃基板时，由于玻璃基板通常呈矩形，此时通过将多个裸芯片40合理排布在玻璃基板上，可以有效提高玻璃基板所在空间的利用率，实现裸芯片40的面板级封装；或者，衬底基板90为硅基板时，由于硅基板通常呈圆形，此时通过将多个裸芯片40合理排布在硅基板上，可以实现裸芯片40的晶圆级封装。
可选的，请结合参考图2、图16和图22所示，在步骤107中，衬底基板90采用激光照射的方式剥离，也即可以采用激光剥离工艺(Laser Lift-off，LLO)将衬底基板90从包封层10和裸芯片40的表面进行剥离，使得剥离操作更加简单方便，有利于提高封装工艺的效率；同时，剥离得到的衬底基板90也可以重复利用，有利于降低封装工艺的成本。
可选的，请结合参考图2、图16、图21和图22所示，第一金属层20、第二金属层30采用电镀或化学镀的方式形成。
本实施例中，采用电镀或化学镀的方式形成金属层，可以更好地简化封装工艺，并确保各金属层线路图案的精度，提高封装效率。但在进行电镀工艺或化学镀工艺之前，通常需要在各金属层对应的位置处设置0.01-2μm厚的金属种子层，以形成第一金属层20为例：在进行步骤105之前，先采用物理气相沉积等工艺沉积所需厚度的金属种子层，再在金属种子层上涂布光刻胶，通过光刻工艺暴露出预设的第一电容极板21、导电部22的线路图案，作为后续电镀工艺的电极，然后在暴露出的线路图案上通过电镀或化学镀的方式形成第一电容极板21和导电部22，最后去除光刻胶以及被光刻胶覆盖的金属种子层即可。
从而可以通过金属种子层为后续形成的第一电容极板21和导电部22提供良好的导电层基础，有利于进一步提高电镀工艺或化学镀工艺的精度。金属种子层也可以是单层或多层，且该金属种子层的材料可以是铜、钛、铁、镍及其合金中的任一者。
可选的，请结合参考图1、图4和图23所示，步骤102在提供多个裸芯片40时，第一裸芯片41和/或第二裸芯片42的一侧还设置有多个第二连接柱51；步骤105在第一连接柱50远离裸芯片40的一侧形成第一金属层20时，第一金属层20还包括至少一条第一引线23；
封装方法还包括：
步骤108、在第二金属层30远离第一金属层20的一侧形成第三金属层60，第三金属层60包括至少一个连接部61，连接部61和第一引线23电连接，第一引线23和第二连接柱51电连接。
本实施例中，第三金属层60位于第二金属层30远离第一金属层20的一侧，在形成第三金属层60时，步骤108可以在步骤107之后进行，此时步骤107得到的封装结构可以如图2所示，然后可以基于第二金属层30形成第三金属层60，得到图4所示的封装结构；当然，在形成第三金属层60时，步骤108可以根据实际需要在步骤107之前进行，也即在形成第三金属层60之后再将衬底基板90剥离，但图23仅以前者为例进行了示意。其他步骤可以参考上述实施例中相应的阐述，本实施例在此不再赘述。
第三金属层60可以根据实际需要采用和第一金属层20、第二金属层30相同或者不同的方式形成，但应确保连接部61和第一引线23之间电连接的有效性，从而设置于第一裸芯片41和/或第二裸芯片42上的第二连接柱51可以通过连接部61引出，实现与PCB板等外部线路之间的电性连接。
连接部61可以根据实际需要设置为焊球、焊块中的任一者，当连接部61为焊球时，可以采用植球等工艺形成第三金属层60；当连接部61为焊块时，可以采用刻蚀等工艺形成第三金属层60。第三金属层60的材料可以包括锡、铅、铜、银、金等金属或其合金。
可选的，请结合参考图5、图6、图24和图25所示，步骤106在第一金属层20远离包封层10的一侧形成第二金属层30时，第二金属层30还包括至少一条第二引线32；连接部22和第二引线32电连接，第二引线32和第一引线23电连接。从而在将第二连接柱51通过连接部61引出时，第二引线32可以作为第一引线23和连接部61之间的过渡膜层，当第三金属层60采用电镀或化学镀的方式形成时，能够有效防止因膜层间距较大而引起连接部61断裂情况的发生，有利于提高封装结构的良率。
在一些可选的实施例中，请结合参考图1、图14和图26所示，包封层10远离第一金属层20一侧的表面为第一表面m1，裸芯片40远离第一金属层20一侧的表面为第二表面m2；步骤107将衬底基板90剥离之后，还包括：
步骤109、形成保护层80，保护层80覆盖第一表面m1和第二表面m2。
本实施例中，通过在步骤109所形成的保护层80，可以和包封层10共同对裸芯片40进行保护，能够更加有效地防止外界环境对裸芯片40的电学性能产生影响。
保护层80的材料可以根据实际需要设置，比如保护层80的材料和包封层10的材料均为EMC时，两者可以均采用注塑工艺成型，有利于减少封装工序，提高电子产品的生产效率。由于保护层80覆盖了包封层10的第一表面m1和裸芯片40的第二表面m2，从而步骤109应在将位于第一表面m1和第二表面m2的衬底基板90剥离之后进行。
可选的，请结合参考图1、图15、图27-图31所示，步骤102在提供多个裸芯片40之前，还包括：
步骤110、在衬底基板90上形成柔性基板81；
步骤111、在柔性基板81上形成保护层80；
步骤102在提供多个裸芯片40之后，将多个裸芯片40贴附在保护层80上。
本实施例中，柔性基板81和保护层80在贴附裸芯片40之前形成，柔性基板81的材料可以但不局限于聚酰亚胺、聚丙烯树脂或亚克力树脂中的任一者，以使封装结构具有一定的柔性。同时，封装结构以柔性基板81为基底实现面板级封装，去除衬底基板90时更容易，空间的利用率也能得到有效提高，有利于进一步提高封装结构的集成度。此时，保护层80的材料可以是硅化物等具有耐高温性和密封性的材料，一方面，可以阻挡包封层10注塑成型工艺时的高温，对柔性基板81具有较好的保护作用，另一方面，可以有效防止外部的水氧影响封装结构的性能。
在进行步骤107时，衬底基板90从柔性基板81上剥离即可，能够有效防止衬底基板90剥离过程中对裸芯片40造成伤害，有利于确保裸芯片40的电学特性。步骤103至步骤106的封装流程可以参考上述实施例的阐述，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的芯片封装结构及其封装方法，至少实现了如下的有益效果：
通过设置第一电容极板和第二电容极板，且两电容极板的正投影之间存在交叠部分，从而可以通过该交叠部分构成所需的电容结构，一方面，由于第一电容极板和第二电容极板在裸芯片的封装过程中形成，也即对电容结构和裸芯片集中封装，有利于降低封装结构的装配难度，提高电子产品的生产效率；另一方面，电容结构跨设于第一裸芯片和第二裸芯片之间，提高了裸芯片所在区域以及裸芯片之间区域的空间利用率，从而可以有效提高封装结构的集成度；又一方面，裸芯片通过第一连接柱为电容结构提供所需的信号，不需要外接电容的方式，并且形成的电容结构不需通过植球的方式引出，使得封装结构具备稳压、升压、滤波、充放电、整流、振荡等其中一种或多种作用。此外，设置于裸芯片上的第一连接柱采用电性扇出的布线方式，能够有效确保第一电容极板、第二电容极板和第一连接柱之间电连接的有效性，从而提高了封装结构的可靠性和良率，且封装工艺简单，同每个芯片单独封装并外接电容的方式相比，还可以降低电子产品的生产成本。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种芯片封装结构，其特征在于，包括：包封层、第一金属层、第二金属层和多个裸芯片；
所述多个裸芯片包括至少一个第一裸芯片和至少一个第二裸芯片，且所述第一裸芯片和所述第二裸芯片的一侧分别设置有至少一个第一连接柱；
所述包封层覆盖所述裸芯片和所述第一连接柱，且暴露出所述第一连接柱远离所述裸芯片一侧的表面；
第一金属层位于所述第一连接柱远离所述裸芯片的一侧，且所述第一金属层包括至少一个第一电容极板和至少一个导电部；
所述第一电容极板和所述第一裸芯片上的所述第一连接柱电连接，所述导电部和所述第二裸芯片上的所述第一连接柱电连接；
所述第二金属层位于所述第一金属层远离所述包封层的一侧，且所述第二金属层包括至少一个第二电容极板，所述第二电容极板和所述导电部电连接；
沿垂直于所述裸芯片所在平面的方向上，所述第一电容极板的正投影和所述第二电容极板的正投影至少部分相交叠。
2.根据权利要求1所述的芯片封装结构，其特征在于，
所述第一裸芯片和/或所述第二裸芯片的一侧还设置有多个第二连接柱；
所述第一金属层还包括至少一条第一引线；
所述封装结构还包括第三金属层，所述第三金属层位于所述第二金属层远离所述第一金属层的一侧，且所述第三金属层包括至少一个连接部；
所述连接部和所述第一引线电连接，所述第一引线和所述第二连接柱电连接。
3.根据权利要求2所述的芯片封装结构，其特征在于，
所述第二金属层还包括至少一条第二引线；
所述连接部和所述第二引线电连接，所述第二引线和所述第一引线电连接。
4.根据权利要求2所述的芯片封装结构，其特征在于，
所述连接部包括焊球、焊块中的任一者。
5.根据权利要求1所述的芯片封装结构，其特征在于，
所述第二金属层包括至少两个所述第二电容极板；
沿垂直于所述裸芯片所在平面的方向上，至少两个所述第二电容极板的正投影和同一个所述第一电容极板的正投影之间存在交叠部分。
6.根据权利要求1所述的芯片封装结构，其特征在于，
所述封装结构还包括至少一个第三电容极板和至少一个第四电容极板，所述第三电容极板和所述第四电容极板异层设置；
所述第三电容极板和所述第一电容极板电连接，且两者异层设置；
沿垂直于所述裸芯片所在平面的方向上，所述第三电容极板的正投影和所述第四电容极板的正投影至少部分相交叠。
7.根据权利要求6所述的芯片封装结构，其特征在于，
所述第三电容极板和所述第二电容极板同层设置；
所述第四电容极板和所述第一电容极板同层设置。
8.根据权利要求6所述的芯片封装结构，其特征在于，
所述第一电容极板、所述第二电容极板、所述第三电容极板和所述第四电容极板均异层设置；
所述第二电容极板和所述第四电容极板电连接。
9.根据权利要求1所述的芯片封装结构，其特征在于，
所述包封层远离所述第一金属层一侧的表面为第一表面，所述裸芯片远离所述第一金属层一侧的表面为第二表面；
所述封装结构还包括保护层，所述保护层覆盖所述第一表面和所述第二表面。
10.根据权利要求9所述的芯片封装结构，其特征在于，
所述封装结构还包括柔性基板，所述柔性基板位于所述保护层远离所述第一金属层的一侧。
11.一种芯片封装结构的封装方法，其特征在于，包括：
提供一衬底基板；
提供多个裸芯片，并将所述多个裸芯片贴附在所述衬底基板上；其中，所述多个裸芯片包括至少一个第一裸芯片和至少一个第二裸芯片，且所述第一裸芯片和所述第二裸芯片的一侧分别设置有至少一个第一连接柱；
形成包封层，所述包封层覆盖所述裸芯片和所述第一连接柱；
对所述包封层进行研磨，暴露出所述第一连接柱远离所述裸芯片一侧的表面；
在所述第一连接柱远离所述裸芯片的一侧形成第一金属层，所述第一金属层包括至少一个第一电容极板和至少一个导电部，所述第一电容极板和所述第一裸芯片上的所述第一连接柱电连，所述导电部和所述第二裸芯片上的所述第一连接柱电连接；
在所述第一金属层远离所述包封层的一侧形成第二金属层，所述第二金属层包括至少一个第二电容极板，所述第二电容极板和所述导电部电连接；其中，沿垂直于所述裸芯片所在平面的方向上，所述第一电容极板的正投影和所述第二电容极板的正投影至少部分相交叠；
将所述衬底基板剥离。
12.根据权利要求11所述的封装方法，其特征在于，
所述第一裸芯片和/或所述第二裸芯片的一侧还设置有多个第二连接柱；
所述在所述第一连接柱远离所述裸芯片的一侧形成第一金属层时，所述第一金属层还包括至少一条第一引线；
所述封装方法还包括：
在所述第二金属层远离所述第一金属层的一侧形成第三金属层，所述第三金属层包括至少一个连接部，所述连接部和所述第一引线电连接，所述第一引线和所述第二连接柱电连接。
13.根据权利要求12所述的封装方法，其特征在于，
所述在所述第一金属层远离所述包封层的一侧形成第二金属层时，所述第二金属层还包括至少一条第二引线；
所述连接部和所述第二引线电连接，所述第二引线和所述第一引线电连接。
14.根据权利要求11所述的封装方法，其特征在于，
所述包封层远离所述第一金属层一侧的表面为第一表面，所述裸芯片远离所述第一金属层一侧的表面为第二表面；
所述将所述衬底基板剥离之后，还包括：
形成保护层，所述保护层覆盖所述第一表面和所述第二表面。
15.根据权利要求11所述的封装方法，其特征在于，
所述提供多个裸芯片之前，还包括：
在所述衬底基板上形成柔性基板；
在所述柔性基板上形成保护层；
所述提供多个裸芯片之后，将所述多个裸芯片贴附在所述保护层上。
16.根据权利要求11所述的封装方法，其特征在于，
所述衬底基板为玻璃基板、硅基板中的任一者。
17.根据权利要求11所述的封装方法，其特征在于，
所述衬底基板采用激光照射的方式剥离。
18.根据权利要求11所述的封装方法，其特征在于，
所述第一金属层、所述第二金属层采用电镀或化学镀的方式形成。
CN201910252794.3A 2019-03-29 2019-03-29 芯片封装结构及其封装方法 Active CN110010597B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910252794.3A CN110010597B (zh) 2019-03-29 2019-03-29 芯片封装结构及其封装方法
US16/441,243 US10790225B1 (en) 2019-03-29 2019-06-14 Chip package structure and chip package method including bare chips with capacitor polar plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910252794.3A CN110010597B (zh) 2019-03-29 2019-03-29 芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN110010597A true CN110010597A (zh) 2019-07-12
CN110010597B CN110010597B (zh) 2021-06-18

Family

ID=67169115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910252794.3A Active CN110010597B (zh) 2019-03-29 2019-03-29 芯片封装结构及其封装方法

Country Status (2)

Country Link
US (1) US10790225B1 (zh)
CN (1) CN110010597B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508417A (zh) * 2020-05-06 2020-08-07 Tcl华星光电技术有限公司 Goa电路
WO2022257678A1 (zh) * 2021-06-07 2022-12-15 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787805B (zh) * 2021-05-04 2022-12-21 矽品精密工業股份有限公司 電子模組及其製法與電子封裝件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
US20110241215A1 (en) * 2010-04-02 2011-10-06 Sankman Robert L Embedded semiconductive chips in reconstituted wafers, and systems containing same
CN102856303A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体芯片
CN103021982A (zh) * 2011-09-23 2013-04-03 德州仪器公司 集成电路及制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777777B1 (en) * 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8247288B2 (en) * 2009-07-31 2012-08-21 Alpha & Omega Semiconductor Inc. Method of integrating a MOSFET with a capacitor
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
FR2971366B1 (fr) * 2011-02-09 2013-02-22 Inside Secure Micro plaquette de semi-conducteur comprenant des moyens de protection contre une attaque physique
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
CN105103289B (zh) * 2013-05-16 2018-08-24 富士电机株式会社 半导体装置
CN206076221U (zh) 2016-08-31 2017-04-05 华天科技（昆山）电子有限公司 用于减缓电磁干扰的芯片封装结构
JP2020068299A (ja) * 2018-10-24 2020-04-30 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
US20110241215A1 (en) * 2010-04-02 2011-10-06 Sankman Robert L Embedded semiconductive chips in reconstituted wafers, and systems containing same
CN102856303A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体芯片
CN103021982A (zh) * 2011-09-23 2013-04-03 德州仪器公司 集成电路及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508417A (zh) * 2020-05-06 2020-08-07 Tcl华星光电技术有限公司 Goa电路
WO2022257678A1 (zh) * 2021-06-07 2022-12-15 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其封装方法

Also Published As

Publication number Publication date
CN110010597B (zh) 2021-06-18
US10790225B1 (en) 2020-09-29
US20200312763A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US7936032B2 (en) Film type package for fingerprint sensor
CN110010597A (zh) 芯片封装结构及其封装方法
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
CN101355856A (zh) 采用选择湿膜法制作分级、分段金手指板的方法
CN102217060A (zh) 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法
CN1717147B (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
US11646272B2 (en) Packaging method of panel-level chip device
CN109994438A (zh) 芯片封装结构及其封装方法
US20080054418A1 (en) Chip carrier with signal collection tape and fabrication method thereof
TWI227051B (en) Exposed pad module integrated a passive device therein
CN105676953A (zh) 一种具有指纹传感器封装结构的移动终端及其制备方法
CN107481980A (zh) 一种薄型指纹芯片封装方法及封装结构
CN104716057B (zh) 具有嵌入部件的集成电路封装系统及其制造方法
US20200005989A1 (en) Integrated magnetic core inductors on glass core substrates
CN100472780C (zh) 电子零部件及其制造方法
CN101777542A (zh) 芯片封装构造以及封装方法
US7967184B2 (en) Padless substrate for surface mounted components
CN107437046B (zh) 指纹传感器封装结构及其制作方法
CN207651469U (zh) 一种指纹芯片的封装结构
CN203521394U (zh) 芯片封装结构
CN108962868B (zh) 封装结构及其制法
CN206282839U (zh) 一种薄型阵列塑料封装件
CN105810659A (zh) 封装装置及其制作方法
JP2002343927A (ja) 半導体モジュール及びその製造方法
CN109994462A (zh) 芯片封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant