CN113571431A - 晶粒封装结构的制造方法 - Google Patents
晶粒封装结构的制造方法 Download PDFInfo
- Publication number
- CN113571431A CN113571431A CN202010355161.8A CN202010355161A CN113571431A CN 113571431 A CN113571431 A CN 113571431A CN 202010355161 A CN202010355161 A CN 202010355161A CN 113571431 A CN113571431 A CN 113571431A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- forming
- shield
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 72
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052802 copper Inorganic materials 0.000 claims abstract description 44
- 239000010949 copper Substances 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 claims abstract description 9
- 239000003292 glue Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 188
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 239000008393 encapsulating agent Substances 0.000 claims description 13
- 238000000465 moulding Methods 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 239000012945 sealing adhesive Substances 0.000 claims description 7
- 239000000565 sealant Substances 0.000 claims description 6
- 239000003566 sealing material Substances 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 10
- 238000005498 polishing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 238000001029 thermal curing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000012812 sealant material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
Abstract
一种晶粒封装结构的制造方法包含下述操作。提供具有多个凹槽的导电基板。在各凹槽中设置晶粒。形成导电层，覆盖晶粒及导电基板。形成图案化光阻层于导电层上，图案化光阻层具有多个开口暴露出导电层的多个区域。在导电层的各区域上形成屏蔽，其中各屏蔽包含铜层及位于铜层上的金属层。在形成屏蔽后，移除图案化光阻层。利用屏蔽，选择性蚀刻导电层及其下的导电基板至预定深度，以形成多个导电凸块以及多个电极，其中剩余的导电基板包含底板，电极位于底板上，且导电凸块位于晶粒上。形成上封胶层覆盖底板及晶粒，其中屏蔽的各金属层或屏蔽的各铜层露出上封胶层。本发明可以达到晶粒封装结构在垂直方向上的微小化以及改善功率芯片的散热。
Description
技术领域
本发明是关于一种封装结构的制造方法，特别有关于一种埋入式晶粒封装结构的制造方法。
背景技术
随着消费性电子商品的普及，例如：手机、平板计算机、笔电等，消费者对于电子产品的高功能性与小型尺寸的需求越趋明显。而芯片封装制程是形成电子产品过程中之一的重要步骤。为使芯片封装体的尺寸缩小化，并且进一步提升芯片封装体的效能成为重要课题。
传统的封装制程是对切割自晶圆的半导体晶粒逐一进行封装，其制程除了焊晶(Die Bonding)之外，尚包含打线接合(Wire bonding)、封胶(Molding)等，相当耗时费工。再者，传统作法是将功率模块中的功率芯片使用焊线的方式进行电气连接，功率芯片所产生的热能不容易被有效的散热。
有鉴于此，本发明之一目的在于提出一种可解决上述问题的晶粒封装结构的制造方法。
发明内容
根据本发明的多个实施例，提供一种晶粒封装体的制造方法包含以下操作:提供具有多个凹槽的导电基板；在各凹槽中设置晶粒；形成导电层，覆盖晶粒及导电基板；形成图案化光阻层于导电层上，图案化光阻层具有多个开口暴露出导电层的多个区域；在导电层的各区域上形成屏蔽，其中各屏蔽包含铜层及位于铜层上的金属层；在形成屏蔽后，移除图案化光阻层；利用屏蔽，选择性蚀刻导电层及其下的导电基板至预定深度，以形成多个导电凸块以及多个电极，其中剩余的导电基板包含底板，电极位于底板上，且导电凸块位于晶粒上；以及形成上封胶层覆盖底板及晶粒，其中屏蔽的各金属层或所述屏蔽的各该铜层露出上封胶层。
根据本发明的一些实施例，导电基板实质上由铜构成。
根据本发明的一些实施例，导电基板具有第一厚度及各凹槽具有深度，深度为第一厚度的45％至55％的范围内。
根据本发明的一些实施例，各金属层包含为镍层以及位于镍层上的金层。
根据本发明的一些实施例，所述方法更包含：在形成上封胶层之后，薄化底板，以形成薄化底层；以及图案化薄化底层，而形成线路层。
根据本发明的一些实施例，所述方法更包含：在形成线路层之后，形成下封胶层覆盖线路层；以及切割上封胶层及下封胶层，以得到彼此分离的多个封装结构。
根据本发明的一些实施例，封装结构的厚度为约130μm至约200μm的范围内。
根据本发明的一些实施例，形成导电层包含：使用化学镀形成铜种子层；以及使用电镀，在铜种子层上形成铜电镀层。
根据本发明的一些实施例，形成上封胶层覆盖底板及晶粒包含：形成封胶材料层覆盖底板、晶粒、屏蔽、电极及导电凸块；以及薄化封胶材料层，使屏蔽的各金属层外露于薄化的封胶材料层。
根据本发明的一些实施例，形成上封胶层覆盖底板及晶粒包含：形成封胶材料层覆盖底板、晶粒、屏蔽、电极及导电凸块；薄化封胶材料层，其中屏蔽的各金属层被移除，使屏蔽的各铜层外露于薄化的封胶材料层；以及在外露的屏蔽的各铜层上形成金属垫。
以下将以实施方式对上述的说明做详细的描述，并对本发明的技术方案提供更进一步的解释。
附图说明
本发明的观点从后续描述以及附图可以获得更佳的理解。应注意的是，根据本产业的标准作业，许多特征结构未按照比例绘制。事实上，许多特征结构的尺寸可以任意地放大或缩小以清楚论述。
图1A至图1B绘示本发明多个实施方式的封装结构的制造方法的流程图。
图2至第图14绘示本发明多个实施方式的封装结构的制造方法在不同制程阶段的剖面示意图。
【主要元件符号说明】
10:导电基板 10’:底板
10”:薄化底层 12:粘着胶
20:凹槽 22:晶粒
24:区域 26:电极
28:导电凸块 30:铜种子层
31:导电层 32:铜电镀层
34:光阻层 35:屏蔽
35A:铜层 35B:金属层
36:上封胶层 37:封胶材料层
38:下封胶层 40:金属垫
50:线路层 300:封装结构
A:区域 H1:厚度
H2:深度 H3:厚度
H4:厚度 H5:厚度
具体实施方式
为了使本发明实施方式的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本揭露的实施例。在其他情况下，为简化图式，熟知的结构与装置仅示意性地绘示于图中。
在实施方式与申请专利范围中，除非内文中对于冠词有所特别限定，否则「一」与「该」可泛指单一个或多个。关于本文中所使用的「约」、「大约」或「大致」的用语一般通常是指数值的误差或范围约百分之二十以内，较佳地是约百分之十以内，更佳地则是约百分之五以内。
本发明之一态样是提供一种埋入式晶粒封装结构的制造方法，借由此制造方法可以简化传统的制程方法和减少封装体的散热问题。图1A至图1B绘示本发明之一实施方式的封装结构的制造方法100的流程图。图2至图14绘示封装结构的制造方法100中各制程阶段的剖面示意图。如图1A及图1B所示，方法100包含步骤S200、步骤S202、步骤S204、步骤S206、步骤S208、步骤S210、步骤S212、步骤S214、步骤S216、步骤S218、步骤S220、步骤S222、以及步骤S224。
参照步骤S200中，如图2所示，提供或接收导电基板10。导电基板10是由导电材质制成，例如：金属、石墨烯、或半导体材质等。在一些实施例中，导电基板10实质上由铜制成。在一些实施例中，导电基板10的厚度H1为约欲进行封装的晶粒(绘示于图4)的厚度的约2倍。例如，晶粒的厚度为约100μm，导电基板的厚度为约200μm。
参照步骤S202，如图3所示，在导电基板10上形成多个凹槽20。举例来说，形成光阻层在导电基板10上，借由微影制程在光阻层上形成多个开口。接着，借由蚀刻制程将开口图案转移至导电基板10。形成的多个凹槽20各具有深度H2。在一些实施例中，深度H2约为厚度H1的45％-55％的范围内，例如50％。在一些实施例中，蚀刻制程可包含干式或湿式蚀刻。在一些实施例中，光阻层是干式膜抗蚀剂(dry film resist，DFR)。
参照步骤S204，如图4所示，在各凹槽20中设置晶粒22。晶粒22可包含，但不限于此，动态随机存取内存(dynamic random access memory，DRAM)装置、闪存(flash memory)装置、固态随机存取内存(static randomaccess memory，SRAM)装置、被动装置、调频模块(radio frequency module)装置、其他适合的装置、或前述的组合。
在一些实施例中，晶粒22可借由粘着制程(Die bonding)而固定在凹槽20内。具体而言，先在导电基板10的各凹槽20中放置粘着胶12，接着，在各凹槽20中设置晶粒22。各晶粒22借着各粘着胶12附着在各凹槽20底部，并且各晶粒22的侧壁实质上碰触或部份地碰触各凹槽20的侧壁。各晶粒22的顶表面实质上相较导电基板10的上表面略低、略高或齐平。接着，可选择性地对导电基板10加热，从而加速粘着反应。在一些实施例中，在每个凹槽20中设置一个晶粒22。在一些实施例中，每个晶粒具有一个芯片(Single chip)。在另一个实施例中，每个晶粒具有二个芯片(Dual chip)。在一些实施例中，凹槽的长宽约为0.1x0.16mm2。
参照步骤S206，如图5所示，在导体基板10上形成导电层31。在一些实施例中，导电层31包含铜种子层30及位于铜种子层30上的铜电镀层32。详细地说，形成铜种子层30以覆盖晶粒22以及导体基板10之后，再形成铜电镀层32于铜种子层30上。举例来说，先在导体基板10的上以化学镀铜形成铜种子层30，再于铜种子层30上方以电镀方式形成铜电镀层32。在一些实施例中，铜种子层的厚度为约10μm至100μm。在一些实施例中，铜电镀层的厚度为约10μm至100μm。
继续参照图5，在形成导电层31之后，可选作地对导电层31实施平坦化制程，使其具有实质上平坦的表面。在一些实施例中，平坦化制程可包含机械研磨(grinding)制程、化学机械研磨(Chemical Mechanical Polish，CMP)、一或多种其他可应用的制程、或前述的组合。
参照步骤S208，如图6A所示，在导电层31上方形成图案化的光阻层34，图案化光阻层34具有多个开口暴露出导电层31的多个区域24。在一些实施例中，光阻层是干式膜抗蚀剂(dry film resist；DFR)。
接续步骤S210，参照图6B，在光阻层34的各区域24上形成屏蔽35，其作为后续步骤的抗蚀刻材料层。在一些实施例中，屏蔽35包含铜层35A以及位于铜层35A上的金属层35B。在一些实施例中，金属层35B包含镍层以及位于所述镍层上的金层(出于简化未绘示)。屏蔽35的铜层35A或金属层35B是以电镀(electroplating)制程、无电镀(electrolessplating)制程、或其他合适的方法形成。在一些实施例中，金属层35B由对于铜具有蚀刻选择性的材质所制成。在一些实施例中，金属层35B由可焊锡材质制成。
接续步骤S212，参照图6C，在形成屏蔽35之后，移除图案化光阻层34，从而余留覆盖在各区域24上方的屏蔽35。在一些实施例中，使用光阻剥除液或灰化法(Ash)移除光阻层34。
接续步骤S214，如图7所示，利用屏蔽35作为抗蚀刻材料层，选择性蚀刻导电层31及其下的导电基板10至预定深度，以形成多个导电凸块28以及多个电极26。剩余的导电基板包含底板10’，所形成的电极26位于底板10’上，导电凸块28位于晶粒22上。在一些实施例中，使用湿式蚀刻法蚀刻导电层31及导电基板10。在一些实施例中，所述预定深度实质上约等于各凹槽20的深度。在一些实施例中，底板10’的厚度H3实质上与晶粒的厚度相等或更厚。
接续步骤S216，参照图8A至图8C。如图8A所示，形成封胶材料层37覆盖底板10’、晶粒22、屏蔽35、电极26及导电凸块28。然后，如图8B及图8C所示，使用诸如研磨等方式对封胶材料层37进行薄化制程，而形成上封胶层36，其中屏蔽35的金属层35B或屏蔽35的铜层35A露出上封胶层36。详细地说，在本发明的一实施例中，如图8B所示，在进行薄化制程之后，屏蔽35的金属层35B外露于薄化的封胶材料层36，换句话说，屏蔽35的金属层35B被保留下来。在本发明的另一实施例中，如图8C所示，在进行薄化制程之后，屏蔽35的金属层35B被移除，而使屏蔽35的铜层35A外露于上封胶层36。
在一些实施例中，封胶材料层37的形成方式的示例包含射出(injecting)制程、旋涂制程、灌胶(dispensing)制程、薄膜层合(film lamination)制程、涂敷制程(application process)、或前述的组合。在一些实施例中，在封胶材料层37的形成过程中使用热固化制程(thermal curing process)。
再参照步骤S216，在薄化封胶材料层37期间，借由控制薄化制程，屏蔽35的金属层35B可为未被移除(如图8B)或被移除(如图8C)。若不移除屏蔽35的金属层35B，在各电极26及各导电凸块28上的屏蔽35的金属层35B可直接作为金属垫，提供封装结构300与外部电路电气连接之用。
值得注意的是，本发明所揭示的屏蔽35提供至少二个功能。第一功能如步骤S214所述，使用屏蔽35作为抗蚀刻材料层，以选择性蚀刻导电层31及其下的导电基板10。另一功能如步骤S216中形成上封胶层36之后，露出的屏蔽35的金属层35B可直接用作金属垫40(绘示于图9)，提供封装结构300与外部电路电气连接之用。此外，在步骤S208中，现有习知的作法之一是使用第一张光罩用于图案化光阻层34，以光阻层作为选择性蚀刻导电层31及其下的导电基板10的抗蚀刻材料层。然而，此方法将需要第二张光罩用于形成金属垫40。由此可知，本发明所揭示的制造方法可简化晶粒封装结构的制造过程及减少生产成本。
接续操作步骤S218，参照图9，在形成上封胶层36之后，若屏蔽35的金属层35B被移除，则在外露的屏蔽35的铜层35A上形成多个金属垫40。在一些实施例中，金属垫使用电镀(electroplating)制程、无电镀(electroless plating)制程、化学气相沉积(CVD)制程、物理气相沉积(PVD)制程、印刷(printing)制程、或其他可应用的制程所形成。在一些实施例中，金属垫由可焊锡材质制成。在一些实施例中，金属垫包含镍层以及位于所述镍层上的金层。
参照图10，在形成金属垫40之后，先薄化底板10’，以形成薄化底层10”。薄化制程可包含机械研磨(Grinding)制程、化学机械研磨(Chemical Mechanical Polish，CMP)、或其他可应用的制程。
接续步骤S220，参照图11，将薄化底层10”图案化，以形成线路层50。例如，利用微影蚀刻制程，以形成具有图案的线路层50。在一些实施例中，线路层50中的线路的线宽为晶粒的长度或宽度的约50％至约100％。
接续步骤S222，参照图12，在形成线路层50之后，形成下封胶层38覆盖线路层50，使得下封胶层38实质上覆盖线路层50以提供保护的功能。在一些实施例中，下封胶层38由环氧树脂(epoxy-based resin)制成。在一些实施例中，下封胶层38的形成包含射出(injecting)制程、旋涂制程、灌胶(dispensing)制程、薄膜层合(film lamination)制程、涂敷制程(application process)、或其他可应用的制程。在一些实施例中，在下封胶层38的形成过程中使用热固化制程(thermal curing process)。
参照图12，接在形成下封胶层38之后，可对下封胶层38执行可选作的薄化制程，使得整个封装结构的厚度可以控制在预定范围内。薄化制程可包含机械研磨(grinding)制程、化学机械研磨(Chemical Mechanical Polish，CMP)、一或多种其他可应用的制程、或前述的组合。
接续步骤S224，进行切单制程，是沿图13所示的切割路径S(即对应区域A的边缘)切割上封胶层36及下封胶层38，如图14所示，以获取多个彼此分离的封装结构300。在一些实施例中，封装结构具有厚度H5为约130μm至约200μm的范围，亦可产品需求作调整，厚度H5的范围不在此限。
在多个实例中，晶粒封装体可用以封装光感测组件或发光组件。然其应用不限于此，举例来说，其可应用于各种包含主动组件或被动组件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子组件(electroniccomponents)，例如是有关于光电组件(opto electronic devices)、微机电系统(MicroElectro Mechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测组件、发光二极管(light-emittingdiodes；LEDs)、太阳能电池(solar cells)、射频组件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力传感器(process sensors)或喷墨头(inkprinter heads)等半导体晶粒进行封装。
综上所述，本发明的芯片封装结构的制造方法省去传统制造方法中的打线接合(Wire bond)制程，且在蚀刻制程的选择限制较少，可以简化晶粒封装结构的制造过程。再者，本发明包含一种埋入式晶粒封装结构的制造方法，可以达到晶粒封装结构在垂直方向上的微小化以及改善功率芯片的散热效果。
前述内容概述了许多实施例或示例的特征，使本技术领域中具有通常知识者可以从各方面更佳了解本发明。本技术领域中具有通常知识者应可理解，且轻易地以本发明为基础来设计或修饰其他制程和结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应理解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神和范围的情况下，可对本发明进行各种改变，替换和变更。
Claims (10)
1.一种晶粒封装结构的制造方法，其特征在于，包含：
提供具有多个凹槽的导电基板；
在各该凹槽中设置晶粒；
形成导电层，覆盖所述晶粒及该导电基板；
形成图案化光阻层于该导电层上，该图案化光阻层具有多个开口暴露出该导电层的多个区域；
在该导电层的各该区域上形成屏蔽，其中各该屏蔽包含铜层及位于该铜层上的金属层；
在形成所述屏蔽后，移除该图案化光阻层；
利用所述屏蔽，选择性蚀刻该导电层及其下的该导电基板至预定深度，以形成多个导电凸块以及多个电极，其中剩余的该导电基板包含底板，所述电极位于该底板上，且所述导电凸块位于所述晶粒上；以及
形成上封胶层覆盖该底板及所述晶粒，其中所述屏蔽的各该金属层或所述屏蔽的各该铜层露出该上封胶层。
2.根据权利要求1所述的晶粒封装结构的制造方法，其特征在于，该导电基板实质上由铜构成。
3.根据权利要求1所述的晶粒封装结构的制造方法，其特征在于，该导电基板具有第一厚度及各该凹槽具有深度，该深度为该第一厚度的45％至55％的范围内。
4.根据权利要求1所述的晶粒封装结构的制造方法，其特征在于，各该金属层包含为镍层以及位于该镍层上的金层。
5.根据权利要求1所述的晶粒封装结构的制造方法，其特征在于，更包含：
在形成该上封胶层之后，薄化该底板，以形成薄化底层；以及
图案化该薄化底层，而形成线路层。
6.根据权利要求5所述的晶粒封装结构的制造方法，其特征在于，更包含：
在形成该线路层之后，形成下封胶层覆盖该线路层；以及
切割该上封胶层及该下封胶层，以得到彼此分离的多个封装结构。
7.根据权利要求6所述的晶粒封装结构的制造方法，其特征在于，各该封装结构具有厚度为130μm至200μm的范围内。
8.根据权利要求1所述的晶粒封装结构的制造方法，其特征在于，形成该导电层包含：
使用化学镀形成铜种子层；以及
使用电镀，在该铜种子层上形成铜电镀层。
9.根据权利要求1所述的晶粒封装结构的制造方法，其特征在于，形成该上封胶层覆盖该底板及所述晶粒包含：
形成封胶材料层覆盖该底板、所述晶粒、所述屏蔽、所述电极及所述导电凸块；以及
薄化该封胶材料层，使所述屏蔽的各该金属层外露于薄化的该封胶材料层。
10.根据权利要求1所述的晶粒封装结构的制造方法，其特征在于，形成该上封胶层覆盖该底板及所述晶粒包含：
形成封胶材料层覆盖该底板、所述晶粒、所述屏蔽、所述电极及所述导电凸块；
薄化该封胶材料层，其中所述屏蔽的各该金属层被移除，使所述屏蔽的各该铜层外露于薄化的该封胶材料层；以及
在外露的所述屏蔽的各该铜层上形成金属垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010355161.8A CN113571431A (zh) | 2020-04-29 | 2020-04-29 | 晶粒封装结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010355161.8A CN113571431A (zh) | 2020-04-29 | 2020-04-29 | 晶粒封装结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113571431A true CN113571431A (zh) | 2021-10-29 |
Family
ID=78158387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010355161.8A Withdrawn CN113571431A (zh) | 2020-04-29 | 2020-04-29 | 晶粒封装结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571431A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7811863B1 (en) * | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
| JP2011210789A (ja) * | 2010-03-29 | 2011-10-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20120020026A1 (en) * | 2010-07-23 | 2012-01-26 | Tessera Research Llc | Microelectronic elements with post-assembly planarization |
| US20120061822A1 (en) * | 2010-09-09 | 2012-03-15 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Base Substrate With Cavities Formed Through Etch-Resistant Conductive Layer for Bump Locking |
| US20170148746A1 (en) * | 2015-11-19 | 2017-05-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
| CN106783788A (zh) * | 2014-08-28 | 2017-05-31 | 联测总部私人有限公司 | 具有布线迹线的半导体封装 |
-
2020
- 2020-04-29 CN CN202010355161.8A patent/CN113571431A/zh not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7811863B1 (en) * | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
| JP2011210789A (ja) * | 2010-03-29 | 2011-10-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20120020026A1 (en) * | 2010-07-23 | 2012-01-26 | Tessera Research Llc | Microelectronic elements with post-assembly planarization |
| US20120061822A1 (en) * | 2010-09-09 | 2012-03-15 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Base Substrate With Cavities Formed Through Etch-Resistant Conductive Layer for Bump Locking |
| CN106783788A (zh) * | 2014-08-28 | 2017-05-31 | 联测总部私人有限公司 | 具有布线迹线的半导体封装 |
| US20170148746A1 (en) * | 2015-11-19 | 2017-05-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI608575B (zh) | 半導體元件、半導體封裝及其製造方法 | |
| TWI538071B (zh) | 具連接結構之積體電路封裝系統及其製造方法 | |
| CN111883481B (zh) | 3d封装件结构及其形成方法 | |
| CN107221521B (zh) | 半导体封装及其制造过程 | |
| EP2965353B1 (en) | A substrate-less interposer | |
| CN101887879B (zh) | 内埋式单层金属层基板、应用之封装件及基板制造方法 | |
| CN107689333A (zh) | 半导体封装件及其形成方法 | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| US20140264933A1 (en) | Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method | |
| US20140264789A1 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| CN106057760A (zh) | 半导体器件及其形成方法 | |
| US10340198B2 (en) | Semiconductor package with embedded supporter and method for fabricating the same | |
| CN112233989A (zh) | 叠层封装结构及其形成方法 | |
| KR20140140256A (ko) | 지지프레임 및 이를 이용한 반도체패키지 제조방법 | |
| CN102810520A (zh) | 热改善的集成电路封装件 | |
| CN105374731A (zh) | 封装方法 | |
| TW201806090A (zh) | 封裝結構 | |
| CN105225974A (zh) | 封装方法 | |
| TWI587464B (zh) | 封裝結構及其製造方法 | |
| TWI602275B (zh) | 封裝結構及其製作方法 | |
| US9299650B1 (en) | Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof | |
| CN104051399A (zh) | 晶圆级芯片尺寸封装中间结构装置和方法 | |
| TWI704668B (zh) | 晶粒封裝結構的製造方法 | |
| KR20140115597A (ko) | 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법 | |
| CN105390429A (zh) | 封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211029 |