CN103165571B - 一种新型硅基低阻电感结构及其晶圆级封装方法 - Google Patents

一种新型硅基低阻电感结构及其晶圆级封装方法 Download PDF

Info

Publication number
CN103165571B
CN103165571B CN201310062901.9A CN201310062901A CN103165571B CN 103165571 B CN103165571 B CN 103165571B CN 201310062901 A CN201310062901 A CN 201310062901A CN 103165571 B CN103165571 B CN 103165571B
Authority
CN
China
Prior art keywords
layer
metal wiring
wiring layer
coil groove
silicon base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310062901.9A
Other languages
English (en)
Other versions
CN103165571A (zh
Inventor
郭洪岩
张黎
陈锦辉
赖志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201310062901.9A priority Critical patent/CN103165571B/zh
Publication of CN103165571A publication Critical patent/CN103165571A/zh
Application granted granted Critical
Publication of CN103165571B publication Critical patent/CN103165571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种新型硅基低阻电感结构及其晶圆级封装方法,属于半导体封装技术领域。其在硅晶圆(100)上表面刻蚀形成线圈槽(102),在线圈槽(102)内涂布绝缘层(300),然后通过物理方法沉积电镀种子层(300)、光刻图形化和电镀工艺在线圈槽(102)内形成厚铜金属布线层(400),即电感线圈,最后在其上设置再钝化层(500)和金属引线(600),且所述金属布线层(400)通过再钝化层开口(501)与金属布线层(400)连通。本发明将作为电感线圈的铜质金属布线层埋入硅基本体的内部,降低了制备电感线圈的工艺难度和工艺成本,提升了封装密度,同时通过增大线圈的厚度降低了电感的直流电阻,提升了电感的品质因数。

Description

一种新型硅基低阻电感结构及其晶圆级封装方法
技术领域
本发明涉及一种新型硅基低阻电感结构及其晶圆级封装方法,属于半导体封装技术领域。
背景技术
随着封装技术的发展,系统级封装(SIP, system in package)由于其较好的电性能和较小的封装尺寸越来越受到人们的欢迎。在电源管理器件比如直流-直流转换器封装领域,人们尝试将分立电感器与电源管理芯片集成为系统级封装,但目前陶瓷基的分立电感器件尺寸较大,不能满足封装小型化的要求。基于硅基的平面螺旋电感由于其尺寸小,精度高成为替代分立电感器的选择。
目前,用于制作硅基螺旋电感的硅基体上的布线工艺主要是半导体中段工艺(Middle-end)所采用的再布线工艺。该工艺是这样实现的:首先采用溅射的方式在晶圆表面制备电镀种子层,然后通过光刻的方式在晶圆表面形成图形,最后通过电镀的方式形成螺旋电感。在这种工艺中,需要确保光刻胶的厚度大于电镀铜线的高度。为了得到较高的铜线高度就需要在晶圆表面涂覆较厚的光刻胶并完成曝光显影工艺。采用厚胶工艺存在以下工艺问题:光刻胶旋涂后,胶厚均匀性差;由于光刻胶厚度不均匀从而导致光刻曝光工艺难以控制;光刻开口深宽比大,显影困难,容易有残胶。另外,根据电阻公式:R=ρL/S,式中:计算公式:R=ρL/S,式中:ρ为物质的电阻率, L为长度,S为截面积。在电感线圈材质一定、长度和宽度一定的情况下,布线的厚度越小,电感的直流电阻越大,直接降低电感的效率。采用再布线工艺制作的布线其厚度通常为10-20微米,最厚也不会超过30微米,使得电感线圈的直流电阻较大。因此,采用上述工艺,即光刻胶形成布线图形的再布线方法,布线层设置在硅基本体的表面,对光刻胶材料的要求高,工艺难度大,工艺成本高,也限制了封装密度的提升。
发明内容
本发明的目的在于克服上述电感结构的不足,提供一种降低工艺难度和工艺成本、降低电感的直流电阻、提升封装密度的新型硅基低阻电感结构及其晶圆级封装方法。
本发明的目的是这样实现的:一种新型硅基低阻电感结构,包括硅基本体,所述硅基本体上设有下凹的线圈槽,所述线圈槽的底部、侧壁和硅基本体的上表面涂覆绝缘层,所述线圈槽内部的绝缘层上设置电镀种子层,设置电镀种子层的线圈槽内设置金属布线层,所述金属布线层上表面和裸露的绝缘层上涂覆再钝化层,并在金属布线层的上表面形成再钝化层开口,所述再钝化层上设置金属引线,所述金属引线的一端填充再钝化层开口,另一端沿再钝化层向电感外围延伸。
所述线圈槽呈螺旋状分布。
所述线圈槽的侧壁倾角为α、侧壁的上沿倾角为β,α≧β。
所述线圈槽的侧壁倾角α取值范围:80°≦α≦90°,侧壁上沿倾角β取值范围:50°≦α≦70°。
所述金属布线层填充整个线圈槽。
所述金属布线层的上表面不高于硅基本体的上表面,且金属布线层的厚度不小于30微米。
所述金属引线与金属布线层相连。
所述电镀种子层为单层金属或多层金属。
一种新型硅基低阻电感的晶圆级制作方法,其包括以下工艺过程:
步骤一、取硅晶圆,并在硅晶圆上表面涂覆光刻胶;
步骤二、通过曝光、显影等工艺在硅晶圆上形成光刻胶开窗图形;
步骤三、通过反应离子刻蚀方法将光刻胶开窗图形处对应的硅刻蚀掉,通过控制刻蚀工艺控制其截面形状,形成线圈槽;
步骤四、去除光刻胶并清洗硅晶圆;
步骤五、通过电沉积的方法在硅晶圆上表面、线圈槽底部和侧壁沉积一层有机材料的绝缘层;
步骤六、通过溅射或者PVD等其他物理沉积方式在绝缘层表面沉积电镀种子层;
步骤七、再次通过电沉积的方法在上述电镀种子层表面沉积负性光刻胶;
步骤八、通过曝光显影的方式将上述线圈槽内部的负性光刻胶去除,并采用湿法和干法的形式清洗线圈槽内部,确保无负性光刻胶残留及其他污染物附着;
步骤九、采用电镀方式在线圈槽内沉积材质为铜的一定厚度的金属布线层;
步骤十、去除剩余的负性光刻胶,并将线圈槽外部的电镀种子层腐蚀掉,露出硅晶圆上表面的绝缘层;
步骤十一、在上述绝缘层和金属布线层上表面通过涂覆、曝光、显影方法制作再钝化层及其再钝化层开口;
步骤十二、依次通过溅射、光刻、电镀方法在再钝化层上形成金属引线;
步骤十三、通过切割形成单颗结构的新型硅基低阻螺旋电感。
上述加工步骤均在晶圆级条件下完成,可满足封装小型化、高精度的要求,同时可采用现有晶圆加工设备,降低生产成本。
本发明的有益效果是:
1、在硅基上通过刻蚀开槽的方法形成一定厚度的铜质金属布线层,避免了传统的采用光刻胶形成布线图形的再布线方法,降低了对光刻胶材料的要求,降低了工艺难度;
2、通过电镀工艺获得的铜质金属布线层为厚度不小于30微米的电感线圈,尤其是厚度大于50微米铜质金属布线层可显著降低电感的直流电阻,提升电感的品质因数;
3、绝缘层为电沉积有机材料,可以同时作为金属引线与硅基本体之间的热应力缓冲层,提高整个封装结构的可靠性;
4、作为电感线圈的铜质金属布线层埋入硅基本体的内部,节省空间,提升封装密度;
5、所有工艺采用晶圆级方式实现,可采用现有晶圆加工设备,降低生产成本。
附图说明
图1为本发明一种新型硅基低阻电感结构的示意图。
图2为图1的A-A剖视图。
图3~图16为本发明一种新型硅基低阻电感结构的晶圆级封装方法的示意图。
其中:
硅晶圆100
硅基本体101
线圈槽102
光刻胶110
光刻胶开窗图形111
绝缘层200
电镀种子层300
负性光刻胶310
金属布线层400
再钝化层500
再钝化层开口501
金属引线600。
具体实施方式
参见图1和图2,本发明一种新型硅基低阻电感结构,包括硅基本体101,所述硅基本体101上设有下凹的线圈槽102,线圈槽102可呈螺旋状分布。所述线圈槽102的侧壁倾角为α、侧壁的上沿倾角为β,α≧β。优选地,线圈槽102的侧壁倾角α取值范围:80°≦α≦90°,侧壁上沿倾角β取值范围:50°≦α≦70°。
所述线圈槽102的底部、侧壁和硅基本体101的上表面涂覆有机材料的绝缘层200。线圈槽102内部的绝缘层200上设置单层金属或多层电镀种子层300。设置电镀种子层300的线圈槽102内设置金属布线层400,所述金属布线层400的材质优选为铜,金属布线层400填充整个线圈槽102,成为电感的线圈。所述金属布线层400的厚度不小于30微米,优选地,金属布线层400的厚度大于50微米。铜质金属布线层400的增大厚度,有利于降低电阻,形成低阻螺旋电感。同时金属布线层400上表面不高于硅基本体101的上表面,使金属布线层400埋入硅基本体101的内部,节省空间,提升封装密度。所述金属布线层400上表面和裸露的绝缘层200上涂覆再钝化层500,并在金属布线层400的上表面形成再钝化层开口501。所述再钝化层500上设置金属引线600,所述金属引线600的一端填充再钝化层开口501,通过再钝化层开口501金属引线600与金属布线层400相连;金属引线600的另一端沿再钝化层500向电感外围延伸,以便于与外部线路的连接。金属引线600的材质优选金属铜。
本发明一种新型硅基低阻螺旋电感的晶圆级制作方法,其包括以下工艺过程:
步骤一、取硅晶圆100,并在硅晶圆100上表面涂覆光刻胶110,如图3和图4所示。
步骤二、通过曝光、显影等工艺在硅晶圆100上形成光刻胶开窗图形111,如图5所示。
步骤三、通过反应离子刻蚀方法将光刻胶开窗图形111处对应的硅刻蚀掉,通过控制刻蚀工艺控制其截面形状,形成线圈槽102,如图6所示。
步骤四、去除光刻胶110并清洗硅晶圆100,如图7所示。
步骤五、通过电沉积的方法在硅晶圆100上表面、线圈槽102底部和侧壁沉积一层有机材料的绝缘层200,如图8所示。
步骤六、通过溅射或者PVD等其他物理沉积方式在绝缘层200表面沉积电镀种子层300,如图9所示。
步骤七、再次通过电沉积的方法在上述电镀种子层300表面沉积负性光刻胶310,如图10所示。
步骤八、通过曝光显影的方式将上述线圈槽102内部的负性光刻胶310去除,并采用湿法和干法的形式清洗线圈槽102内部,确保无负性光刻胶310残留及其他污染物附着,如图11所示。
步骤九、采用电镀方式在线圈槽102内沉积材质为铜的一定厚度的金属布线层400,如图12所示。
步骤十、去除剩余的负性光刻胶310,并将线圈槽102外部的电镀种子层300腐蚀掉,露出硅晶圆100上表面的绝缘层200,如图13所示。
步骤十一、在上述绝缘层200和金属布线层400上表面通过涂覆、曝光、显影方法制作再钝化层500及其再钝化层开口501,如图14所示。
步骤十二、依次通过溅射、光刻、电镀方法在再钝化层500上形成金属引线600,如图15所示。
步骤十三、通过切割形成单颗结构的新型硅基低阻螺旋电感,如图16所示。
上述新型硅基低阻螺旋电感的制作过程在晶圆级条件下完成,其工艺方法也可用于加工其他硅基电感。

Claims (10)

1.一种新型硅基低阻电感结构,包括硅基本体(101),其特征在于:所述硅基本体(101)上设有下凹的线圈槽(102),所述线圈槽(102)的底部、侧壁和硅基本体(101)的上表面涂覆绝缘层(200),所述线圈槽(102)内部的绝缘层(200)上设置电镀种子层(300),设置电镀种子层(300)的线圈槽(102)内设置金属布线层(400),所述金属布线层(400)上表面和裸露的绝缘层(200)上涂覆再钝化层(500),并在金属布线层(400)的上表面形成再钝化层开口(501),所述再钝化层(500)上设置金属引线(600),所述金属引线(600)的一端填充再钝化层开口(501),另一端沿再钝化层(500)向电感外围延伸。
2.根据权利要求1所述的一种新型硅基低阻电感结构,其特征在于:所述线圈槽(102)呈螺旋状分布。
3.根据权利要求1或2所述的一种新型硅基低阻电感结构,其特征在于:所述线圈槽(102)的侧壁倾角为α、侧壁的上沿倾角为β,α≧β。
4.根据权利要求3所述的一种新型硅基低阻电感结构,其特征在于:所述线圈槽(102)的侧壁倾角α取值范围:80°≦α≦90°,侧壁上沿倾角β取值范围:50°≦α≦70°。
5.根据权利要求1或2所述的一种新型硅基低阻电感结构,其特征在于:所述金属布线层(400)填充整个线圈槽(102)。
6.根据权利要求1所述的一种新型硅基低阻电感结构,其特征在于:所述金属布线层(400)的上表面不高于硅基本体(101)的上表面,且金属布线层(400)的厚度不小于30微米。
7.根据权利要求5所述的一种新型硅基低阻电感结构,其特征在于:所述金属布线层(400)的上表面不高于硅基本体(101)的上表面,且金属布线层(400)的厚度不小于30微米。
8.根据权利要求1或6或7所述的一种新型硅基低阻电感结构,其特征在于:所述金属引线(600)与金属布线层(400)相连。
9.根据权利要求1所述的一种新型硅基低阻电感结构,其特征在于:所述电镀种子层(300)为单层金属或多层金属。
10.一种新型硅基低阻电感的晶圆级制作方法,其包括以下工艺过程:
步骤一、取硅晶圆(100),并在硅晶圆(100)上表面涂覆光刻胶(110);
步骤二、依次通过曝光、显影的工艺在硅晶圆(100)上形成光刻胶开窗图形(111);
步骤三、通过反应离子刻蚀方法将光刻胶开窗图形(111)处对应的硅刻蚀掉,通过控制刻蚀工艺控制其截面形状,形成线圈槽(102);
步骤四、去除光刻胶(110)并清洗硅晶圆(100);
步骤五、通过电沉积的方法在硅晶圆(100)上表面、线圈槽(102)底部和侧壁沉积一层有机材料的绝缘层(200);
步骤六、通过溅射或者PVD方式在绝缘层(200)表面沉积电镀种子层(300);
步骤七、再次通过电沉积的方法在上述电镀种子层(300)表面沉积负性光刻胶(310);
步骤八、通过曝光显影的方式将上述线圈槽(102)内部的负性光刻胶(310)去除,并采用湿法和干法的形式清洗线圈槽(102)内部,确保无负性光刻胶(310)残留及其他污染物附着;
步骤九、采用电镀方式在线圈槽(102)内沉积材质为铜的一定厚度的金属布线层(400);
步骤十、去除剩余的负性光刻胶(310),并将线圈槽(102)外部的电镀种子层(300)腐蚀掉,露出硅晶圆(100)上表面的绝缘层(200);
步骤十一、在上述绝缘层(200)和金属布线层(400)上表面通过涂覆、曝光、显影方法制作再钝化层(500)及其再钝化层开口(501);
步骤十二、依次通过溅射、光刻、电镀方法在再钝化层(500)上形成金属引线(600);
步骤十三、通过切割形成单颗结构的新型硅基低阻螺旋电感。
CN201310062901.9A 2013-02-28 2013-02-28 一种新型硅基低阻电感结构及其晶圆级封装方法 Active CN103165571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310062901.9A CN103165571B (zh) 2013-02-28 2013-02-28 一种新型硅基低阻电感结构及其晶圆级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310062901.9A CN103165571B (zh) 2013-02-28 2013-02-28 一种新型硅基低阻电感结构及其晶圆级封装方法

Publications (2)

Publication Number Publication Date
CN103165571A CN103165571A (zh) 2013-06-19
CN103165571B true CN103165571B (zh) 2015-10-28

Family

ID=48588534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310062901.9A Active CN103165571B (zh) 2013-02-28 2013-02-28 一种新型硅基低阻电感结构及其晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN103165571B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972218B (zh) * 2014-04-26 2016-08-24 华进半导体封装先导技术研发中心有限公司 集成无源器件扇出型晶圆级封装结构及制作方法
CN105471254A (zh) * 2016-02-01 2016-04-06 英麦科(厦门)微电子科技有限公司 一种直流-直流变换器
CN108155177B (zh) * 2016-12-02 2020-10-23 瑞昱半导体股份有限公司 积体电感及其制造方法
TWI651919B (zh) * 2017-07-10 2019-02-21 建準電機工業股份有限公司 用於馬達之驅動組件及用於馬達激磁之半導體封裝結構
CN113314324B (zh) * 2021-05-21 2023-06-27 厦门通富微电子有限公司 一种变压器封装结构的制备方法及封装结构
CN113644027B (zh) * 2021-08-11 2023-10-03 重庆万国半导体科技有限公司 一种集成电感的沟槽功率器件及其制造方法
CN114277409B (zh) * 2021-11-24 2023-08-15 泉州市三安集成电路有限公司 一种半导体器件的电镀方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756302B1 (en) * 1997-11-13 2004-06-29 Cypress Semiconductor Corporation Low temperature metallization process
CN1638124A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 射频半导体器件及其制造方法
CN101834178A (zh) * 2009-03-12 2010-09-15 日月光半导体制造股份有限公司 整合型无源元件及其制造方法
CN102157487A (zh) * 2009-10-23 2011-08-17 马克西姆综合产品公司 用于集成电路的电感器及方法
CN102779843A (zh) * 2012-07-23 2012-11-14 上海宏力半导体制造有限公司 晶体管及其形成方法
CN203134789U (zh) * 2013-02-28 2013-08-14 江阴长电先进封装有限公司 一种新型硅基低阻电感结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756302B1 (en) * 1997-11-13 2004-06-29 Cypress Semiconductor Corporation Low temperature metallization process
CN1638124A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 射频半导体器件及其制造方法
CN101834178A (zh) * 2009-03-12 2010-09-15 日月光半导体制造股份有限公司 整合型无源元件及其制造方法
CN102157487A (zh) * 2009-10-23 2011-08-17 马克西姆综合产品公司 用于集成电路的电感器及方法
CN102779843A (zh) * 2012-07-23 2012-11-14 上海宏力半导体制造有限公司 晶体管及其形成方法
CN203134789U (zh) * 2013-02-28 2013-08-14 江阴长电先进封装有限公司 一种新型硅基低阻电感结构

Also Published As

Publication number Publication date
CN103165571A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
CN103165571B (zh) 一种新型硅基低阻电感结构及其晶圆级封装方法
CN103681541B (zh) 晶圆级嵌入式散热器
TWI591661B (zh) 多層電路元件之製造
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
TW201034142A (en) Integrated circuit micro-module
JP2013535107A5 (zh)
US20150340422A1 (en) Method of manufacturing a micro-fabricated wafer level integrated inductor or transformer for high frequency switch mode power supplies
CN110148664B (zh) 约瑟夫森结的制备方法
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN106783120A (zh) 一种电子元件电极的制作方法及电子元件
CN109638009A (zh) 一种多芯片层叠扇出型封装结构及其制造方法
CN103681539B (zh) 一种集成共模电感的封装结构及其封装方法
CN203134789U (zh) 一种新型硅基低阻电感结构
CN107275380B (zh) 一种化合物半导体的金属层及其制备方法
CN110010493B (zh) 一种互联电感的制作方法
CN110767634B (zh) 一种凹陷螺旋电感结构及其制作方法
CN111883433A (zh) 一种半导体晶片封装及其形成方法
CN104201163A (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN110739237A (zh) 一种新型电镀法制作大锡球方法
CN103489852B (zh) 一种射频电感的封装结构及其封装方法
CN102110638A (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
CN212570982U (zh) 半导体结构
CN212257389U (zh) 半导体结构
CN103441111A (zh) 一种三维封装互连结构及其制作方法
CN114141698A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant