CN103632991B - 一种叠层芯片的晶圆级铜凸块封装方法 - Google Patents

Abstract

本发明涉及叠层芯片的晶圆级铜凸块封装方法，应用了铜凸块的多次分布，以达成凸起区域上的铜凸块和芯片底部铜凸块的高度一致，并且运用了雾化光阻涂布技术，保证了凸起区域侧壁的光阻覆盖性。使用铜凸块作为对外电性连接，可以在更小的芯片尺寸上排布更多的电性连接点，使单位面积内电性连接点排布更为密集，从而得到集成度更高、串扰更小、噪声更低的封装模块、制造成本也大幅度降低。本发明能够保证在倒装焊的过程中更好地连接。

Description

一种叠层芯片的晶圆级铜凸块封装方法

技术领域

本发明涉及半导体封装技术领域中的晶圆级封装，特别是涉及一种叠层芯片的晶圆级铜凸块封装方法。

背景技术

目前的封装技术依然是传统封装为主流，虽然进入21世纪以后，圆片级先进封装在影像传感器、闪存、逻辑器件及功率芯片等行业得到了大规模的应用，先进封装的市场份额也逐年保持高速增长，但是先进封装在技术上还存在许多不足，还有不少技术上的难题需要解决，在这些难题解决前，一些芯片还必须选用传统技术进行封装。

微电子行业以符合摩尔定律的速度在发展，决定了在单颗芯片上集成了更多的场效应管、各种电阻、电容器件及逻辑关系，也造成了在更小的单颗芯片上会有更多地对外电性连接点（pad）需要做对外连接，且随着高频信号的使用增多，特别是在通讯芯片及MEMS（微机电系统）行业，对信号串扰、噪声的要求逐渐提高，对单颗芯片上拥有更多的功能模块集成也提出了更多地要求，所以在避免串扰、降低噪声的基础上，单芯片上集成更多功能模块的芯片也越来越多，但受制于晶圆级封装技术的一些行业难题，此类芯片之前全部选用传统封装技术进行芯片封装，叠层结构的晶圆减薄、切割之后进行单颗芯片的粘片，然后通过多层布线的方式来进行电性连接。

但是，随着消费类电子，更小、更薄、更低功耗、更低成本的发展趋势，对半导体封装行业的要求也越来越高，半导体封装也朝着高集成度、高密度、更薄、更小、更低功耗、更低成本的方向发展。传统封装技术的局限性也逐渐凸显，封装后的芯片尺寸过大、过厚、信噪比高、寄生电容高、成本高等问题也受到了越来越多的质疑。

发明内容

本发明所要解决的技术问题是提供一种叠层芯片的晶圆级铜凸块封装方法，解决传统封装所带来的尺寸、性能、成本等问题。

本发明解决其技术问题所采用的技术方案是：提供一种叠层芯片的晶圆级铜凸块封装方法，采用叠层芯片，包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域，所述第一承载层的底部设有第一电性连接点，所述凸起区域上设有第二电性连接点，包括以下步骤：

（1）在叠层芯片上生长一层电性隔绝层，其中，每一个电性连接点所处的位置上方对应的留有一个开口；

（2）在晶圆上整面的通过雾化光阻涂覆，形成覆盖表面及凸起区域侧面的一层光阻层，光阻层经过光刻图形转移，对应在每一个电性连接点所处位置的上方形成开口；

（3）在此光阻层上沉积一层均匀的金属层，并使得金属层与电性连接点相互连通；

（4）在金属层上通过旋涂方法涂布一层较厚的光刻胶，通过光刻图形转移后对应的在每一个芯片底部的第一电性连接点所在位置的上方形成直孔；

（5）在第一电性连接点上通过多次电镀生长出第一铜凸块，并去除光刻胶；

（6）在金属层上通过旋涂方法再涂布一层较厚的光刻胶，通过光刻图形转移后对应的在每一个凸起区域的第二电性连接点所在位置的上方形成直孔；

（7）在第二电性连接点上通过多次电镀生长出第二铜凸块，使得第二铜凸块的顶部与第一铜凸块的顶部位于同一水平面，去除光刻胶；

（8）金属刻蚀使每一个铜凸点形成独立的电性单元。

所述铜凸块为方形或圆形。

所述凸起区域高出所述第一硅承载层底部20-40微米。

所述第一铜凸块的高度为80-120微米；所述第二铜凸块的高度为40-100微米。

所述光阻层的厚度为10-15微米。

所述金属层的厚度为1-2微米。

有益效果

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明能够避免不同功能模块之间的信号串扰及高频噪声，对应的，凸起部分及芯片底部各有对外电性连接点，且这些对外电性连接点不在同一层面上，对应此结构，本发明应用了铜凸块(copperpillar)的多次分布，以达成凸起区域上的铜凸块和芯片底部铜凸块的高度一致，并且运用了雾化光阻涂布技术，保证了凸起区域侧壁的光阻覆盖性。使用铜凸块作为对外电性连接，可以在更小的芯片尺寸上排布更多的对外电性连接点，使单位面积内焊垫排布更为密集，从而得到集成度更高、串扰更小、噪声更低的封装模块、制造成本也大幅度降低。

附图说明

图1是本发明的叠层多功能芯片的剖面示意图；

图2是本发明的叠层芯片涂覆光阻后光刻图形转移后的剖面示意图；

图3是本发明的叠层芯片溅射金属后的剖面示意图；

图4是本发明的第一次厚光刻胶涂覆并且光刻图形转移后的结构主视图；

图5是本发明的芯片底部电镀后的剖面示意图；

图6是本发明的第二次厚光刻胶涂布及光刻图形转移后的剖面示意图；

图7是本发明的第二次电镀的剖面示意图；

图8是本发明的成品剖面示意图；

图9是本发明的成品平面示意图。

具体实施方式

下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

本发明的实施方式涉及一种叠层芯片的晶圆级铜凸块封装方法，采用叠层芯片，包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域，所述第一承载层的底部设有第一电性连接点，所述凸起区域上设有第二电性连接点，包括以下步骤：

在此晶圆上，整面的通过雾化光阻涂覆，形成覆盖表面及突起部分侧面的一层光阻，此光阻的作用是进一步增加电性阻抗，并且可以为铜凸块释放横向机械剪切力，使铜凸块受力时，机械力不至于直接作用在芯片的隔绝层上。此层光阻薄膜经过光刻图形转移后，对应在，在每一个电性连接点的上方形成开口，此步骤光刻图形转移过程中，光刻为分步进行。

在此光阻隔绝层上沉积一层均匀的金属，此金属层与电性连接点连通。

在金属层上通过旋涂方法涂布一层较厚的光刻胶，通过光刻图形转移后对应的，在每一个芯片底部第一电性连接点的上方形成具有一定尺寸的开口，此时凸起区域对应第二电性连接点的位置没有开口。

整个晶圆进行电镀，电镀分两步进行。生长出芯片底部的铜凸块，然后光刻胶去除，重新进行第二次厚光刻胶涂布，在此经过光刻图形转移后，对应的，在凸起区域的第二电性连接点上方形成具有一定尺寸的开口，然后晶圆进行第二次电镀，生长出凸起区域顶部的铜凸块。经过光刻胶去除后，进行金属刻蚀，使每一个铜凸点形成独立的电性单元。

如图8和图9所示，最终完成的封装结构包括叠层芯片，所述叠层芯片包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域；所述第一硅承载层的底部和凸起区域上均生长有电性隔绝层，所述第一硅承载层的底部上的电性隔绝层上留有第一开口；所述第一开口中设有第一电性连接点；所述凸起区域上的电性隔绝层上留有第二开口；所述第二开口中设有第二电性连接点；所述电性隔绝层上生长有光阻层；所述光阻层上生长有金属层；所述金属层覆盖所述第一电性连接点和第二电性连接点；所述第一电性连接点上通过多次电镀形成第一铜凸块；所述第二电性连接点上通过多次电镀形成第二铜凸块；所述第一铜凸块和第二铜凸块顶部处于同一水平面；所述第一铜凸块和第二铜凸块的顶部生长有等高度的金属球。其中，所述光阻层覆盖凸起区域的侧面，从而保证了凸起区域侧壁的光阻覆盖性。所述铜凸块可以为方形，也可以为圆形。所述凸起区域高出所述第一硅承载层底部20-40微米。所述第一铜凸块的高度为80-120微米；所述第二铜凸块的高度为40-100微米。

本发明的封装过程如图1-图8所示。

如图1所示，所述叠层芯片包含第一硅承载层11、第二硅承载层12、芯片底部第一电性连接点13、底部电性隔绝层14、凸起区域第二电性连接点15、凸起区域电性隔绝层16、凸起区域隔绝层开口17、底部隔绝层开口18，其中底部与顶部的高度差异一般在20至40微米之间，此结构可以避免不同功能模块之间的信号串扰。

如图2所示，经过雾化涂布一层光阻层21、此光阻将正面晶圆覆盖，并且比较均匀的覆盖住底部、凸起区域、及凸起区域的侧面，可选的，此光阻层的厚度一般为10至15微米，经过光刻图形转移后，对应的，在底部第一电性连接点和凸起区域第二电性连接点对应位置的光阻将被去除，将第一电性连接点和第二电性连接点露出，此时，去除光阻得到开口22和23，开口22和23一般比第一电性连接点和第二电性连接点的尺寸要小。

如图3所示，在此基础上，整片溅射一层金属层31，例如金属铜层，此金属层将直接和第一电性连接点和第二电性连接点进行连接，并且覆盖包括凸起区域侧壁的整个晶圆表面，此金属铜保证了整片晶圆的互连互通，已保证在后续的电镀过程中整个表面导电。此层金属层的厚度一般控制在1至2微米。

如图4所示，在已经溅射完金属的表面旋涂第一层光刻胶41，光刻胶的厚度一般在100微米以上，经过光刻图形转移后，对应的，在对应底层的第一电性连接点的位置开第一直孔42，此孔需要保证一定的垂直度，一般角度在90度左右。

如图5所示，形成开孔图形的晶圆经过多次电镀，生长具有一定高度和宽度的所需要图形，此图形定义由光刻图形转移过程中的图案所决定，此步骤底部的第一铜凸块51形成。第一铜凸块一般为多次电镀长成，第一铜凸块顶部可以是铜、锡、镍、金多种金属可选择性的长成，一般顶部为锡52。底部生长的第一铜凸块高度一般在80至120微米。

如图6所示，第一层光刻胶去除后，旋涂涂布第二层光刻胶61，经过光刻图形转移后，对应的，在凸起区域对应第二电性连接点的位置开直孔62，此孔需要保证一定的垂直度，一般角度在90度左右。此时，底部已经生长的第一铜凸块全部在第二层光刻胶的包覆中，不会受到后续电镀的影响。

如图7所示，再次经过电镀，生长具有一定高度和宽度的所需要图形，生长第二铜凸块71及顶部锡72，此图形定义由光刻图形转移过程中的图案所决定，对应的，此次第二铜凸块的结构和第一铜凸块51一致，高度一般在40至100微米，根据电镀时间的掌握，第二铜凸块71相加顶部锡72的顶部高度必须和第一铜凸块51相加顶部锡52的顶部高度一致。以保证整片芯片的铜凸点顶部高度一致，方便后续回流后倒装焊焊接。

如图8所示，第二层后光刻胶去除后，经过回流，铜凸点表面的锡结构成球形，形成底部铜凸点锡球81、顶部铜凸点锡球82，优选的，顶部铜凸点锡球81和顶部铜凸点锡球82的顶部高度一致。

本实施例提供的光刻图形化动作都是经过涂光刻胶、烘干、曝光、显影、刻蚀来实现的。

Claims (6)

1.一种叠层芯片的晶圆级铜凸块封装方法，其特征在于，采用叠层芯片，包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域，所述第一硅承载层的底部设有第一电性连接点，所述凸起区域上设有第二电性连接点，包括以下步骤：

(1)在叠层芯片上生长一层电性隔绝层，其中，每一个电性连接点所处的位置上方对应的留有一个开口；

(2)在晶圆上整面的通过雾化光阻涂覆，形成覆盖表面及凸起区域侧面的一层光阻层，光阻层经过光刻图形转移，对应在每一个电性连接点所处位置的上方形成开口；

(3)在此光阻层上沉积一层均匀的金属层，并使得金属层与电性连接点相互连通；

(4)在金属层上通过旋涂方法涂布一层光刻胶，通过光刻图形转移后对应的在每一个芯片底部的第一电性连接点所在位置的上方形成直孔；

(5)在第一电性连接点上通过多次电镀生长出第一铜凸块，并去除光刻胶；

(6)在金属层上通过旋涂方法再涂布一层光刻胶，通过光刻图形转移后对应的在每一个凸起区域的第二电性连接点所在位置的上方形成直孔；

(7)在第二电性连接点上通过多次电镀生长出第二铜凸块，使得第二铜凸块的顶部与第一铜凸块的顶部位于同一水平面，去除光刻胶；

(8)金属刻蚀使每一个铜凸块形成独立的电性单元。

2.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装方法，其特征在于，所述铜凸块为方形或圆形。

3.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装方法，其特征在于，所述凸起区域高出所述第一硅承载层底部20-40微米。

4.根据权利要求3所述的叠层芯片的晶圆级铜凸块封装方法，其特征在于，所述第一铜凸块的高度为80-120微米；所述第二铜凸块的高度为40-100微米。

5.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装方法，其特征在于，所述光阻层的厚度为10-15微米。

6.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装方法，其特征在于，所述金属层的厚度为1-2微米。