CN212257389U - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN212257389U CN212257389U CN202021912432.7U CN202021912432U CN212257389U CN 212257389 U CN212257389 U CN 212257389U CN 202021912432 U CN202021912432 U CN 202021912432U CN 212257389 U CN212257389 U CN 212257389U
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- substrate
- layer
- height difference
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种半导体结构包括Si衬底、绝缘层、Cu柱及钝化层，由于Si衬底与绝缘层具有第一高度差D1，Cu柱与绝缘层具有第二高度差D2，且第一高度差D1大于第二高度差D2，从而可有效避免对器件的电性能造成影响，避免绝缘层内外侧Cu金属的连接，以有效避免对器件的电性能造成影响，进一步的通过钝化层可有效覆盖Si衬底，以进一步的避免后续工艺中Si衬底形成导电通道，以起到良好的绝缘效果，从而可进一步的避免对器件的电性能造成影响。
Description
技术领域
本实用新型属于半导体制造领域，涉及半导体结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。晶圆级封装(WLP)技术由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等优点，因此，已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
重新布线层(RDL)，可对芯片的焊盘的焊区位置进行重新布局，并使新焊区按照阵列排布，因此，RDL在WLP工艺中得到广泛应用。随着封装技术的发展，迫切需要高密度、小间距的RDL金属线。
现有技术中，Cu金属作为导电材质被广泛应用在WLP工艺中，但由于Cu金属具有可锻性，在进行平坦化工艺后，容易残留Cu金属，而残留的Cu金属会对制备的高密度、小间距的器件的电性能造成影响。
因此，提供一种半导体结构，以提高器件的电性能，实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构，用于解决现有技术中平坦化工艺后残留Cu金属降低了器件的电性能的问题。
为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，Si衬底、绝缘层、Cu柱及钝化层，其中，所述Cu柱位于所述Si衬底中，所述绝缘层包覆所述Cu柱的侧壁及底部并与所述Si衬底相接触，所述钝化层覆盖所述Si衬底、绝缘层及Cu柱，且所述Si衬底与所述绝缘层具有第一高度差，所述Cu柱与所述绝缘层具有第二高度差，且所述第一高度差大于所述第二高度差。
可选地，所述第一高度差的范围包括2μm～5μm。
可选地，所述第二高度差的范围包括0.1μm～0.5μm。
可选地，所述绝缘层与所述Cu柱之间还包括金属种子层，且所述金属种子层与所述Cu柱具有相同高度。
可选地，所述绝缘层包括SiO2层及Si3N4层中的一种或组合。
可选地，所述钝化层包括SiO2层及Si3N4层中的一种或组合。
如上所述，本实用新型的半导体结构包括Si衬底、绝缘层、Cu柱及钝化层，其中，Cu柱位于Si衬底中，绝缘层包覆Cu柱的侧壁及底部并与Si衬底相接触，钝化层覆盖Si衬底、绝缘层及Cu柱，且Si衬底与绝缘层具有第一高度差D1，Cu柱与绝缘层具有第二高度差D2，且第一高度差D1大于第二高度差D2。本实用新型由于Si衬底与绝缘层具有第一高度差D1，Cu柱与绝缘层具有第二高度差D2，且第一高度差D1大于第二高度差D2，从而可有效避免对器件的电性能造成影响，避免绝缘层内外侧Cu金属的连接，以有效避免对器件的电性能造成影响，进一步的通过钝化层可有效覆盖Si衬底，以进一步的避免后续工艺中Si衬底形成导电通道，以起到良好的绝缘效果，从而可进一步的避免对器件的电性能造成影响。
附图说明
图1显示为实施例中制备半导体结构的工艺流程示意图。
图2显示为实施例中进行平坦化后的结构示意图。
图3显示为实施例中进行干法刻蚀后的结构示意图。
图4显示为实施例中进行湿法处理后的结构示意图。
图5显示为实施例中形成钝化层后的结构示意图。
元件标号说明
100 Si衬底
200 绝缘层
300 Cu柱
400 Cu金属残留
500 钝化层
D1 第一高度差
D2 第二高度差
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
参阅图1～图5，本实施例提供一种半导体结构的制备方法，包括以下步骤：
提供Si衬底100；
图形化所述Si衬底100，以形成沟槽(未图示)；
于所述沟槽中形成绝缘层200，以覆盖所述沟槽的底部及侧壁；
形成Cu柱300，以填充所述沟槽；
进行平坦化，以显露所述Si衬底100、绝缘层200及Cu柱300；
干法刻蚀所述Si衬底100，使得所述Si衬底100与所述绝缘层200具有第一高度差D1；
进行湿法处理，去除Cu金属残留400以及部分所述Cu柱300，以使所述Cu柱300与所述绝缘层200具有第二高度差D2，且所述第一高度差D1大于所述第二高度差D2；
形成钝化层500，以覆盖所述Si衬底100、绝缘层200及Cu柱300。
本实施例的所述半导体结构的制备方法，在进行所述平坦化后，通过所述干法刻蚀去除部分所述Si衬底100，使得所述Si衬底100与所述绝缘层200具有所述第一高度差D1，通过所述湿法处理，可去除所述Cu金属残留400，且使所述Cu柱300与所述绝缘层200具有所述第二高度差D2，且所述第一高度差D1大于所述第二高度差D2，从而可避免所述绝缘层200内外侧Cu金属的连接，以有效避免对器件的电性能造成影响；进一步的，通过所述钝化层500，可有效覆盖所述Si衬底100，避免后续工艺中所述Si衬底100形成导电通道，以起到良好的绝缘效果，从而可进一步的避免对器件的电性能造成影响。
参阅图1，首先，提供Si衬底100，并图形化所述Si衬底100，以形成沟槽(未图示)。
具体的，图形化所述Si衬底100的方法可采用常规的光刻方法，如采用掩膜进行图形化，所述掩膜可包括光刻胶，但并不局限于此。所述沟槽的深度、宽度及分布可根据需要进行选择，此处不作过分限制。
接着，于所述沟槽中形成绝缘层200，以覆盖所述沟槽的底部及侧壁。
作为示例，所述绝缘层200包括SiO2层及Si3N4层中的一种或组合，通过覆盖所述沟槽的底部及侧壁的所述绝缘层200，可有效避免后续形成的Cu柱300与所述Si衬底100之间形成导电通道，从而起到良好的绝缘效果。所述绝缘层200的具体形成方法、厚度、材质可根据需要进行选择，此处不作过分限制。本实施例中，所述绝缘层200采用SiO2层，但并非局限于此，所述绝缘层200也可采用Si3N4层或SiO2层与Si3N4层的叠层。
作为示例，在形成所述绝缘层200之后及形成所述Cu柱300之前，还包括形成金属种子层(未图示)的步骤。
具体的，可通过PVD法，在所述绝缘层200的表面形成所述金属种子层，所述金属种子层可包括Ti/Cu金属种子层或Cu金属种子层，但并不局限于此，具体可根据需要进行选择。其中，优选所述金属种子层采用Cu金属种子层，以便于后续在形成所述第二高度差D2时，可使得所述金属种子层与所述Cu柱300具有相同的刻蚀速率，使得所述金属种子层与所述Cu柱300具有相同高度，避免所述金属种子层与所述绝缘层200外侧的Cu金属相连接。
接着，形成所述Cu柱300，以填充所述沟槽。
具体的，当所述沟槽中具有所述金属种子层，可采用电镀法形成所述Cu柱300，但并非局限于此，如所述Cu柱300也可通过图形化的掩膜以及沉积法制备，此处不作过分限制。
接着，进行平坦化，以显露所述Si衬底100、绝缘层200及Cu柱300。
作为示例，所述平坦化包括机械研磨及化学机械研磨中的一种或组合。
具体的，本实施例中，采用先机械研磨，而后进行较精细的化学机械研磨，从而可获得较为平整的表面，但所述平坦化的工艺并非局限于此，如也可根据需要仅采用机械研磨或仅采用化学机械研磨，此处不作过分限制。然而，由于Cu金属具有良好的可锻性，因此在进行所述平坦化的过程中，所述Cu柱300边缘附近会形成Cu金属残留400，而该部分残留的Cu金属，会对后续制备的高密度、小间距的器件的电性能造成影响，因此需要彻底清除所述Cu金属残留400，参阅图2。
接着，参阅图3，干法刻蚀所述Si衬底100，使得所述Si衬底100与所述绝缘层200具有第一高度差D1。
具体的，通过所述干法刻蚀，可使得所述Si衬底100与所述绝缘层200具有所述第一高度差D1，以有效的显露所述Cu金属残留400，从而在后续的工艺中，可有效去除所述Cu金属残留400，避免Cu金属的连接，以有效避免对器件的电性能造成影响。
作为示例，所述第一高度差D1的范围包括2μm～5μm。
具体的，所述第一高度差D1的取值越大越有利于避免所述Cu金属残留400与所述Cu柱300相接触，但所述第一高度差D1过大，会造成所述绝缘层200在后续的研磨工艺中产生如裂纹等缺陷，反而会造成所述Cu柱300与所述Si衬底100之间存在电性导通的隐患，因此，本实施例中，所述第一高度差D1优选3μm，但并非局限于此，也可采用如2μm、4μm等。
接着，参阅图4，进行湿法处理，去除所述Cu金属残留400以及部分所述Cu柱300，1且使所述Cu柱300与所述绝缘层200具有第二高度差D2，且所述第一高度差D1大于所述第二高度差D2。
作为示例，所述湿法处理所采用的处理液包括与Cu金属进行化学反应的酸性溶液，所述酸性溶液包括H2O2、H3PO4及H2SO4中的一种或混合溶液。
具体的，通过所述酸性溶液的湿法处理，可有效去除位于所述Cu柱300边缘的所述Cu金属残留400，且进一步的，所述酸性溶液还可去除部分所述Cu柱300，以使得所述Cu柱300与所述绝缘层200具有所述第二高度差D2，且所述第一高度差D1大于所述第二高度差D2，从而可完全避免所述Cu金属残留400与所述Cu柱300相接触，以提高后续制备的器件的电性能。
作为示例，所述第二高度差D2的范围包括0.1μm～0.5μm。
具体的，所述第二高度差D2的取值越大越有利于避免所述Cu金属残留400与所述Cu柱300相接触，但所述第二高度差D2过大，会造成所述绝缘层200在后续的研磨工艺中产生如裂纹等缺陷，反而会造成所述Cu柱300与所述Si衬底100之间存在电性导通的隐患，因此，本实施例中，所述第二高度差D2优选0.3μm，但并非局限于此，也可采用如0.2μm、0.4μm等。
接着，参阅图5，形成钝化层500，以覆盖所述Si衬底100、绝缘层200及Cu柱300。
作为示例，所述钝化层500包括SiO2层及Si3N4层中的一种或组合。
具体的，通过所述钝化层500，可有效覆盖所述Si衬底100，避免后续工艺中金属与所述Si衬底100之间形成导电通道，从而起到良好的绝缘效果。所述钝化层500的具体形成方法、厚度、材质可根据需要进行选择，此处不作过分限制。本实施例中，所述钝化层500采用SiO2层，但并非局限于此，所述钝化层500也可采用Si3N4层或SiO2层与Si3N4层的叠层。
参阅图5，本实施例还提供一种半导体结构，本实施例的所述半导体结构可采用上述方法制备，但并非局限于此。
具体的，所述半导体结构包括Si衬底100、绝缘层200、Cu柱300及钝化层500，其中，所述Cu柱300位于所述Si衬底100中，所述绝缘层200包覆所述Cu柱300的侧壁及底部并与所述Si衬底100相接触，所述钝化层500覆盖所述Si衬底100、绝缘层200及Cu柱300，且所述Si衬底100与所述绝缘层200具有第一高度差D1，所述Cu柱300与所述绝缘层200具有第二高度差D2，且所述第一高度差D1大于所述第二高度差D2。
本实施例的所述半导体结构，由于所述Si衬底100与所述绝缘层200具有所述第一高度差D1，所述Cu柱300与所述绝缘层200具有所述第二高度差D2，且所述第一高度差D1大于所述第二高度差D2，从而可有效避免对器件的电性能造成影响，避免所述绝缘层200内外侧Cu金属的连接，以有效避免对器件的电性能造成影响，进一步的通过所述钝化层500可有效覆盖所述Si衬底100，以进一步的避免后续工艺中所述Si衬底100形成导电通道，以起到良好的绝缘效果，从而可进一步的避免对器件的电性能造成影响。
作为示例，所述第一高度差D1的范围包括2μm～5μm。
具体的，所述第一高度差D1的取值越大越有利于避免Cu金属残留与所述Cu柱300相接触，但所述第一高度差D1过大，会造成所述绝缘层200在后续的研磨工艺中产生如裂纹等缺陷，反而会造成所述Cu柱300与所述Si衬底100之间存在电性导通的隐患，因此本实施例中，所述第一高度差D1优选3μm，但并非局限于此，也可采用如2μm、4μm等。
作为示例，所述第二高度差D2的范围包括0.1μm～0.5μm。
具体的，所述第二高度差D2的取值越大越有利于避免Cu金属残留与所述Cu柱300相接触，但所述第二高度差D2过大，会造成所述绝缘层200在后续的研磨工艺中产生如裂纹等缺陷，反而会造成所述Cu柱300与所述Si衬底100之间存在电性导通的隐患，因此，本实施例中，所述第二高度差D2优选0.3μm，但并非局限于此，也可采用如0.2μm、0.4μm等。
作为示例，所述绝缘层200与所述Cu柱300之间还包括金属种子层(未图示)，且所述金属种子层与所述Cu柱300具有相同高度。
具体的，所述金属种子层可包括Ti/Cu金属种子层或Cu金属种子层，但并不局限于此，具体可根据需要进行选择。其中，优选所述金属种子层采用Cu金属种子层且所述金属种子层与所述Cu柱300具有相同高度，避免所述金属种子层与所述绝缘层200外侧的Cu金属相连接。
作为示例，所述绝缘层200包括SiO2层及Si3N4层中的一种或组合。
具体的，通过所述绝缘层200可有效避免所述Cu柱300与所述Si衬底100之间形成导电通道，从而起到良好的绝缘效果。所述绝缘层200的具体形成方法、厚度、材质可根据需要进行选择，此处不作过分限制。本实施例中，所述绝缘层200采用SiO2层，但并非局限于此，所述绝缘层200也可采用Si3N4层或SiO2层与Si3N4层的叠层。
作为示例，所述钝化层500包括SiO2层及Si3N4层中的一种或组合。
具体的，通过所述钝化层500，可有效覆盖所述Si衬底100，避免后续工艺中所述Si衬底100形成导电通道，从而起到良好的绝缘效果。所述钝化层500的具体形成方法、厚度、材质可根据需要进行选择，此处不作过分限制。本实施例中，所述钝化层500采用SiO2层，但并非局限于此，所述钝化层500也可采用Si3N4层或SiO2层与Si3N4层的叠层。
综上所述，本实用新型的半导体结构包括Si衬底、绝缘层、Cu柱及钝化层，其中，Cu柱位于Si衬底中，绝缘层包覆Cu柱的侧壁及底部并与Si衬底相接触，钝化层覆盖Si衬底、绝缘层及Cu柱，且Si衬底与绝缘层具有第一高度差D1，Cu柱与绝缘层具有第二高度差D2，且第一高度差D1大于第二高度差D2。本实用新型由于Si衬底与绝缘层具有第一高度差D1，Cu柱与绝缘层具有第二高度差D2，且第一高度差D1大于第二高度差D2，从而可有效避免对器件的电性能造成影响，避免绝缘层内外侧Cu金属的连接，以有效避免对器件的电性能造成影响，进一步的通过钝化层可有效覆盖Si衬底，以进一步的避免后续工艺中Si衬底形成导电通道，以起到良好的绝缘效果，从而可进一步的避免对器件的电性能造成影响。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (6)
1.一种半导体结构，其特征在于，所述半导体结构包括：Si衬底、绝缘层、Cu柱及钝化层，其中，所述Cu柱位于所述Si衬底中，所述绝缘层包覆所述Cu柱的侧壁及底部并与所述Si衬底相接触，所述钝化层覆盖所述Si衬底、绝缘层及Cu柱，且所述Si衬底与所述绝缘层具有第一高度差，所述Cu柱与所述绝缘层具有第二高度差，且所述第一高度差大于所述第二高度差。
2.根据权利要求1所述的半导体结构，其特征在于：所述第一高度差的范围包括2μm～5μm。
3.根据权利要求1所述的半导体结构，其特征在于：所述第二高度差的范围包括0.1μm～0.5μm。
4.根据权利要求1所述的半导体结构，其特征在于：所述绝缘层与所述Cu柱之间还包括金属种子层，且所述金属种子层与所述Cu柱具有相同高度。
5.根据权利要求1所述的半导体结构，其特征在于：所述绝缘层包括SiO2层及Si3N4层中的一种或组合。
6.根据权利要求1所述的半导体结构，其特征在于：所述钝化层包括SiO2层及Si3N4层中的一种或组合。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021912432.7U CN212257389U (zh) | 2020-09-04 | 2020-09-04 | 半导体结构 |
| US17/465,687 US11728158B2 (en) | 2020-09-04 | 2021-09-02 | Semiconductor structure and method for preparing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021912432.7U CN212257389U (zh) | 2020-09-04 | 2020-09-04 | 半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212257389U true CN212257389U (zh) | 2020-12-29 |
Family
ID=73981871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021912432.7U Active CN212257389U (zh) | 2020-09-04 | 2020-09-04 | 半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212257389U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141698A (zh) * | 2020-09-04 | 2022-03-04 | 盛合晶微半导体(江阴)有限公司 | 半导体结构及其制备方法 |
-
2020
- 2020-09-04 CN CN202021912432.7U patent/CN212257389U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141698A (zh) * | 2020-09-04 | 2022-03-04 | 盛合晶微半导体(江阴)有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8866258B2 (en) | Interposer structure with passive component and method for fabricating same | |
| US20110057321A1 (en) | 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same | |
| US7678696B2 (en) | Method of making through wafer vias | |
| TWI447850B (zh) | 直通基材穿孔結構及其製造方法 | |
| CN112567514B (zh) | 存储器结构及其形成方法 | |
| CN114446876B (zh) | 晶圆切割方法 | |
| US20090163032A1 (en) | Method of forming a dual damascene pattern of a semiconductor device | |
| US20220352012A1 (en) | Via structure and methods for forming the same | |
| KR20100124894A (ko) | 깊은 콘택 구조체를 갖는 반도체 장치 및 그 제조방법 | |
| CN212257389U (zh) | 半导体结构 | |
| CN212570982U (zh) | 半导体结构 | |
| CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
| CN110931425B (zh) | 半导体器件制作方法 | |
| US11728158B2 (en) | Semiconductor structure and method for preparing the same | |
| CN114141698A (zh) | 半导体结构及其制备方法 | |
| CN113363202A (zh) | 半导体结构及其形成方法 | |
| US9029257B2 (en) | Semiconductor constructions and methods of planarizing across a plurality of electrically conductive posts | |
| US11776924B2 (en) | Method of manufacturing semiconductor device | |
| CN110896047A (zh) | 浅沟槽隔离结构和半导体器件的制备方法 | |
| CN114141699A (zh) | 半导体结构及其制备方法 | |
| US7371653B2 (en) | Metal interconnection structure of semiconductor device and method of forming the same | |
| US11973046B2 (en) | Semiconductor structure and method for preparing the same | |
| CN108054137B (zh) | 金属互连结构及其制作方法 | |
| CN111326511A (zh) | 存储器件及其制造方法 | |
| TW202022943A (zh) | 半導體結構以及其製備方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Patentee before: SJ Semiconductor (Jiangyin) Corp. |
|
| CP03 | Change of name, title or address |