CN108155177B - 积体电感及其制造方法 - Google Patents

积体电感及其制造方法 Download PDF

Info

Publication number
CN108155177B
CN108155177B CN201611097219.3A CN201611097219A CN108155177B CN 108155177 B CN108155177 B CN 108155177B CN 201611097219 A CN201611097219 A CN 201611097219A CN 108155177 B CN108155177 B CN 108155177B
Authority
CN
China
Prior art keywords
inductor
trench
annular
opening
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611097219.3A
Other languages
English (en)
Other versions
CN108155177A (zh
Inventor
颜孝璁
简育生
叶达勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201611097219.3A priority Critical patent/CN108155177B/zh
Publication of CN108155177A publication Critical patent/CN108155177A/zh
Application granted granted Critical
Publication of CN108155177B publication Critical patent/CN108155177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H01L28/10—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种积体电感，其包含基板、绝缘层及电感。基板包含沟槽。至少一部分的绝缘层形成于沟槽内。电感配置于沟槽内，并位于绝缘层上。

Description

积体电感及其制造方法
技术领域
本案是有关于一种基本电子电路及其制造方法，且特别是有关于一种积体电感及其制造方法。
背景技术
一般电感于晶片中占用较多面积，且电磁辐射(EMI radiation)状况较为严重。因此，八字型电感应运而生，其具备较低的电磁辐射，且基于其结构特性而能相互抵销耦合现象，而具备较低的互耦值。
然而，随着现有电子装置逐渐朝向微型化发展，八字型电感于晶片中依然占据了一定的体积，而不利于电子装置的微型化。此外，相较于一般电感，八字型电感的品质因素(quality factor)较低。
由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。
发明内容
发明内容旨在提供本揭示内容的简化摘要，以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述，且其用意并非在指出本案实施例的重要/关键元件或界定本案的范围。
本案内容的一目的是在提供一种积体电感，藉以改善先前技术的问题。
为达上述目的，本案内容的一技术态样是关于一种积体电感，其包含基板、绝缘层及电感。基板包含沟槽。至少一部分的绝缘层形成于沟槽内。电感配置于沟槽内，并位于绝缘层上
为达上述目的，本案内容的另一技术态样是关于一种积体电感的制造方法，此积体电感的制造方法包含以下步骤：于基板中形成沟槽；形成至少一部分的绝缘层于沟槽内；以及配置电感于沟槽内，并位于绝缘层上。
因此，根据本案的技术内容，本案实施例藉由提供一种积体电感及其制造方法，以改善八字型电感于晶片中占据了一定的体积，而不利于电子装置的微型化的问题，并改善八字型电感的品质因素(quality factor)较低的问题。本案因配置电感于基板的沟槽内，基板有其阻隔EMI辐射的功效，进而除了改善原先八字型电感的品质因素(qualityfactor)，亦可保留其阻隔EMI的功能。另亦可在基板的构槽的金属上方的金属层(inter-metal)放置图案式接地防护层(PGS)，以加强隔绝耦合，于PGS上方另可放置其余走线。
在参阅下文实施方式后，本案所属技术领域中具有通常知识者当可轻易了解本案的基本精神及其他发明目的，以及本案所采用的技术手段与实施态样。
附图说明
为让本案的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1是依照本案一实施例绘示一种积体电感的示意图。
图2是依照本案一实施例绘示一种如图1所示的积体电感的剖面示意图。
图3是依照本案另一实施例绘示一种积体电感的示意图。
图4是依照本案另一实施例绘示一种如图3所示的积体电感的剖面示意图。
图5是依照本案再一实施例绘示一种积体电感的俯视示意图。
图6是依照本案又一实施例绘示一种积体电感的俯视示意图。
图7是依照本案另一实施例绘示一种积体电感的俯视示意图。
根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本案相关的具体特征与元件。此外，在不同图式间，以相同或相似的元件符号来指称相似的元件/部件。
符号说明
100：积体电感
100A～100D：积体电感
110：基板
112：沟槽
114：第一开口
116：沟槽分支
120：绝缘层
130：电感
132：第二开口
134：电感分支
140：图案化防护层
150：金属层
160：连接部
170：电介质层
180：分支部
182：第二环形沟槽
184：第三开口
190：第二环形电感
192：第四开口
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本案的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本案具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。
除非本说明书另有定义，此处所用的科学与技术词汇的含义与本案所属技术领域中具有通常知识者所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。
另外，关于本文中所使用的「耦接」，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
图1是依照本案一实施例绘示一种积体电感100的示意图。图2是依照本案一实施例绘示一种如图1所示的积体电感100的剖面示意图。请一并参阅图1与图2，积体电感100包含基板110、绝缘层120及电感130。此外，基板110包含沟槽112。请参阅图2，至少一部分的绝缘层120形成于沟槽112内。电感130配置于沟槽112内，并位于绝缘层120上。需说明的是，图2绘示了积体电感100的完成图，于制作时，会于基板110中形成沟槽112，随后，于沟槽112上形成绝缘层120，再将电感130配置于绝缘层120上但位于沟槽112内。
如此一来，由于积体电感100的电感130位于基板110的沟槽112内，因此，得以节省体积。再者，由于电感130位于沟槽112内，因此，得以屏蔽电感130于运作时产生的电磁辐射。
图3是依照本案另一实施例绘示一种积体电感100A的示意图。相较于图1所示的积体电感100，图3的积体电感100A更包含图案化防护层(patterned shield)140，此图案化防护层140配置于基板110及电感130上方。由于在结构配置上，图案化防护层140配置于电感130上方，因此，得以进一步屏蔽电感130于运作时产生的电磁辐射。在一实施例中，图案化防护层140可耦接于接地端，而称为图案式接地防护层(patterned ground shield，PGS)，此外，图案化防护层140亦可采用浮接(floating)的方式。
图4依照本案另一实施例绘示一种如图3所示的积体电感100A的剖面示意图。由图4能够更易于理解图3所示的积体电感100A的结构配置。如图所示，图案化防护层140配置于电感130上方，此外，电感130上方可堆叠金属，如金属层150。举例而言，此金属层150配置于图案化防护层140与电感130之间，并透过复数个连接部(via)160以耦接于金属层150与电感130。在一实施例中，积体电感100A更包含电介质层170，此电介质层170配置于图案化防护层140与电感130之间，并覆盖于金属层150与该些连接部160上。
在另一实施例中，图1至图4所示的积体电感100、100A内的电感130可为八字型电感，而积体电感100、100A的基板110的沟槽112可为八字型沟槽，于图1与图3中虽仅绘示八字型电感的一部份，然本领域技术人员基于本案的上述说明，应可理解八字型电感可相应地配置于八字型沟槽内。请参阅图4，虽然相较于一般电感，八字型电感的品质因素(quality factor)较低，但是藉由本案的堆叠金属于电感130上方的方式，以透过堆叠的金属来控制电感130，得以提升八字型电感的品质因素，其位于基板沟槽112内的电感130可远比基板上方的金属层来得厚，厚度可为20um-100um不等。
图5是依照本案再一实施例绘示一种积体电感100B的俯视示意图。在本实施例中，积体电感100B的沟槽112包含第一环形沟槽，绝缘层120形成于第一环形沟槽112上，此外，电感130包含第一环形电感，第一环形电感130配置于第一环形沟槽112内，并位于绝缘层120上。在另一实施例中，第一环形沟槽112包含第一开口114，第一环形电感130包含第二开口132，此第二开口132与第一开口114相应配置。举例而言，第一环形沟槽112包含一未贯通的部分，于此俯视图中，未贯通的部分形似第一环形沟槽112的开口，因此，称其为第一开口114，另外，第一环形电感130亦包含第二开口132，此两者的开口114、132相应地配置。
图6是依照本案又一实施例绘示一种积体电感100C的俯视示意图。相较于图5所示的积体电感100B，图6的积体电感100C的第一环形沟槽112更包含沟槽分支116，绝缘层120形成于沟槽分支116上，此外，第一环形电感130更包含电感分支134，且电感分支134配置于沟槽分支116内，并位于绝缘层120上。在一实施例中，积体电感100C更包含分支部180，此分支部180与电感分支134交错配置。
图7是依照本案另一实施例绘示一种积体电感100D的俯视示意图。相较于图6所示的积体电感100C，图7的积体电感100D更包含第二环形沟槽182，此第二环形沟槽182配置于第一环形沟槽112外围。此外，积体电感100D更包含第二环形电感190，此第二环形电感190配置于第二环形沟槽182内。在一实施例中，第二环形沟槽182包含第三开口184，第二环形电感190包含第四开口192，第四开口192与第三开口184相应配置。在另一实施例中，第一环形电感130的第二开口132位于积体电感100D的一侧(如图中的上方)，第二环形电感190的第四开口192位于积体电感100D的另一侧(如图中的下方)。
在另一实施态样中，本案的积体电感的制造方法包含以下步骤：
步骤210：于基板中形成沟槽；
步骤220：形成至少一部分的绝缘层于沟槽内；以及
步骤230：配置电感于沟槽内，并位于绝缘层上。
为使本案实施例的积体电感的制造方法易于理解，请一并参阅图2。在步骤210中，于基板110中形成沟槽112。于步骤220中，形成至少一部分的绝缘层120于沟槽110内。于步骤230中，配置电感130于沟槽112内，并位于绝缘层120上。
为使本案实施例的积体电感的制造方法易于理解，请一并参阅图3及图4，在一实施例中，本案的积体电感的制造方法更包含以下步骤：配置图案化防护层140于基板110及电感130上方。在另一实施例中，本案的积体电感的制造方法更包含以下步骤：配置金属层150于图案化防护层140与电感130之间；以及藉由复数个连接部160以耦接金属层150与电感130。
于再一实施例中，本案的积体电感的制造方法更包含以下步骤：形成电介质层170于图案化防护层140与电感130之间，并覆盖于金属层150与该些连接部160上。
为使本案实施例的积体电感的制造方法易于理解，请一并参阅图5，在一实施例中，步骤210包含：于基板110中形成第一环形沟槽112，此外，步骤230包含：配置第一环形电感130于第一环形沟槽112内。在另一实施例中，上述第一环形沟槽112包含第一开口114，第一环形电感130包含第二开口132，第二开口132与第一开口114相应配置。
在又一实施例中，为使本案实施例的积体电感的制造方法易于理解，请一并参阅图6。第一环形沟槽112更包含沟槽分支116，第一环形电感130更包含电感分支134，电感分支134配置于沟槽分支116内。
在另一实施例中，为使本案实施例的积体电感的制造方法易于理解，请一并参阅图7。本案的积体电感的制造方法更包含以下步骤：配置第二环形沟槽182于第一环形沟槽112外围；以及配置第二环形电感190于第二环形沟槽182内。于再一实施例中，上述第二环形沟槽182包含第三开口184，第二环形电感190包含第四开口192，第四开口192与第三开口184相应配置。在又一实施例中，第一环形电感130的第二开口132位于积体电感100D的一侧(如图中的上方)，第二环形电感190的第四开口192位于积体电感100D的另一侧(如图中的下方)。
由上述本案实施方式可知，应用本案具有下列优点。本案实施例藉由提供一种积体电感及其制造方法，以改善八字型电感于晶片中占据了一定的体积，而不利于电子装置的微型化的问题，并改善八字型电感的品质因素较低的问题。
本案因配置电感于基板的沟槽内，基板有其阻隔EMI辐射的功效，进而除了改善原先八字型电感的品质因素(quality factor)，亦可保留其阻隔EMI的功能。另亦可在基板的构槽金属上方的金属层(inter-metal)放置图案式接地防护层(PGS)，以加强隔绝耦合，于PGS上方另可放置其余走线。
虽然上文实施方式中揭露了本案的具体实施例，然其并非用以限定本案，本案所属技术领域中具有通常知识者，在不悖离本案的原理与精神的情形下，当可对其进行各种更动与修饰，因此本案的保护范围当以附随申请专利范围所界定者为准。

Claims (7)

1.一种积体电感，包含：
一基板，包含：
一沟槽；
一绝缘层，形成于该沟槽内；以及
一电感，配置于该沟槽内，并位于该绝缘层上；
所述基板、绝缘层和电感的顶面齐平，
所述的积体电感，更包含：
一图案化防护层，配置于该基板及该电感上方，
一金属层，配置于该图案化防护层与该电感之间；以及
复数个连接部，耦接于该金属层与该电感；
一电介质层，配置于该图案化防护层与该电感之间，并覆盖于该金属层的至少顶面与侧壁上以及覆盖于该些连接部上，整个所述金属层堆叠在所述电感的与所述基板齐平的顶面上方。
2.根据权利要求1所述的积体电感，其中该沟槽包含一第一环形沟槽，该电感包含一第一环形电感，其中该第一环形电感配置于该第一环形沟槽内。
3.根据权利要求2所述的积体电感，其中该第一环形沟槽包含一第一开口，该第一环形电感包含一第二开口，其中该第二开口与该第一开口相应配置。
4.根据权利要求3所述的积体电感，其中该第一环形沟槽包含一沟槽分支，该第一环形电感包含一电感分支，其中该电感分支配置于该沟槽分支内。
5.根据权利要求3所述的积体电感，更包含：
一第二环形沟槽，配置于该第一环形沟槽外围；以及
一第二环形电感，配置于该第二环形沟槽内。
6.根据权利要求5所述的积体电感，其中该第二环形沟槽包含一第三开口，该第二环形电感包含一第四开口，其中该第四开口与该第三开口相应配置。
7.根据权利要求6所述的积体电感，其中该第一环形电感的该第二开口位于一积体电感的一侧，该第二环形电感的该第四开口位于该积体电感的另一侧。
CN201611097219.3A 2016-12-02 2016-12-02 积体电感及其制造方法 Active CN108155177B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611097219.3A CN108155177B (zh) 2016-12-02 2016-12-02 积体电感及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611097219.3A CN108155177B (zh) 2016-12-02 2016-12-02 积体电感及其制造方法

Publications (2)

Publication Number Publication Date
CN108155177A CN108155177A (zh) 2018-06-12
CN108155177B true CN108155177B (zh) 2020-10-23

Family

ID=62470244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611097219.3A Active CN108155177B (zh) 2016-12-02 2016-12-02 积体电感及其制造方法

Country Status (1)

Country Link
CN (1) CN108155177B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1141738C (zh) * 2001-04-11 2004-03-10 华邦电子股份有限公司 芯片上电感组件的制造方法
US6903644B2 (en) * 2003-07-28 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor device having improved quality factor
CN103165571B (zh) * 2013-02-28 2015-10-28 江阴长电先进封装有限公司 一种新型硅基低阻电感结构及其晶圆级封装方法
US9159778B2 (en) * 2014-03-07 2015-10-13 International Business Machines Corporation Silicon process compatible trench magnetic device
CN105990311B (zh) * 2015-02-03 2019-10-18 瑞昱半导体股份有限公司 积体电感结构及其制造方法
CN105990322B (zh) * 2015-02-06 2019-03-15 瑞昱半导体股份有限公司 积体电感结构

Also Published As

Publication number Publication date
CN108155177A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
US6743671B2 (en) Metal-on-metal capacitor with conductive plate for preventing parasitic capacitance and method of making the same
US20160148929A1 (en) Integrated circuit device
US20090002115A1 (en) Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US20080286933A1 (en) Integrated circuit inductor with integrated vias
US9905357B2 (en) Integrated circuit
US9653772B2 (en) Semiconductor resonators with reduced substrate losses
US8575717B2 (en) Integrated circuit device and method of manufacturing the same
US9647626B2 (en) LC composite component
US20190164934A1 (en) Conductor design for integrated magnetic devices
US10115513B2 (en) Integrated inductor structure
CN108155177B (zh) 积体电感及其制造方法
TWI645428B (zh) 積體電感
CN103839769A (zh) 形成图案的方法
US9287162B2 (en) Forming vias and trenches for self-aligned contacts in a semiconductor structure
TW201709481A (zh) 積體電路裝置
US7943857B2 (en) Sliced electromagnetic cage for inductors
TWI611743B (zh) 圖案化線路結構及其製作方法
US10461200B1 (en) Semiconductor structure and manufacturing method thereof
EP3125282A1 (en) Surface-mount high-frequency circuit
CN105977150A (zh) 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
EP2416358A2 (en) Electronic device and method for fabricating the same, spiral inductor device and method for fabricating the same
US9899315B2 (en) Wiring for semiconductor device and method of forming same
CN105263303A (zh) 一种用于为基板屏蔽电磁辐射的装置及方法
KR100937668B1 (ko) 이미지 센서 제조 방법
JP2006041292A (ja) インダクタンス素子、半導体装置およびインダクタンス素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant