TW201709481A

TW201709481A - 積體電路裝置

Info

Publication number: TW201709481A
Application number: TW105137375A
Authority: TW
Inventors: Sheng-Yuan Lee; Yin-Ku Chang
Original assignee: Via Tech Inc
Priority date: 2014-11-21
Filing date: 2015-06-02
Publication date: 2017-03-01
Also published as: TWI617005B; TWI574375B; TW201620113A

Abstract

本發明提供一種積體電路裝置。上述積體電路裝置包括基板；第一電容，設置於基板上，其包括第一井區，從於基板的表面延伸至部分基板中；第一閘極結構，設置於第一井區上；源極和汲極，分別位於第一閘極結構的二個相對側，其中第一閘極結構為第一電容的第一電極，且源極和汲極為第一電容的第二電極；第一金屬圖案，耦接至第一電極；第二金屬圖案，耦接至第二電極；第三金屬圖案，設置於第一金屬圖案和第二金屬圖案上方，且覆蓋第一電容、第一金屬圖案和第二金屬圖案，其中第三金屬圖案為電性接地；電感，設置於第三金屬圖案上方。

Description

積體電路裝置

本發明係關於一種積體電路裝置，特別係關於一種具有晶片上電感元件之積體電路裝置的電容配置方式。

螺旋電感已廣泛應用於射頻/高速積體電路設計中。通常為了避免影響電感效能和產生不想要的串音(crosstalk)，在電感的佔據區域不允許設置電子元件，以降低渦電流損耗(eddy current loss)和耦合(coupling)等現象。然而，由於電感佔據相當大的矽基板面積，會造成晶片製造成本的瓶頸。

因此，在此技術領域中，需要一種改良式的積體電路裝置。

本發明之一實施例係提供一種積體電路裝置，上述積體電路裝置包括一基板；一第一電容，設置於上述基板上，其中上述第一電容包括一第一井區，從於上述基板的一表面延伸至部分上述基板中；一第一閘極結構，設置於上述第一井區上；以及一源極和一汲極，分別位於上述第一閘極結構的二個相對側，其中上述第一閘極結構為上述第一電容的一第一電極，且上述源極和上述汲極為上述第一電容的一第二電極；一第一金屬圖案，耦接至上述第一電容的上述第一電極；一第二金屬圖案，耦接至上述第一電容的上述第二電極；一第三金屬圖案，設置於上述第一金屬圖案和上述第二金屬圖案上方，且覆蓋上述第一電容、上述第一金屬圖案和上述第二金屬圖案，其中上述第三金屬圖案為電性接地；一電感，設置於上述第三金屬圖案上方。

本發明之一實施例係提供一種積體電路裝置，上述積體電路裝置包括一基板，其中上述基板上設有一第一井區及一第二井區；一第一電容，設置於上述基板之上述第一井區上；一第二電容，設置於上述基板之上述第二井區上；一第一金屬圖案，其中上述第一金屬圖案包含一第一金屬線及一第二金屬線，上述第一金屬線及上述第二金屬線為電性接地且彼此相鄰；以及一電感，設置於上述第一金屬圖案上方，其中，上述第一金屬線配置於上述基板之上述第一井區與上述電感之間，且上述第二金屬線配置於上述基板之上述第二井區與上述電感之間。

200‧‧‧基板

201‧‧‧表面

202‧‧‧井區

204‧‧‧閘極氧化層

206‧‧‧閘極

208‧‧‧閘極結構

210‧‧‧源極

212‧‧‧汲極

214、216、218‧‧‧氧化層

250‧‧‧電感

252‧‧‧內圈部分

254‧‧‧外圈部分

256‧‧‧連接部分

300‧‧‧金屬圖案

300-1、300-2‧‧‧金屬連接部分

302-1、302-2、304-1、304-2‧‧‧金屬圖案

310、312、314‧‧‧金屬層

350‧‧‧內連線結構

400a‧‧‧金屬-氧化物-半導體電容

400b~400d‧‧‧金屬-氧化物-金屬電容

500、500a~500d‧‧‧積體電路裝置

600‧‧‧局部

C1~C8‧‧‧等效電容

S‧‧‧間距

M1‧‧‧第一層金屬層

M2‧‧‧第二層金屬層

M3‧‧‧第三層金屬層

M4‧‧‧第四層金屬層

M5‧‧‧第五層金屬層

M6‧‧‧第六層金屬層

M7‧‧‧第七層金屬層

第1圖為本發明一些實施例之一積體電路裝置的俯視示意圖。

第2圖為第1圖的局部放大示意圖，其顯示設置於電感元件下方的接地遮蔽金屬圖案，和設置於接地遮蔽金屬圖案下方之用以耦接電容的電極的金屬圖案的佈局示意圖。

第3圖為沿第2圖的C-C’切線的剖面示意圖，其顯示本發明一實施例之設置於不同接地遮蔽金屬圖案下方之數個金屬-氧化物-半導體電容的剖面示意圖。

第4圖為沿第2圖的D-D’切線的剖面示意圖，其顯示本發明另一實施例之設置於相同接地遮蔽金屬圖案下方之數個金屬-氧化物-半導體電容的剖面示意圖。

第5圖為沿第2圖的C-C’切線的剖面示意圖，其顯示本發明另一實施例之設置於不同接地遮蔽金屬圖案下方之數個金屬-氧化物-金屬電容的剖面示意圖。

第6圖為沿第2圖的C-C’切線的剖面示意圖，其顯示本發明又一實施例之設置於不同接地遮蔽金屬圖案下方之數個金屬-氧化物-金屬電容的剖面示意圖。

第7圖為沿第2圖的C-C’切線的剖面示意圖，其顯示本發明其他實施例之設置於不同接地遮蔽金屬圖案下方之數個金屬-氧化物-半導體電容和金屬-氧化物-金屬電容的剖面示意圖。

為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。

本發明實施例係提供一種積體電路裝置，其係有關於一電容的配置方式。上述積體電路裝置係於一晶片上電感元件(on-chip inductor)和基板之間的區域中設置一電容元件，且上述電容元件係設置接地遮蔽金屬圖案(ground shield metal pattern)用以屏蔽晶片上電感元件的接地遮蔽金屬圖案的正下方。在本發明一些其他實施例中，上述電容可做為電源網路(power net)的去耦合電容(de-coupling capacitor)。

第1圖為本發明一些實施例之一積體電路裝置500的俯視示意圖。在本發明一些實施例中，積體電路裝置500的主要元件包括一基板200、一電感250、複數個金屬圖案300以及至少一電容(第1圖未顯示)，上述電容會利用第3~7圖加以說明。如第1圖所示，電感250和金屬圖案300為位於基板200上方的內連線結構(包括交互堆疊的複數層金屬層和複數層介電層)的部分元件。另外，為清楚顯示基板200、電感250和金屬圖案300彼此之間的位置關係，內連線結構中設置於電感250和金屬圖案300之間之不同層別的金屬層和介電層在此不予顯示。

在本發明一實施例中，基板200可為矽基板、鍺化矽(SiGe)基板、塊狀半導體(bulk semiconductor)基板、應變半導體(strained semiconductor)基板、化合物半導體(compound semiconductor)基板、絕緣層上覆矽(SOI)基板或其他常用之半導體基板。另外，在本發明實施例中，可將p型或n型不純物植入基板200中，以針對設計需要改變其導電類型。在本發明一些實施例中，基板200可包括一個或多個隔絕物，從基板200的一頂面延伸進入部分基板200中。上述隔絕物可包括矽局部氧化物(LOCOS)或淺溝槽隔離物(STI)，其用以定義出基板200的主動區(active region)。

在本發明一實施例中，電感250係設置於基板200上方。電感250係利用內連線結構的最頂層金屬層(Mtop)形成，或利用最頂層金屬層(Mtop)和頂層下一層金屬層(Mtop-1)形成。如第1圖所示，電感250可包括實質上彼此平行且同中心設置的一內圈部分252和一外圈部分254。電感250的內圈部分252和外圈部分254可藉由一連接部分256彼此連接，且內圈部分252和外圈部分254的形狀可包括圓形、四邊形或多邊形。當電感250的內圈部分252和外圈部分254利用內連線結構的最頂層金屬層(Mtop)形成時，上述連接部分256可由內連線結構之連接最頂層金屬層的介層孔插塞和頂層下一層金屬層(Mtop-1)形成。當電感250的內圈部分252和外圈部分254分別利用內連線結構的最頂層金屬層(Mtop)和頂層下一層金屬層(Mtop-1)形成時，上述連接部分256可由內連線結構之連接最頂層金屬層和和頂層下一層金屬層的介層孔插塞形成。

在本發明一實施例中，金屬圖案300係設置於電感250的正下方，且金屬圖案300與電感250分別屬於內連線結構之不同的金屬層別，意即佔據內連線結構的不同層金屬層。在本發明一些其他實施例中，金屬圖案300與電感250至少相隔兩層以上的金屬層。舉例來說，當內連線結構使用七層金屬層形成時，電感250可利用第七層金屬層(M7)及/或第六層金屬層(M6)形成，而金屬圖案300可利用第二層金屬層(M2)、第三層金屬層(M3)或第四層金屬層(M4)形成。在本發明一些實施例中，金屬圖案300係做為電感250的接地遮蔽金屬圖案(ground shield metal pattern)。且如第1圖所示，上述多個金屬圖案300 所佔據區域的面積係大於電感250所佔據區域的面積，因而會使電感250的佔據區域的邊界會位於上述多個金屬圖案300所佔據區域的邊界內。

第2圖為第1圖的局部600的放大示意圖，其顯示設置於電感元件下方的接地遮蔽金屬圖案300，和設置於接地遮蔽金屬圖案下方之用以耦接電容的電極的金屬圖案的佈局示意圖。如第2圖所示，上述多個金屬圖案300為多個形狀實質相同的金屬條組成。請同時參考第1、2圖，沿通過電感250之相對轉角部分的對角線A1-A1’和A2-A2’可將金屬圖案300劃分為四個區域，各個區域內的金屬圖案300係彼此隔開，以降低金屬圖案300與電感250之轉角部分之間的耦合效應。並且，各個區域內的金屬圖案300係以相同間距S平行設置。另外，分別位於相鄰區域的兩個相鄰的金屬圖案300係彼此垂直設置，且彼此以相同間距S隔開。因此，位於兩個彼此相對區域的金屬圖案300並不相連。在本發明一實施例中，上述金屬圖案300可藉由位於相同金屬層別的金屬連接部分300-1、300-2彼此相連，並耦接至獨立接地節點(ground node)或一電源網路的一接地節點。換句話說，金屬圖案300為電性接地。金屬連接部分300-1、300-2可具有實質上沿著上述多個金屬圖案300的外側邊界延伸的環狀部分以與上述多個金屬圖案300連接。上述金屬圖案300可將電感250與基板200電性隔離，以避免渦電流損耗(eddy current loss)，且降低電感250與設置於基板200的其他電子元件之間產生不想要的串音(crosstalk)和耦合(coupling)等現象。

對本領域技術人員而言，基於本發明的實施例所教示的內容對接地遮蔽金屬圖案300略加變化，使接地遮蔽金屬圖案對因電感250的磁場感應而生成渦電流的垂直方向切割，而達到有效降低渦電流的影響，提高電感250的品質因子。

接著，利用第3~4圖說明本發明一實施例之積體電路裝置500a的剖面示意圖。積體電路裝置500a包括設置於電感及接地遮蔽金屬圖案(金屬圖案300)的正下方的金屬-氧化物-半導體電容(以下簡稱MOS電容)400a。第3圖為沿第2圖的C-C’切線的剖面示意圖，第4圖為沿第2圖的D-D’切線的剖面示意圖。並且，如第3圖的剖面示意圖係顯示設置於不同接地遮蔽金屬圖案下方之數個MOS電容400a的剖面示意圖，第4圖顯示本發明另一實施例之設置於相同接地遮蔽金屬圖案下方之數個MOS電容400a的剖面示意圖。為了清楚顯示積體電路裝置500a的位於內連線結構中的電感、接地遮蔽金屬圖案、MOS電容電極接線的層別關係，以及MOS電容400a和基板200的層別關係，係於第3~4圖中增加金屬圖案300(接地遮蔽金屬圖案)上方的不同層別金屬層(包括電感250)，並標示內連線結構350的位置。

如第3、4圖所示，在本發明一實施例中，MOS電容400a設置於p型(p-type)基板200上，且位於金屬圖案300的正下方。MOS電容400a包括一井區202、一閘極結構208、一源極210和一汲極212。井區202係從基板200的一表面201延伸至部分基板200中，且井區202掺雜p型(p-type)材料。在本發明一些實施例中，井區202可為電性浮接(electrically floating)。MOS 電容400a的閘極結構208係設置於井區202上，其包括一閘極氧化層204和位於閘極氧化層204上的一閘極206。源極210和汲極212係分別形成於井區202上，且從基板200的一表面201延伸至部分基板200中。源極210和汲極212位於閘極結構208的二個相對側。源極210和汲極212掺雜n型(n-type)材料。在本發明一些實施例中，閘極結構208做為MOS電容400a的一電極，且源極210和汲極212一起做為MOS電容400a的另一電極。

配合以上實施例的說明，在本發明的另一實施例以金屬氧化物半導體變容器(MOS Varactor)或是以p型(p-type)MOS電容設置於基板200上，且位於金屬圖案300的正下方，亦可達到相同的技術效果。

在習知的半導體製程技術中，不同類的井區中間經由STI(shallow trench isolation)製程配置絕緣區，避免相臨卻不同類的井區之間的漏電電流。另一方面，習知的半導體製程技術是經由離子植入方式與擴散製程形成井區，然而受限半導體製程技術，在井區的離子植入濃度均勻度控制不易，特別是在井區的邊緣處離子植入濃度較井區其它地區的離子植入濃度為高，使得井區邊緣處上形成的電晶體特性與井區內其它地區上形成的電晶體特性產生差異，這又被稱為是井鄰近效應(well proximity effect)。為降低井鄰近效應的影響並且對佈局空間利用最佳化，習知技術會將多個相同類型的電晶體配置同一井區。

請再參考第3圖，設置於不同接地遮蔽金屬圖案(金屬圖案300)下方之不同MOS電容400a的井區202的邊界可分別對齊金屬圖案300的邊界或位於金屬圖案300的邊界的外側。值得注意的是，不同接地遮蔽金屬圖案(金屬圖案300)下方之不同MOS電容400a的井區202係彼此隔開而不互連，以確保金屬圖案300對MOS電容400a的接地遮蔽效果不受影響。另外，如第3圖所示，位於每一條金屬圖案300之正下方的MOS電容400a的閘極206、源極210和汲極212的延伸方向可實質上平行金屬圖案300的延伸方向。值得注意的是，電感250在對基板投影方向所視，p-type井區202被金屬圖案300所覆蓋，而基板200則位於未被金屬圖案300所覆蓋的區域。

請再參考第4圖，在本發明的另一實施例中各個MOS電容400a的閘極206、源極210和汲極212的延伸方向可實質上垂直金屬圖案300的延伸方向。設置於相同接地遮蔽金屬圖案(金屬圖案300)下方之不同MOS電容400a的井區202可彼此隔開而不互連，或者可彼此相連。或者，可於同一條金屬圖案300之正下方設置數個不同的MOS電容400a。

請再參考第2~4圖，金屬圖案300與電感250之間可相隔至少兩層以上的金屬層。如第3、4圖所示，舉例來說，金屬圖案300形成於第二層金屬層M2，電感250形成於第六層金屬層M6與第七層金屬層M7，金屬圖案300與電感250之間可藉由位於第三層金屬層M3的金屬層310、位於第四層金屬層M4的金屬層312和位於第五層金屬層M5的金屬層314之三層金屬層彼此隔開，且金屬圖案300與電感250之間垂直投影在金屬層310(第三層金屬層M3)、312(第四層金屬層M4)、314(第五層金屬層M5)的區域未有線路佈置。另外，金屬圖案300的正下方可設置至少兩條彼此平行的金屬圖案302-1、302-2。上述金屬圖案302-1、302-2分別耦接至MOS電容400a的兩個電極，舉例來說，金屬圖案302-1耦接至至MOS電容400a的源極210和汲極212，而金屬圖案302-2耦接至至MOS電容400a的閘極206。上述金屬圖案302-1、302-2可視為MOS電容400a的電極導線，金屬圖案302-1耦接至一電源網路的一接地節點(ground node)或者耦接至金屬圖案300，且金屬圖案302-2耦接至一電源網路的一電源節點(power node)。換句話說，金屬圖案302-1為電性接地。如第3圖所示，MOS電容400a的等效電容以C1標示。

配合以上實施例的說明，在本發明的另一實施例中，電感250更可形成於第六層金屬層M6，第七層金屬層M7以及位於第三層金屬層M3的金屬層310、位於第四層金屬層M4的金屬層312和位於第五層金屬層M5的金屬層314，藉以形成三圈或更多閘圈的電感。

請再參考第2~4圖，在本發明一些實施例中，金屬圖案302-1、302-2屬於相同的金屬層別，且分別與金屬圖案300屬於不同的金屬層別。換句話說，金屬圖案302-1、302-2分別與金屬圖案300佔據內連線結構350的不同層金屬層。金屬圖案300、金屬圖案302-1、302-2可藉由上述內連線結構350的介電層(圖未顯示)彼此隔開且彼此平行。舉例來說，當金屬圖案300利用第二層金屬層M2形成時，金屬圖案302-1、302-2可利用第一層金屬層M1形成。並且，MOS電容400a位於金屬圖案302-1、302-2的正下方。金屬圖案302-1、302-2可具有與金屬圖案300相同或相似的形狀(輪廓)，舉例來說，金屬圖案302-1、302-2 可為與金屬圖案300形狀相同或相似的金屬條。並且，金屬圖案302-1、302-2的寬度可設計小於金屬圖案300的寬度的二分之一。因此，在一俯視圖(第2圖)中，金屬圖案302-1的一邊界和金屬圖案302-2的一邊界分別位於金屬圖案300的一邊界內。意即金屬圖案302-1和金屬圖案302-2分別被金屬圖案300完全覆蓋，以確保金屬圖案300對金屬圖案302-1、302-2和MOS電容400a的接地遮蔽效果不受影響。

第5圖為沿第2圖的C-C’切線的剖面示意圖，其顯示本發明另一實施例之積體電路裝置500b的剖面示意圖。積體電路裝置500b係包括設置於不同接地遮蔽金屬圖案下方之數個金屬-氧化物-金屬電容(MOM capacitor)400b。上述圖式中的各元件如有與第1~4圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。

如第5圖所示，在本發明一實施例中，金屬-氧化物-金屬電容(以下簡稱MOM電容)400b設置於基板200上。MOM電容400b的主要元件包括金屬圖案300、金屬圖案302-1、302-2，以及設置於金屬圖案300與金屬圖案302-1、302-2的一氧化層214。氧化層214可為內連線結構350中的一介電層。另外，金屬圖案302-1、302-2可為內連線結構350中相同層別的金屬層，且分別與金屬圖案300為內連線結構350中相鄰層別的金屬層。舉例來說，當金屬圖案300利用第二層金屬層M2形成時，金屬圖案302-1、302-2可利用第一層金屬層M1形成。在本發明其他實施例中，金屬圖案302-1、302-2可藉由兩層以上垂直堆疊的氧化層與金屬圖案300相隔，僅需注意上述氧化層中不包括任何金屬圖案內嵌於其中。在本實施例中，上述金屬圖案302-1、302-2可視為MOM電容400b的電極，金屬圖案302-1耦接至一電源網路的一接地節點(ground node)或者耦接至金屬圖案300，且金屬圖案302-2耦接至一電源網路的一電源節點(power node)。換句話說，金屬圖案302-1為電性接地。如第5圖所示，MOM電容400b的等效電容為金屬圖案302-1、302-2之間的等效電容C2和金屬圖案302-2與金屬圖案300之間的等效電容C3的總合。

第6圖為沿第2圖的C-C’切線的剖面示意圖，其顯示本發明又一實施例之積體電路裝置500c的剖面示意圖。積體電路裝置500c係包括設置於不同接地遮蔽金屬圖案下方之數個金屬-氧化物-金屬電容(MOM capacitor)400c。上述圖式中的各元件如有與第1~5圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。第6圖所示之積體電路裝置500c與第5圖所示之積體電路裝置500b的不同處為，積體電路裝置500c包括設置於金屬圖案300與金屬圖案302-1、302-2之間的金屬圖案304-1、304-2，設置於金屬圖案304-1、304-2與金屬圖案302-1、302-2之間的氧化層216，以及設置於金屬圖案300與金屬圖案304-1、304-2之間的氧化層218。氧化層216、218可屬於內連線結構350中的一介電層。另外，金屬圖案302-1、302-2可屬於內連線結構350中相同層別的金屬層。金屬圖案304-1、304-2可屬於內連線結構350中相同層別的金屬層。金屬圖案302-1、302-2分別與金屬圖案304-1、304-2、金屬圖案300屬於內連線結構350中不同層別的金屬層。舉例來說，當金屬圖案300利用第三層金屬層M3形成時，金屬圖案304-1、304-2可利用第二層金屬層M2形成，且金屬圖案302-1、302-2可利用第一層金屬層M1形成。在本發明其他實施例中，金屬圖案304-1、304-2可藉由兩層以上垂直堆疊的氧化層與金屬圖案300及/或金屬圖案302-1、302-2相隔，僅需注意上述氧化層中不包括任何金屬圖案內嵌於其中。

在本實施例中，上述金屬圖案302-1、302-2、304-1、304-2可視為MOM電容400c的電極。並且，上述金屬圖案302-1、302-2、304-1、304-2中彼此相鄰的金屬圖案係分別耦接至不同的節點。舉例來說，金屬圖案302-1耦接至接地節點，相鄰於金屬圖案302-1的金屬圖案302-2、304-1耦接至電源節點，且相鄰於金屬圖案302-2、304-1的金屬圖案304-2耦接至接地節點。換句話說，金屬圖案302-1、304-2為電性接地。如第6圖所示，MOM電容400c的等效電容為金屬圖案302-1、302-2之間的等效電容C4、金屬圖案302-1與金屬圖案304-1之間的等效電容C5、金屬圖案302-2與金屬圖案304-2之間的等效電容C6、金屬圖案304-1與金屬圖案300之間的等效電容C7和金屬圖案304-2與金屬圖案304-1、304-2之間的等效電容C8的總合。

第7圖為沿第2圖的C-C’切線的剖面示意圖，其顯示本發明其他實施例之積體電路裝置500d的剖面示意圖。第7圖所示之積體電路裝置500d與第6圖所示之積體電路裝置500c的不同處為，積體電路裝置500d係包括設置於不同接地遮蔽金屬圖案下方之數個MOM電容400c和設置於MOM電容400c下方的MOS電容400a。上述圖式中的各元件如有與第1~6圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。在本實施例中，上述金屬圖案302-1、302-2、304-1、304-2可視為MOM電容400c的電極，且金屬圖案302-1、302-2可視為MOS電容400a的電極。並且，上述金屬圖案302-1、302-2、304-1、304-2中彼此相鄰的金屬圖案係分別耦接至不同的節點。舉例來說，金屬圖案302-1耦接至接地節點，相鄰於金屬圖案302-1的金屬圖案302-2、304-1耦接至電源節點，且相鄰於金屬圖案302-2、304-1的金屬圖案304-2耦接至接地節點。如第7圖所示，積體電路裝置500d的等效電容為MOM電容400c和MOS電容400a的總合。

本發明實施例係提供一種積體電路裝置，其將一MOS電容及/或一MOM電容設置於晶片上電感元件的正下方，且位於用以屏蔽晶片上電感元件的接地遮蔽金屬圖案和基板之間的區域中。上述MOS電容利用設置於接地遮蔽金屬圖案的正下方，且利用位於MOS電容和接地遮蔽金屬圖案之間的兩條彼此平行的金屬圖案做為電極導線，分別耦接至MOS電容的兩個電極，且分別耦接至一電源網路的一接地節點和一電源節點。上述MOM電容可利用內連線結構中的至少兩個金屬圖案和位於上述金屬圖案之間的氧化層形成，上述至少兩個金屬圖案可分別做為MOM電容的兩個電極，且分別耦接至一電源網路的一接地節點(或接地遮蔽金屬圖案)和一電源節點。上述MOM電容的等效電容包括兩個金屬圖案與氧化層形成的電容值，以及兩個金屬圖案分別與接地遮蔽金屬圖案和氧化層形成的電容值。在本發明一些實施例中，位於晶片上電感元件的正下方的電容配置可節省電路佈局的面積，且可與現行半導體製程相容且不會增加額外的製程步驟及成本。另外，本發明實施例之設置於晶片上電感元件之正下方的電容可做為電源網路的去耦合電容，由於去耦合電容的操作頻率遠小於晶片上電感元件的操作頻率，因而可避免對其他積體電路元件的干擾。

雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。