CN107689371B - 堆叠式电容结构 - Google Patents
堆叠式电容结构 Download PDFInfo
- Publication number
- CN107689371B CN107689371B CN201610633299.3A CN201610633299A CN107689371B CN 107689371 B CN107689371 B CN 107689371B CN 201610633299 A CN201610633299 A CN 201610633299A CN 107689371 B CN107689371 B CN 107689371B
- Authority
- CN
- China
- Prior art keywords
- comb
- metal
- metal strips
- stacked capacitor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 200
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000001939 inductive effect Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 12
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 12
- 230000007423 decrease Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种堆叠式电容结构包含金氧半变容器与堆叠电容器，堆叠电容器电性连接金氧半变容器。金氧半变容器包含基板、栅极、第一源/漏极与第二源/漏极。基板具有阱区，栅极位于阱区上。第一源/漏极与一第二源/漏极分别形成于阱区中，位于栅极的相对两侧。堆叠电容器包含多个金属层，彼此相间隔地堆叠于栅极的上方，且位于一电感性元件的下方。
Description
技术领域
本发明是有关于一种装置，且特别是有关于一种具有堆叠式电容结构的装置。
背景技术
由于集成电路的电感/变压器元件是作在硅基底之上，电感/变压器运作时所产生的电磁能量会耦合到硅基底，形成硅基底损耗，使得电感/变压器的品质因数降低。
电感/变压器元件在高频操作时会产生位移电流(displacement)，一般常用硅基底的电阻率约为10～15ohm-cm，电流流过硅基底电阻将造成能量的损耗。在不考虑涡流效应的情况，电感/变压器的基底有两个理想情态下可以使基底损耗趋近于零：一个是基底电阻无限大，一个是基底电阻等于零。然而此两种情况皆无法在标准CMOS制程上实现。因此使用较低电阻的接地屏蔽层放置于硅基底上，是一种减少基底损耗的解决方式。涡流效应为另一基底损耗的来源，为避免接地屏蔽层上发生涡流效应，屏蔽层需切割为特殊图案让感应电流无法形成。
发明内容
本发明提出一种堆叠式电容结构，以解决先前技术的问题。
于一实施例中，本发明所提出的堆叠式电容结构包含金氧半变容器与堆叠电容器，堆叠电容器电性连接金氧半变容器。金氧半变容器包含基板、栅极、第一源/漏极与第二源/漏极。基板具有阱区，栅极位于阱区上。第一源/漏极与一第二源/漏极分别形成于阱区中，位于栅极的相对两侧。堆叠电容器包含多个金属层，彼此相间隔地堆叠于栅极的上方，且位于电感性元件的下方。
根据一实施方式，该第一源/漏极、该第二源/漏极与该阱区皆为同一导电型的半导体区域。
根据另一实施方式，该些金属层中在该栅极上方的第奇数个金属层均作为一第一电容电极，第偶数个金属层均作为一第二电容电极，且该第奇数个金属层电性连接至该第一源/漏极与该第二源/漏极，该第偶数个金属层电性连接至该栅极。
根据另一实施方式，所述的堆叠式电容结构，还包含：一第一开关，其一端电性连接一阳电极，而另一端电性连接该第二电容电极；以及一第二开关，其一端电性连接一阴电极及该第一电容电极，而另一端电性连接该第二电容电极。
根据另一实施方式，任一该金属层的图案包含：多个梳状结构单元，呈对称排列。
根据另一实施方式，每一该梳状结构单元包含：多个金属条，彼此间平行排布；以及一金属连接件，连接该些金属条，其中该些金属条的长度沿着该金属连接件的中央处向两侧递减；其中该些梳状结构单元的数量为四个，每一该梳状结构单元的该些金属条中最长的金属条从其连接的该金属连接件的中央延伸至该图案的中心处，且该些梳状结构单元中该些最长的金属条于该中心处连接，而该些梳状结构单元中的其余金属条的末端互不相连。
根据另一实施方式，每一该梳状结构单元包含：多个第一金属条，彼此间平行排布；一第一金属连接件，连接该些第一金属条，其中该些第一金属条的长度沿着该第一金属连接件的一端向另一端递减；多个第二金属条，彼此间平行排布，与该些第一金属条相互垂直；以及一第二金属连接件，连接该些第二金属条，与该第一金属连接件相互垂直，其中该些第二金属条的长度沿着该第二金属连接件的一端向另一端递减，该些第二金属条与该些第一金属条呈对称排列，其中该些第一金属条中最长的第一金属条与该些第二金属条中最长的第二金属条连接，而该些第一、第二金属条中的其余金属条的末端互不相连。
根据另一实施方式，该些梳状结构单元的数量为四个，区分为一第一梳状结构单元、一第二梳状结构单元、一第三梳状结构单元与一第四梳状结构单元，该第一、第三梳状结构单元沿着一第一对称轴与该第二、第四梳状结构单元呈轴对称，该第一、第二梳状结构单元沿着一第二对称轴与该第三、第四梳状结构单元呈轴对称，该第一、第二对称轴相互垂直地交会于该些梳状结构单元所包围的中心处。
根据另一实施方式，该第一梳状结构单元连接该第二梳状结构单元，该第三梳状结构单元连接该第四梳状结构单元，该第二梳状结构单元连接该第四梳状结构单元，该第一梳状结构单元与该第三梳状结构单元互不相连。
根据另一实施方式，该第一梳状结构单元中最长的该第一、第二金属条与该第二梳状结构单元中最长的该第一、第二金属条连接，第三梳状结构单元中最长的该第一、第二金属条与该第四梳状结构单元中最长的该第一、第二金属条连接，且该第二梳状结构单元中的该第二金属连接件与该第四梳状结构单元中的该第二金属连接件连接。
综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。本发明的堆叠式电容结构可提供给电感性元件(如：集成电路的电感/变压器)作为高效能的地屏蔽，有效的阻断电磁能量耦合到基板(如：硅基底)所造成的损失，进而提高电感性元件的品质因数，且本发明充分利用电感性元件下方的面积来制作堆叠电容器，达到一举两得的功效。
以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1是依照本发明第一实施例的一种堆叠式电容结构的上视图；
图2是依照本发明第二实施例的一种堆叠式电容结构的上视图；
图3是沿着图2的线段3－3对堆叠式电容结构做剖面的示意图；
图4是依照本发明第一实施例的一种金属层的上视图；
图5是依照本发明第二实施例的一种金属层的上视图；
图6是图1中的金氧半变容器的阱区的上视图；
图7是图1中的金氧半变容器的栅极的上视图；
图8是图1中的堆叠电容器的第一金属层的上视图；
图9是图1中的堆叠电容器的第二金属层的上视图；以及
图10是图1中的堆叠电容器的第三金属层的上视图。
【符号说明】
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：
100、200：堆叠式电容结构
110、210：电感性元件
300：电容
310：基板
320A：阱区
321A：第一源/漏极
322A：第二源/漏极
330A：栅极
340A、800：第一金属层
350A、900：第二金属层
360A、1000：第三金属层
371：阳电极
372：阴电极
400、500、701～706：金属层
401～404、501～504：梳状结构单元
410：第一金属连接件
421～425：第一金属条
430：第二金属连接件
441～445：第二金属条
491：第一对称轴
492：第二对称轴
510、830、930、1030：金属连接件
521～530、841、843、845、941、943、945、1041、1043、1045：金属条
601～606、611～614、621、622：阱区
S11：第一开关
S12：第二开关
具体实施方式
为了使本发明的叙述更加详尽与完备，可参照所附的图式及以下所述各种实施例，图式中相同的号码代表相同或相似的元件。另一方面，众所周知的元件与步骤并未描述于实施例中，以避免对本发明造成不必要的限制。
图1是依照本发明第一实施例的一种堆叠式电容结构100的上视图。如图1所示，堆叠式电容结构100位于电感性元件110的下方。于第一实施例中，电感性元件110可为电感器、变压器或类似的元件。有关第一实施例中堆叠电容器的金属层的平面布局方式，将会搭配图4的实施例来做阐述。至于堆叠式电容结构100中逐层的平面图案，以下将以图6～10的实施例来详加叙述。
图2是依照本发明第二实施例的一种堆叠式电容结构200的上视图。如图2所示，堆叠式电容结构200位于电感性元件210的下方。于第二实施例中，电感性元件210可为电感器、变压器或类似的元件。有关第二实施例中堆叠电容器的金属层的平面布局方式，将会搭配图5来做阐述。至于堆叠式电容结构200的剖面结构，以下将以图3的实施例来详加叙述。
图3是沿着图2的线段3－3对堆叠式电容结构200做剖面的示意图。为了简化说明，以下采图2中一部分的电容300来做阐述，电容300包含彼此电性连接的金氧半变容器(MOSVaractor)与堆叠电容器，金氧半变容器包含基板310、栅极330A、第一源/漏极321A与第二源/漏极322A，堆叠电容器包含第一金属层340A、第二金属层350A与第三金属层360A。
在金氧半变容器中，基板310具有阱区320A，栅极330A位于阱区320A上。第一源/漏极321A与第二源/漏极322A分别形成于阱区320A中，位于栅极330A的相对两侧。在堆叠电容器中，金属层340A、350A、360A，彼此相间隔地堆叠于栅极330A的上方，且位于电感性元件210的下方。
基板310可为P型基板或N型基板。在金氧半变容器中，第一源/漏极321A、第二源/漏极322A与阱区320A皆为同一导电型的半导体区域(如：P型或N型半导体区域)。
栅极330A上方的第奇数个金属层340A、360A均作为第一电容电极(如：阴极)，栅极330A上方的第偶数个金属层350A均作为第二电容电极(如：阳极)。第奇数个金属层340A、360A电性连接至第一源/漏极321A与第二源/漏极322A，第偶数个金属层350A电性连接至栅极330A。应了解到，前述的「电性连接」方式可采用接触插栓(contact)与/或穿孔(Via)结构来实现，但本发明不以此为限。
另一方面，电容300电性连接第一开关S11与第二开关S12(如：金氧半场效晶体管)。具体而言，第一开关S11的一端电性连接阳电极371，而第一开关S11的另一端电性连接第二电容电极(金属层350A)；第二开关S12的一端电性连接阴电极372及第一电容电极(金属层340A、360A)，而第二开关S12的另一端电性连接第二电容电极。
简而言之，第一开关S11与电容300串联，第二开关S12与电容300并联。通过控制第一、第二开关S11、S12的启闭，可程式化的调整堆叠式电容结构200的整体电容值的大小。举例来说，第一开关S11断路让一部分的电容300从整体电容中断开，第二开关S12导通让电容300被短路掉，以降低整体电容值，并且避免金氧半变容器的接点浮接(floating)。
或者，于一些实施例中，若无需可程式化的考量，亦可省略第一开关S11与/或第二开关S12，熟习此项技艺者应视当时需要弹性选择之。
另一方面，图1的堆叠式电容结构100的剖面结构，实质上亦相同或相似于如图3所示的剖面示意图，因此不再重复赘述之。
为了对图1的堆叠式电容结构100中堆叠电容器的金属层的平面布局方式做进一步阐述，请参照图4的金属层400。应了解到，在图4中第一金属条421～425与第二金属条441～445的数量仅为例示，并不限制本发明，举例来说，熟习此项技艺者可以减少第一、第二金属条的数量，以符合图1的堆叠式电容结构100的排列形式。
如图4所示，金属层400的图案包含多个梳状结构单元401～404，彼此呈对称排列。因此，金属层400可作为一种图案化地屏蔽结构。应了解到，对于电感性元件110而言，倘若采用非图案化的实心地屏蔽层会容易造成涡流效应，感应电流在实心的地屏蔽层上形成反向磁场，造成元件更大的损耗。
以梳状结构单元401为例，其包含第一金属连接件410、第一金属条421～425、第二金属连接件430与第二金属条441～445。
在结构上，第一金属连接件410连接第一金属条421～425，第一金属条421～425彼此间平行排布且均垂直于第一金属连接件410，第一金属条421～425的长度沿着第一金属连接件410的一端向另一端递减。相似地，第二金属连接件430连接第二金属条441～445，第二金属条441～445彼此间平行排布且均垂直于第二金属连接件430，第二金属条441～445的长度沿着第二金属连接件430的一端向另一端递减，第二金属条441～445与第一金属条421～425相互垂直地呈对称排列。
于梳状结构单元401中，多个第一金属条421～425中最长的第一金属条425与多个第二金属条441～445中最长的第二金属条445连接，而其余第一金属条421～424的末端与其余第二金属条441～444的末端互不相连。
为了方便说明各个梳状结构单元，以下将梳状结构单元401～404区分成第一梳状结构单元401、第二梳状结构单元402、第三梳状结构单元403与第四梳状结构单元404。第一、第三梳状结构单元401、403沿着第一对称轴491与第二、第四梳状结构单元402、404呈轴对称，第一、第二梳状结构单元401、402沿着第二对称轴492与第三、第四梳状结构单元403、404呈轴对称，第一、第二对称轴491、492相互垂直地交会于这些梳状结构单元401、402、403、404所包围的中心处。
于金属层400中，第一梳状结构单元401连接第二梳状结构单元402，第三梳状结构单元403连接第四梳状结构单元404，第二梳状结构单元402连接第四梳状结构单元404，第一梳状结构单元401与第三梳状结构单元403互不相连，以避免或降低感应电流在金属层400上的形成。
具体而言，第一梳状结构单元401中最长的第一、第二金属条425、445与第二梳状结构单元402中最长的第一、第二金属条425、445连接；相似地，第三梳状结构单元403中最长的第一、第二金属条425、445与第四梳状结构单元404中最长的第一、第二金属条连接425、445。第二梳状结构单元402中的第二金属连接件430与第四梳状结构单元404中的第二金属连接件430连接，但第一梳状结构单元401中的第二金属连接件430与第三梳状结构单元403中的第二金属连接件430互不相连。
另一方面，为了对图2的堆叠式电容结构200中堆叠电容器的金属层的平面布局方式做进一步阐述，请参照图5的金属层500。应了解到，在图5中金属条521～531的数量仅为例示，并不限制本发明，举例来说，熟习此项技艺者可以减少金属条的数量，以符合图2的堆叠式电容结构200的排列形式。
如图5所示，金属层500的图案包含多个梳状结构单元501～504，彼此呈对称排列(如：四重旋转对称)。因此，金属层500可作为一种图案化地屏蔽结构，以降低或避免涡流效应。
以梳状结构单元501为例，其包含金属条521～530与金属连接件510。在结构上，金属连接件510连接金属条521～530，金属条521～530彼此间平行排布，金属连接件510垂直于金属条521～531，金属条521～531的长度沿着金属连接件510的中央处向两侧递减。
于金属层500中，四个梳状结构单元501～504中每一者的最长的金属条521从其连接的金属连接件510的中央延伸至金属层500的图案的中心处590。梳状结构单元501～504中各个最长的金属条521于中心处590相互连接，而梳状结构单元501～504中其余金属条522～531的末端互不相连，以避免或降低感应电流在金属层500上的形成。
于一些实施例中，本发明可以将电容拆成数等分，同时供给不同电路使用，如一部分供给锁相回路滤波器(PLL Loop filter)，另一部分当作去耦电容器(decouplingcapacitor)。举例而言，梳状结构单元501～504之间可经由开关(如：金氧半场效晶体管)做连接，梳状结构单元401～404之间亦可经由开关做连接，透过开关的启闭进行可程式化的调整，熟习此项技艺者应视当时需要弹性选择之。
为了对堆叠式电容结构100中逐层的平面图案进行具体阐述，以下将搭配图6～10的实施例来做说明。
请同时参照图6、7，栅极701配置于阱区601的上方，栅极702配置于阱区602、611的上方，栅极703配置于阱区603、612、621的上方，栅极704配置于阱区604、613、622的上方，栅极705配置于阱区605、614的上方，栅极706配置于阱区606的上方。
图8～10分别绘示第一、第二、第三金属层800、900、1000。请同时参照图7～10，金属连接件830所连接的金属条841、843、845分别配置于栅极701、702、703的上方，金属连接件930所连接的金属条941、943、945分别配置于金属条841、843、845的上方，金属连接件1030所连接的金属条1041、1043、1045分别配置于金属条941、943、945的上方。
于图8～10中，不同金属层中的金属条两侧所延伸出来的图样不同，该图样供接触插栓与/或穿孔连接之用。另外，虽然图8～10中所绘示的每一金属条均为长条状结构，但此并不限制本发明，于一些实施例中，金属条可为梳状结构，熟习此项技艺者应视当时需要弹性选择之。
应了解到，一些现有作法仅使用金氧半电容器(MOS capacitor)的多晶硅栅极层来当图案化地屏蔽结构，但多晶硅寄生电阻太大，并无法达到最佳的地屏蔽效果，且此图案化电容的单位面积电容值仅局限于金氧半电容器本身，不敷实际使用。即使改用MOM电容器(MOM capacitor)结构来当作图案化地屏蔽，但仍然有单位面积的电容值不足的问题。
相较于上述现有作法，本发明的堆叠式电容结构100、200采用金氧半变容器(MOSVaractor)来组成图案化地屏蔽，金氧半变容器上方使用多个金属层来作为堆叠电容器以增加单位面积的电容值，且利用这些金属层来作为图案化地屏蔽可降低屏蔽结构本身的电阻值，大大降低上方电感性元件110、210耦合到基板310所造成的损耗，如此可进一步改善电感性元件110、210的品质因数；再者，本发明充分利用电感性元件110、210下方的面积来制作堆叠电容器，达到一举两得的功效。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (8)
1.一种堆叠式电容结构，包含：
一金氧半变容器，包含：
一基板，具有一阱区；
一栅极，位于该阱区上；以及
一第一源/漏极与一第二源/漏极，分别形成于该阱区中，位于该栅极的相对两侧；以及
一堆叠电容器，电性连接该金氧半变容器，其中该堆叠电容器包含多个金属层，彼此相间隔地堆叠于该栅极的上方，且位于一电感性元件的下方；
其中任一该金属层的图案包含多个梳状结构单元，呈对称排列，每一该梳状结构单元包含：
多个金属条，彼此间平行排布；以及
一金属连接件，连接该些金属条，其中该些金属条的长度沿着该金属连接件的中央处向两侧递减；
其中该些梳状结构单元的数量为四个，每一该梳状结构单元的该些金属条中最长的金属条从其连接的该金属连接件的中央延伸至该图案的中心处，且该些梳状结构单元中该些最长的金属条于该中心处连接，而该些梳状结构单元中的其余金属条的末端互不相连。
2.一种堆叠式电容结构，包含：
一金氧半变容器，包含：
一基板，具有一阱区；
一栅极，位于该阱区上；以及
一第一源/漏极与一第二源/漏极，分别形成于该阱区中，位于该栅极的相对两侧；以及
一堆叠电容器，电性连接该金氧半变容器，其中该堆叠电容器包含多个金属层，彼此相间隔地堆叠于该栅极的上方，且位于一电感性元件的下方；
其中任一该金属层的图案包含多个梳状结构单元，呈对称排列，每一该梳状结构单元包含：
多个第一金属条，彼此间平行排布；
一第一金属连接件，连接该些第一金属条，其中该些第一金属条的长度沿着该第一金属连接件的一端向另一端递减；
多个第二金属条，彼此间平行排布，与该些第一金属条相互垂直；以及
一第二金属连接件，连接该些第二金属条，与该第一金属连接件相互垂直，其中该些第二金属条的长度沿着该第二金属连接件的一端向另一端递减，该些第二金属条与该些第一金属条呈对称排列，
其中该些第一金属条中最长的第一金属条与该些第二金属条中最长的第二金属条连接，而该些第一、第二金属条中的其余金属条的末端互不相连。
3.如权利要求1或2所述的堆叠式电容结构，其中该第一源/漏极、该第二源/漏极与该阱区皆为同一导电型的半导体区域。
4.如权利要求1或2所述的堆叠式电容结构，其中该些金属层中在该栅极上方的第奇数个金属层均作为一第一电容电极，第偶数个金属层均作为一第二电容电极，且该第奇数个金属层电性连接至该第一源/漏极与该第二源/漏极，该第偶数个金属层电性连接至该栅极。
5.如权利要求4所述的堆叠式电容结构，还包含：
一第一开关，其一端电性连接一阳电极，而另一端电性连接该第二电容电极；以及
一第二开关，其一端电性连接一阴电极及该第一电容电极，而另一端电性连接该第二电容电极。
6.如权利要求2所述的堆叠式电容结构，其中该些梳状结构单元的数量为四个，区分为一第一梳状结构单元、一第二梳状结构单元、一第三梳状结构单元与一第四梳状结构单元，该第一、第三梳状结构单元沿着一第一对称轴与该第二、第四梳状结构单元呈轴对称，该第一、第二梳状结构单元沿着一第二对称轴与该第三、第四梳状结构单元呈轴对称，该第一、第二对称轴相互垂直地交会于该些梳状结构单元所包围的中心处。
7.如权利要求6所述的堆叠式电容结构，其中该第一梳状结构单元连接该第二梳状结构单元，该第三梳状结构单元连接该第四梳状结构单元，该第二梳状结构单元连接该第四梳状结构单元，该第一梳状结构单元与该第三梳状结构单元互不相连。
8.如权利要求7所述的堆叠式电容结构，其中该第一梳状结构单元中最长的该第一、第二金属条与该第二梳状结构单元中最长的该第一、第二金属条连接，第三梳状结构单元中最长的该第一、第二金属条与该第四梳状结构单元中最长的该第一、第二金属条连接，且该第二梳状结构单元中的该第二金属连接件与该第四梳状结构单元中的该第二金属连接件连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610633299.3A CN107689371B (zh) | 2016-08-04 | 2016-08-04 | 堆叠式电容结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610633299.3A CN107689371B (zh) | 2016-08-04 | 2016-08-04 | 堆叠式电容结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107689371A CN107689371A (zh) | 2018-02-13 |
| CN107689371B true CN107689371B (zh) | 2020-07-10 |
Family
ID=61150967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610633299.3A Active CN107689371B (zh) | 2016-08-04 | 2016-08-04 | 堆叠式电容结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107689371B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105023914A (zh) * | 2014-04-24 | 2015-11-04 | 瑞昱半导体股份有限公司 | 电感电容谐振电路的半导体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI296159B (en) * | 2004-07-06 | 2008-04-21 | Realtek Semiconductor Corp | Mos varactor and method for making the same |
| CN105575959B (zh) * | 2014-11-21 | 2018-06-15 | 威盛电子股份有限公司 | 集成电路装置 |
-
2016
- 2016-08-04 CN CN201610633299.3A patent/CN107689371B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105023914A (zh) * | 2014-04-24 | 2015-11-04 | 瑞昱半导体股份有限公司 | 电感电容谐振电路的半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107689371A (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI395240B (zh) | 積體半導體電感器及其形成方法與積體半導體濾波器 | |
| KR101268641B1 (ko) | 교번 층의 세그먼트를 구비하는 집적 커패시터 | |
| CN1826670B (zh) | 用于具有最小图案密度要求的半导体技术的电感和电容元件 | |
| US8836078B2 (en) | Vertically oriented inductor within interconnect structures and capacitor structure thereof | |
| US8791784B2 (en) | Vertically oriented semiconductor device and shielding structure thereof | |
| CN103794592B (zh) | 具有接地屏蔽结构的半导体器件 | |
| TWI579869B (zh) | 積體電感／變壓器的屏蔽結構 | |
| US8003529B2 (en) | Method of fabrication an integrated circuit | |
| JP2006511068A (ja) | プレーナ誘導性コンポーネント及びプレーナインダクタコンポーネントを有する集積回路 | |
| US8951812B2 (en) | Vertically oriented semiconductor device and shielding structure thereof | |
| CN104241242B (zh) | 接地屏蔽结构及半导体器件 | |
| JPH08241962A (ja) | 高周波回路用誘導子 | |
| CN104218020A (zh) | 接地屏蔽结构及半导体器件 | |
| CN107154425A (zh) | 半导体装置 | |
| KR20030017746A (ko) | 병렬 분기 구조의 나선형 인덕터 | |
| KR101138682B1 (ko) | 이상기 및 이를 구비한 반도체 장치 | |
| TW201541598A (zh) | 具有電感電容諧振電路之半導體裝置 | |
| CN110349936B (zh) | 基于tsv垂直开关的惠斯通电桥可变电感器 | |
| KR20060115229A (ko) | 복수의 코일 레이어를 갖는 인덕터 | |
| US20080237792A1 (en) | Semiconductor capacitor structure and layout pattern thereof | |
| US20160204191A1 (en) | Concentric capacitor structure | |
| CN107689371B (zh) | 堆叠式电容结构 | |
| CN106887410A (zh) | 制造开关电容式dc-dc转换器的方法 | |
| TWI617005B (zh) | 積體電路裝置 | |
| CN106783808A (zh) | 高q因子电感器结构和包括其的rf集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |