CN110349936B - 基于tsv垂直开关的惠斯通电桥可变电感器 - Google Patents

基于tsv垂直开关的惠斯通电桥可变电感器 Download PDF

Info

Publication number
CN110349936B
CN110349936B CN201910574745.1A CN201910574745A CN110349936B CN 110349936 B CN110349936 B CN 110349936B CN 201910574745 A CN201910574745 A CN 201910574745A CN 110349936 B CN110349936 B CN 110349936B
Authority
CN
China
Prior art keywords
tsvb
tsvc
tsva
tsvd
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910574745.1A
Other languages
English (en)
Other versions
CN110349936A (zh
Inventor
王凤娟
任睿楠
余宁梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201910574745.1A priority Critical patent/CN110349936B/zh
Publication of CN110349936A publication Critical patent/CN110349936A/zh
Application granted granted Critical
Publication of CN110349936B publication Critical patent/CN110349936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于TSV垂直开关的惠斯通电桥可变电感器，包括顶部介质层a、中间硅衬底层和底部介质层b，硅衬底层中央设置有TSV垂直开关，TSV垂直开关具有漏极、栅极和源极，通过给栅极‑源极和漏极‑源极加不同的电压，可控制TSV垂直开关的通断，TSV垂直开关相对两侧的硅衬底层上分别设置有两排交错的硅通孔阵列，四排硅通孔通过金属线交替连接形成惠斯通电桥的四个桥臂，分别为电感L1、电感L2、电感L3和电感L4，电感L2和电感L3的一侧通过顶部金属线h相连通，电感L2和电感L3的另一侧通过顶部金属线i相连通，金属线h上引出有电感器输入端，金属线i上引出有电感器输出端。

Description

基于TSV垂直开关的惠斯通电桥可变电感器
技术领域
本发明属于微电子器件技术领域，具体涉及一种基于TSV垂直开关的惠斯通电桥可变电感器。
背景技术
惠斯登桥(英语：Wheatstone bridge，又称惠斯同电桥、惠斯通电桥)是一种测量工具。它用来精确测量未知电阻器的电阻值，其原理和原始的电位计相近。有一个不知电阻值的电阻，和已知电阻的可变电阻器、电阻和电阻。在一个电路内，将和串联，和串联，再将这两个串联的电路并联，在和之间的电线中点跟在和之间的电线中点接驳上一条电线，在这条电线上放置检流计。当时，将没有电流通过中间的电线。由于是否有电流经过是十分敏感的，惠斯登桥可以获取颇精确的测量。
电感器具有抑制电磁波干扰、阻流、滤波、筛选信号、过滤噪声、稳定电流等作用，广泛应用在模拟、射频和微波电路中，是一种重要的无源器件。传统的片上电感器采用平面螺旋结构，不仅占用芯片面积大，而且损耗高，品质因数的提高难度较大，逐渐无法适应集成电路的发展。在三维集成电路中，硅通孔制作在不同层晶片之间，实现了晶片间的垂直互连，同时硅通孔还被用于制作无源器件电感、电容。基于TSV的三维电感器，不仅解决了二维平面电感器发展过程中遇到的问题，而且比二维电感器具有更好的性能。然而目前的三维电感器电感值不可调，不能满足三维集成电路可调谐可配置的发展需求。
发明内容
本发明的目的是提供一种基于TSV垂直开关的惠斯通电桥可变电感器，解决了现有三维电感器的电感值不可调的问题。
本发明所采用的技术方案是，一种基于TSV垂直开关的惠斯通电桥可变电感器，包括顶部介质层a、中间硅衬底层和底部介质层b，硅衬底层中央设置有TSV垂直开关，TSV垂直开关具有漏极、栅极和源极，通过给栅极-源极和漏极-源极加不同的电压，可控制TSV垂直开关的通断，TSV垂直开关相对两侧的硅衬底层上分别设置有两排交错的硅通孔阵列，四排硅通孔通过金属线交替连接形成惠斯通电桥的四个桥臂，分别为电感L1、电感L2、电感L3和电感L4，电感L2和电感L3的一侧通过顶部金属线h相连通，电感L2和电感L3的另一侧通过顶部金属线i相连通，金属线h上引出有电感器输入端，金属线i上引出有电感器输出端。
本发明的技术特征还在于，
其中，TSV垂直开关包括硅通孔a，硅通孔a内部从内向外依次设置有金属柱和绝缘层，金属柱为栅极，靠近硅通孔两端端部的介质层外分别设置有n型参杂区，n型参杂区端面上设置有金属层，顶部金属层为漏极，底部金属层为源极，漏极引出有电极一，源极引出有电极二，栅极引出有电极三。
每个硅通孔从内到外依次填充有金属柱和绝缘层。
四排硅通孔中，最外侧的两排硅通孔相互对称，内侧的两排硅通孔相互对称，内侧与外侧的硅通孔交替排列。
最外侧的两排硅通孔，每排各有九个硅通孔，第一排依次为TSVa0、TSVa1、TSVa2、TSVa3、TSVa4、TSVa5、TSVa6、TSVa7和TSVa8，第二排依次为TSVd0、TSVd1、TSVd2、TSVd3、TSVd4、TSVd5、TSVd6、TSVd7和TSVd8。
内侧的两排硅通孔，每排各有十个硅通孔，第一排依次为TSVb0、TSVb1、TSVb2、TSVb3、TSVb4、TSVb5、TSVb6、TSVb7、TSVb8和TSVb9，第二排依次为TSVc0、TSVc1、TSVc2、TSVc3、TSVc4、TSVc5、TSVc6、TSVc7、TSVc8和TSVc9。
外侧硅通孔顶部与相邻内侧硅通孔顶部通过金属线a连通，其中TSVa0与TSVb0相连，TSVa1与TSVb1相连，TSVa2与TSVb2相连，TSVa3与TSVb3相连，TSVa4与TSVb4相连，TSVa5与TSVb5相连，TSVa6与TSVb6相连，TSVa7与TSVb7相连，TSVa8与TSVb8相连，TSVd0与TSVc1相连，TSVd1与TSVc2相连，TSVd2与TSVc3相连，TSVd3与TSVc4相连，TSVd4与TSVc5相连，TSVd5与TSVc6相连，TSVd6与TSVc7相连，TSVd7与TSVc8相连，TSVd8与TSVc9相连。
外侧硅通孔底部与相邻内侧硅通孔底部通过金属线b连通，其中TSVa0与TSVb1相连，TSVa1与TSVb2相连，TSVa2与TSVb3相连，TSVa3与TSVb4相连，TSVa4与TSVb5相连，TSVa5与TSVb6相连，TSVa6与TSVb7相连，TSVa7与TSVb8相连，TSVa8与TSVb9相连，TSVd0与TSVc0相连，TSVd1与TSVc1相连，TSVd2与TSVc2相连，TSVd3与TSVc3相连，TSVd4与TSVc4相连，TSVd5与TSVc5相连，TSVd6与TSVc6相连，TSVd7与TSVc7相连，TSVd8与TSVc8相连。
TSVb9与TSVc9通过顶部金属线h相连，TSVb0与TSVc0通过顶部金属线i相连。
TSVb5顶部与漏极端子通过金属线c相连通，TSVc4底部与源极端子通过金属线d相连通。
本发明的有益效果在于，
(1)本发明电感器中采用TSV垂直开关，通过给TSV垂直开关栅极-源极和漏极-源极加不同的电压，可以实现对源极和漏极之间导电沟道的控制，即能够通过外加电压控制TSV垂直开关的导通与关断，TSV垂直开关的导通与关断，会改变该电感器的电感值，使得同一电感器在不同情况下能够具有不同的电感值，满足了三维集成电路可调谐可配置的发展需求；
(2)本发明电感器中采用TSV垂直开关，而不是平面MOS开关，节约了电感器的体积和制作成本；
(3)本发明电感器中惠斯通电桥的四个桥臂：电感L1、L2、L3、L4为三维结构，与传统的二维平面螺旋电感相比，占用芯片面积小，损耗低；
(4)本发明电感器的电感值可通过调节TSV垂直开关的通断来控制，使用灵活，并且节约了制作成本，提高了器件的利用率。
附图说明
图1是本发明基于TSV垂直开关的惠斯通电桥可变电感器结构示意图；
图2是本发明基于TSV垂直开关的惠斯通电桥可变电感器的剖视图；
图3是本发明电感器中TSV垂直开关的放大结构示意图；
图4是本发明电感器中TSV垂直开关的顶部结构示意图。
图中，1.介质层a，2.硅衬底层，3.介质层b，4.TSV垂直开关，5.电极一，6.电极二，7.电极三，8.电感器输入端，9.电感器输出端，10.TSVa0，11.TSVa1，12.TSVa2，13.TSVa3，14.TSVa4，15.TSVa5，16.TSVa6，17.TSVa7，18.TSVa8，20.TSVb0，21.TSVb1，22.TSVb2，23.TSVb3，24.TSVb4，25.TSVb5，26.TSVb6，27.TSVb7，28.TSVb8，29.TSVb9，30.TSVc0，31.TSVc1，32.TSVc2，33.TSVc3，34.TSVc4，35.TSVc5，36.TSVc6，37.TSVc7，38.TSVc8，39.TSVc9，40.TSVd0，41.TSVd1，42.TSVd2，43.TSVd3，44.TSVd4，45.TSVd5，46.TSVd6，47.TSVd7，48.TSVd8，101.金属线a，102.金属线b，103.金属线c，104.金属线d，105.金属线i，106.金属线h，4-1.金属柱，4-2.绝缘层，4-3.n型参杂区，4-4.金属层。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步的详细说明。
本发明一种基于TSV垂直开关的惠斯通电桥可变电感器，参照图1和图2，包括顶部介质层a1、中间硅衬底层2和底部介质层b3，硅衬底层2中央设置有TSV垂直开关4，TSV垂直开关4具有漏极、栅极和源极，通过给栅极-源极和漏极-源极加不同的电压，可控制TSV垂直开关4的通断，TSV垂直开关4相对两侧的硅衬底层2上分别设置有两排交错的硅通孔阵列，四排硅通孔通过金属线交替连接形成惠斯通电桥的四个桥臂，分别为电感L1、电感L2、电感L3和电感L4，电感L2和电感L3的一侧通过顶部金属线h相连通，电感L2和电感L3的另一侧通过顶部金属线i相连通，金属线h上引出有电感器输入端8，金属线i上引出有电感器输出端9。
参见图3和图4，TSV垂直开关4包括硅通孔a，硅通孔a内部从内向外依次设置有金属柱4-1和绝缘层4-2，金属柱4-1为栅极，靠近硅通孔两端端部的介质层外分别设置有n型参杂区4-3，n型参杂区端面上设置有金属层4-4，金属层外侧的硅衬底端面上设置有二氧化硅层，顶部金属层4-4为漏极，底部金属层4-4为源极，漏极引出有电极一5，源极引出有电极二6，栅极引出有电极三7。
每个硅通孔从内到外依次填充有金属柱和绝缘层。
四排硅通孔中，最外侧的两排硅通孔相互对称，内侧的两排硅通孔相互对称，内侧与外侧的硅通孔交替排列。
最外侧的两排硅通孔，每排各有九个硅通孔，第一排依次为TSVa010、TSVa111、TSVa212、TSVa313、TSVa414、TSVa515、TSVa616、TSVa717和TSVa818，第二排依次为TSVd040、TSVd141、TSVd242、TSVd343、TSVd444、TSVd545、TSVd646、TSVd747和TSVd848。
内侧的两排硅通孔，每排各有十个硅通孔，第一排依次为TSVb020、TSVb121、TSVb222、TSVb323、TSVb424、TSVb525、TSVb626、TSVb727、TSVb828和TSVb929，第二排依次为TSVc030、TSVc131、TSVc232、TSVc333、TSVc434、TSVc535、TSVc636、TSVc737、TSVc838和TSVc939。
外侧硅通孔顶部与相邻内侧硅通孔顶部通过金属线a101连通，其中TSVa010与TSVb020相连，TSVa111与TSVb121相连，TSVa212与TSVb222相连，TSVa313与TSVb323相连，TSVa414与TSVb424相连，
TSVa515与TSVb525相连，TSVa616与TSVb626相连，TSVa717与TSVb727相连，TSVa818与TSVb828相连，TSVd040与TSVc131相连，TSVd141与TSVc232相连，TSVd242与TSVc333相连，TSVd343与TSVc434相连，
TSVd444与TSVc535相连，TSVd545与TSVc636相连，TSVd646与TSVc737相连，TSVd747与TSVc838相连，TSVd848与TSVc939相连。
外侧硅通孔底部与相邻内侧硅通孔底部通过金属线b102连通，其中TSVa010与TSVb121相连，TSVa111与TSVb222相连，TSVa212与TSVb323相连，TSVa313与TSVb424相连，TSVa414与TSVb525相连，TSVa515与TSVb626相连，TSVa616与TSVb727相连，TSVa717与TSVb828相连，TSVa818与TSVb929相连，TSVd040与TSVc030相连，TSVd141与TSVc131相连，TSVd242与TSVc232相连，TSVd343与TSVc333相连，TSVd444与TSVc434相连，TSVd545与TSVc535相连，TSVd646与TSVc636相连，TSVd747与TSVc737相连，TSVd848与TSVc838相连。
TSVb929与TSVc939通过顶部金属线h106相连，TSVb020与TSVc030通过顶部金属线i105相连。
TSVb525顶部与漏极端子通过金属线c103相连通，TSVc434底部与源极端子通过金属线d104相连通。
使用本发明基于TSV垂直开关的惠斯通电桥可变电感器时，通过给TSV垂直开关的栅极-源极和漏极-源极加不同的电压，可以实现对源极和漏极之间导电沟道的控制，进而控制TSV垂直开关的导通和关断。
TSV垂直开关采用增强型NMOS结构，栅压为零时，漏极与源极之间是两个反向串联的PN结，没有导电沟道，开关处于关断状态。只有通过栅压的电场感应，使栅极周围的硅片表面反型，才会在漏源之间形成沟道。当栅极加上电压，栅极周围的硅片表面感应出电子，电压达到某一值时，表面出现反型层，此时的电压称为阈值电压，N沟道增强型MOS管的阈值电压大于零。当栅极-源极电压小于阈值电压时，MOS管工作在截至区，无导电沟道，开关处于关断状态；当栅极-源极电压大于阈值电压，漏极-源极电压大于零小于栅极-源极电压减阈值电压时，MOS管工作在可变电阻区，有导电沟道且未夹断，此时开关处于导通状态；当栅极-源极电压大于阈值电压，漏极-源极电压大于栅极-源极电压减阈值电压时，MOS管工作在恒流区，有沟道且沟道出现夹断，此时开关处于导通状态。
当本发明电感器中TSV垂直开关断开时，电感器输入端与输出端之间的总电感为Ltot1＝(L1+L3)||(L2+L4)；当本发明电感器中TSV垂直开关导通时，电感器输入端与输出端之间的总电感为Ltot2＝L1||L2+L3||L4，例如当L1＝2×10-8H,L2＝3×10-8H,L3＝4×10-8H,L4＝5×10-8H时，Ltot1＝(L1×L3)/(L1+L3)＝2×10-8H,Ltot2＝3.4×10-8H。其中，L1、L2、L3和L4的电感值受电感的匝数、衬底的电阻率、TSV的高度和半径等诸多因素影响,可以通过对具体工艺参数的设计，实现所需电感值。从而使得同一电感器在不同情况下能够具有两种不同的电感值，这不仅使电感器的使用更加灵活，并且节约了制作成本，提高了器件的利用率。

Claims (8)

1.一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，包括顶部介质层a(1)、中间硅衬底层(2)和底部介质层b(3)，所述硅衬底层(2)中央设置有TSV垂直开关(4)，TSV垂直开关(4)具有漏极、栅极和源极，通过给栅极-源极和漏极-源极加不同的电压，可控制TSV垂直开关(4)的通断，TSV垂直开关(4)相对两侧的硅衬底层(2)上分别设置有两排交错的硅通孔阵列，四排硅通孔通过金属线交替连接形成惠斯通电桥的四个桥臂，分别为电感L1、电感L2、电感L3和电感L4，电感L2和电感L3的一侧通过顶部金属线h相连通，电感L2和电感L3的另一侧通过顶部金属线i相连通，金属线h上引出有电感器输入端(8)，金属线i上引出有电感器输出端(9)；
所述TSV垂直开关(4)包括硅通孔a，硅通孔a内部从内向外依次设置有金属柱(4-1)和绝缘层(4-2)，金属柱(4-1)为栅极，靠近硅通孔两端端部的介质层外分别设置有n型参杂区(4-3)，n型参杂区端面上设置有金属层(4-4)，顶部金属层(4-4)为漏极，底部金属层(4-4)为源极，漏极引出有电极一(5)，源极引出有电极二(6)，栅极引出有电极三(7)，所述每个硅通孔从内到外依次填充有金属柱和绝缘层。
2.根据权利要求1所述的一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，所述四排硅通孔中，最外侧的两排硅通孔相互对称，内侧的两排硅通孔相互对称，内侧与外侧的硅通孔交替排列。
3.根据权利要求2所述的一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，所述最外侧的两排硅通孔，每排各有九个硅通孔，第一排依次为TSVa0(10)、TSVa1(11)、TSVa2(12)、TSVa3(13)、TSVa4(14)、TSVa5(15)、TSVa6(16)、TSVa7(17)和TSVa8(18)，第二排依次为TSVd0(40)、TSVd1(41)、TSVd2(42)、TSVd3(43)、TSVd4(44)、TSVd5(45)、TSVd6(46)、TSVd7(47)和TSVd8(48)。
4.根据权利要求3所述的一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，所述内侧的两排硅通孔，每排各有十个硅通孔，第一排依次为TSVb0(20)、TSVb1(21)、TSVb2(22)、TSVb3(23)、TSVb4(24)、TSVb5(25)、TSVb6(26)、TSVb7(27)、TSVb8(28)和TSVb9(29)，第二排依次为TSVc0(30)、TSVc1(31)、TSVc2(32)、TSVc3(33)、TSVc4(34)、TSVc5(35)、TSVc6(36)、TSVc7(37)、TSVc8(38)和TSVc9(39)。
5.根据权利要求4所述的一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，所述外侧硅通孔顶部与相邻内侧硅通孔顶部通过金属线a(101)连通，其中TSVa0(10)与TSVb0(20)相连，TSVa1(11)与TSVb1(21)相连，TSVa2(12)与TSVb2(22)相连，TSVa3(13)与TSVb3(23)相连，TSVa4(14)与TSVb4(24)相连，TSVa5(15)与TSVb5(25)相连，TSVa6(16)与TSVb6(26)相连，TSVa7(17)与TSVb7(27)相连，TSVa8(18)与TSVb8(28)相连，TSVd0(40)与TSVc1(31)相连，TSVd1(41)与TSVc2(32)相连，TSVd2(42)与TSVc3(33)相连，TSVd3(43)与TSVc4(34)相连，TSVd4(44)与TSVc5(35)相连，TSVd5(45)与TSVc6(36)相连，TSVd6(46)与TSVc7(37)相连，TSVd7(47)与TSVc8(38)相连，TSVd8(48)与TSVc9(39)相连。
6.根据权利要求5所述的一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，所述外侧硅通孔底部与相邻内侧硅通孔底部通过金属线b(102)连通，其中TSVa0(10)与TSVb1(21)相连，TSVa1(11)与TSVb2(22)相连，TSVa2(12)与TSVb3(23)相连，TSVa3(13)与TSVb4(24)相连，TSVa4(14)与TSVb5(25)相连，TSVa5(15)与TSVb6(26)相连，TSVa6(16)与TSVb7(27)相连，TSVa7(17)与TSVb8(28)相连，TSVa8(18)与TSVb9(29)相连，TSVd0(40)与TSVc0(30)相连，TSVd1(41)与TSVc1(31)相连，TSVd2(42)与TSVc2(32)相连，TSVd3(43)与TSVc3(33)相连，TSVd4(44)与TSVc4(34)相连，TSVd5(45)与TSVc5(35)相连，TSVd6(46)与TSVc6(36)相连，TSVd7(47)与TSVc7(37)相连，TSVd8(48)与TSVc8(38)相连。
7.根据权利要求6所述的一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，所述TSVb9(29)与TSVc9(39)通过顶部金属线h(106)相连，所述TSVb0(20)与TSVc0(30)通过顶部金属线i(105)相连。
8.根据权利要求7所述的一种基于TSV垂直开关的惠斯通电桥可变电感器，其特征在于，所述TSVb5(25)顶部与漏极端子通过金属线c(103)相连通，所述TSVc4(34)底部与源极端子通过金属线d(104)相连通。
CN201910574745.1A 2019-06-28 2019-06-28 基于tsv垂直开关的惠斯通电桥可变电感器 Active CN110349936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910574745.1A CN110349936B (zh) 2019-06-28 2019-06-28 基于tsv垂直开关的惠斯通电桥可变电感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910574745.1A CN110349936B (zh) 2019-06-28 2019-06-28 基于tsv垂直开关的惠斯通电桥可变电感器

Publications (2)

Publication Number Publication Date
CN110349936A CN110349936A (zh) 2019-10-18
CN110349936B true CN110349936B (zh) 2021-06-15

Family

ID=68177151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910574745.1A Active CN110349936B (zh) 2019-06-28 2019-06-28 基于tsv垂直开关的惠斯通电桥可变电感器

Country Status (1)

Country Link
CN (1) CN110349936B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466839B (zh) * 2020-11-24 2022-08-02 复旦大学 一种锗硅-硅通孔结构及其制备方法
CN113162550B (zh) * 2021-03-09 2023-09-08 西安理工大学 一种基于tsv变容管的压控振荡器
CN113162549B (zh) * 2021-03-09 2023-07-18 西安理工大学 一种基于tsv垂直开关的压控振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898302A (en) * 1997-11-25 1999-04-27 Cleveland State University Residual stress measurements in metal objects using four coils
CN109585415A (zh) * 2018-11-12 2019-04-05 西安理工大学 一种基于tsv的环式螺旋电感器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529046B (en) * 2001-12-28 2003-04-21 Winbond Electronics Corp Inductance device using an enclosed magnetic flux pattern to improve magnetic permeability and electric conductivity and its manufacturing method
US20090085155A1 (en) * 2007-09-28 2009-04-02 Bailey Mark J Method and apparatus for package-to-board impedance matching for high speed integrated circuits
US8823090B2 (en) * 2011-02-17 2014-09-02 International Business Machines Corporation Field-effect transistor and method of creating same
US10128325B2 (en) * 2014-03-26 2018-11-13 Wafertech, Llc Inductor structures for integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898302A (en) * 1997-11-25 1999-04-27 Cleveland State University Residual stress measurements in metal objects using four coils
CN109585415A (zh) * 2018-11-12 2019-04-05 西安理工大学 一种基于tsv的环式螺旋电感器

Also Published As

Publication number Publication date
CN110349936A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN110349936B (zh) 基于tsv垂直开关的惠斯通电桥可变电感器
EP2751818B1 (en) Rf mems isolation, series and shunt dvc, and small mems
US9899982B2 (en) On-chip electromagnetic bandgap (EBG) structure for noise suppression
EP3288074A1 (en) Transistor with shield structure, packaged device, and method of manufacture
US8362589B2 (en) Integrated capacitor with cabled plates
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
US9633940B2 (en) Structure and method for a high-K transformer with capacitive coupling
CN207116422U (zh) 带屏蔽结构的集成电路
WO2007042850A1 (en) Insulated gate field-effet transistor having a dummy gate
US9000561B2 (en) Patterned ground shield structures and semiconductor devices
US10147686B1 (en) Transistor with shield structure, packaged device, and method of manufacture
TW201640641A (zh) 針對在高電阻絕緣體覆矽的基板上之射頻積體電路中的漏泄、耗損和非線性緩解的隔離方法
CN102224565A (zh) 具有十字元件阵列的整合电容器
CN104409503B (zh) 多叉指栅极结构mosfet的版图设计
CN105575945A (zh) 一种mom电容及其制作方法
CN103915491A (zh) 化合物半导体静电保护元件
TWI707480B (zh) 電容結構
CN106783808A (zh) 高q因子电感器结构和包括其的rf集成电路
CN107431042A (zh) 具有片上噪声保护电路的半导体芯片
KR101395584B1 (ko) Ｍｉｍ 기반 디커플링 커패시터들을 구현하는 결함 면역 기술
CN104409441A (zh) 运用多导体硅通孔的三维螺线管式电感与变压器结构
US9853169B1 (en) Stacked capacitor structure
CN107946279B (zh) 调节电感结构感值的方法
EP3261120B1 (en) Semiconductor switch device
CN104409458B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant