CN106783808A - 高q因子电感器结构和包括其的rf集成电路 - Google Patents

高q因子电感器结构和包括其的rf集成电路 Download PDF

Info

Publication number
CN106783808A
CN106783808A CN201610392789.9A CN201610392789A CN106783808A CN 106783808 A CN106783808 A CN 106783808A CN 201610392789 A CN201610392789 A CN 201610392789A CN 106783808 A CN106783808 A CN 106783808A
Authority
CN
China
Prior art keywords
metal wire
hole
time
inductor
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610392789.9A
Other languages
English (en)
Inventor
崔祯训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106783808A publication Critical patent/CN106783808A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers

Abstract

提供了高Q因子电感器结构和包括其的RF集成电路。电感器结构包括：电感线，设置在绝缘层之上；上金属线，设置在绝缘层之上，并且与电感线间隔预定距离；第一下金属线和第二下金属线，第一下金属线和第二下金属线均设置在绝缘层中，并且在垂直方向上位于彼此不同的水平；下通孔，将第一下金属线耦接至第二下金属线；第一上通孔，将第二下金属线耦接至电感线；以及第二上通孔，将第二下金属线耦接至上金属线。

Description

高Q因子电感器结构和包括其的RF集成电路
相关申请的交叉引用
本申请要求2015年11月23日提交的申请号为10-2015-0163848的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各种实施例涉及电感器结构和包括该电感器结构的RF集成电路，更具体地，涉及高Q因子电感器结构和包括该高Q因子电感器结构的RF集成电路。
背景技术
近来，随着便携式通信技术的发展，已经积极地利用硅互补金属氧化物(CMOS)技术来实行RF集成电路的发展。已经通过CMOS工艺的小型化和MOS器件的高性能来很大程度地改善了RF集成电路的整体性能。然而，在仅通过依赖于MOS器件的高性能来改善RF集成电路的整体性能上存在限制。这是因为在RF集成电路中包括若干模拟无源器件(诸如，芯片上电感器件)。
电感器可以通过其电感值和质量因子(Q因子)来表征。电感值取决于诸如导线的长度和圈数的参数。Q因子取决于导线的电阻值。即，Q因子随着导线的电阻值的减小而增大。然而，具有单层导线的标准电感器由于用于将导线的端部与另一导电层耦接的下导电层的高电阻值而示出低Q因子。
发明内容
各种实施例针对高Q因子电感器结构和包括其的RF集成电路。根据一个实施例，一种电感器结构包括：电感线，设置在绝缘层之上；上金属线，设置在绝缘层之上，并且与电感线间隔预定距离；第一下金属线和第二下金属线，第一下金属线和第二下金属线均设置在绝缘层中，并且在垂直方向上位于彼此不同的水平；下通孔，将第一下金属线耦接至第二下金属线；第一上通孔，将第二下金属线耦接至电感线；以及第二上通孔，将第二下金属线耦接至上金属线。
根据另一个实施例，一种电感器结构包括：电感线，设置在绝缘层之上；上金属线，设置在绝缘层之上，并且与电感线间隔预定距离；第一下金属线、第二下金属线和第三下金属线，第一下金属线、第二下金属线和第三下金属线设置在绝缘层中，并且在垂直方向上位于彼此不同的水平；第一水平下通孔，将第一下金属线耦接至第二下金属线；第二水平下通孔，将第二下金属线耦接至第三下金属线；第一上通孔，将第三下金属线耦接至电感线；以及第二上通孔，将第三下金属线耦接至上金属线。
根据另一个实施例，一种RF集成电路包括：衬底，包括第一区和第二区；电感器结构，设置在第一区的衬底之上；半导体器件，设置在第二区的衬底之上；以及导线结构，将电感器结构耦接至半导体器件。电感器结构包括：电感线，设置在第一区的衬底之上；上金属线，设置在第一区的衬底之上，并且与电感线间隔预定距离；多个下金属线，所述多个下金属线在垂直方向上位于彼此不同的水平，其中，所述多个下金属线包括最上面的下金属线，最上面的下金属线在所述多个下金属线之中位于最高水平；下通孔，将所述多个下金属线彼此耦接；第一上通孔，将最上面的下金属线耦接至电感线；以及第二上通孔，将最上面的下金属线耦接至上金属线。
附图说明
鉴于附图和所附具体描述，本发明的各种实施例将变得更加明显，其中：
图1为图示根据一个示例性实施例的电感器结构的俯视图；
图2为沿着图1中的I-I’线截取的截面图；
图3为图示图2的电感器结构的等效电阻值的电路图；
图4为沿着图1中的I-I’线截取的截面图；以及
图5为图示根据一个示例性实施例的RF集成电路的截面图。
具体实施方式
在实施例的以下描述中，将理解的是，术语“第一”和“第二”旨在识别元件，而不用于仅限定元件本身或者意味着特定的顺序。另外，当一个元件被称为在另一个元件“上”、“之上”、“以上”、“之下”或者“下方”时，其旨在意味着相对位置关系，而不用于限制该元件直接接触另一元件或者在它们之间存在至少一个中间元件的某些情况。因此，在本文中使用的诸如“上”、“之上”、“以上”、“之下”“下方”、“以下”等的术语仅出于描述特定实施例的目的，并非旨在限制本公开的范围。另外，当一个元件被称为“连接”或者“耦接”至另一个元件时，该元件可以直接电气或机械地连接或耦接至另一个元件，或者可以通过替代它们之间的另一个元件来形成连接关系或者耦接关系。
图1为图示根据一个示例性实施例的电感器结构100的俯视图。图2为图示沿着图1中的线I-I’截取的电感器结构100的截面图。
参见图1和图2，电感器结构100包括设置在绝缘层110上的电感线120。电感线120可以由金属线形成，并且在从顶部观看时具有螺旋的多边形形状。电感线120具有平面结构。因此，电感线120的下表面直接接触绝缘层110的上表面。电感线120包括对应于电感器的两个端子的第一端部121和第二端部122。第一端部121和第二端部122可以是相反的端部，并且分别位于螺旋形状的电感线120的内部和外部。
电感线120具有标准的电感器结构，即，八边形形状。电感线120可以形成为条纹环路形状。电感线120的轮廓可以形成圆形、正方形或者六边形。电感线120可以具有采用图案接地屏蔽(PGS)的电感器结构，该电感器结构抑制了在具有大约1-3Ω的非常低的电阻率的一般硅衬底中产生的涡电流。电感线120可以具有能够在给定区域中实现较高电感值的层叠电感器结构。电感线120可以具有多层电感器结构，该多层电感器结构通过将平行的两个金属层连接而具有增加的金属层的有效厚度。
上金属线130设置在绝缘层110上。上金属线130在水平方向上与电感线120间隔预定距离。电感线120和上金属线130通过设置在绝缘层110中的连接结构180而彼此电耦接。连接结构180包括设置在绝缘层110中的第一下金属线140和第二下金属线150。
第一下金属线140和第二下金属线150完全掩埋在绝缘层110中。即，第一下金属线140的下表面与绝缘层的下表面间隔开，并且第二下金属线150的上表面与绝缘层110的上表面间隔开。第一下金属线140和第二下金属线150在垂直方向上彼此间隔开。在一个实施例中，第一下金属线140和第二下金属线150可以在垂直方向上彼此重叠。
第一下金属线140的两端和第二下金属线150的两端可以在垂直方向上彼此对齐。第一下金属线140的一端部和第二下金属线150的一端部可以与电感线120的第一端部121在垂直方向上对齐。第一下金属线140的另一端部和第二下金属线150的另一端部可以与上金属线130的一端部在垂直方向上对齐。
下通孔160设置在第一下金属线140与第二下金属线150之间。下通孔160设置在绝缘层110中。下通孔160包括第一下通孔161和第二下通孔162。第一下通孔161设置在第一下金属线140的一端部的上表面与第二下金属线150的一端部的下表面之间。即，第一下通孔161的下表面和上表面分别直接接触第一下金属线140的一端部的上表面和第二下金属线150的一端部的下表面。
第二下通孔162设置在第一下金属线140的另一端部的上表面与第二下金属线150的另一端部的下表面之间。即，第二下通孔162的下表面和上表面分别直接接触第一下金属线140的另一端部的上表面和第二下金属线150的另一端部的下表面。下通孔160将第一下金属线140电耦接至第二下金属线150。
第一上通孔171设置在第二下金属线150的一端部的上表面与电感线120的第一端部121的下表面之间。第一上通孔171设置在绝缘层110中。第一上通孔171的下表面和上表面分别直接接触第二下金属线150的一端部的上表面和电感线120的第一端部121的下表面。
第二上通孔172设置在第二下金属线150的另一端部的上表面与上金属线130的一端部的下表面之间。第二上通孔172设置在绝缘层110中。第二上通孔172的下表面和上表面分别直接接触第二下金属线150的另一端部的上表面和上金属线130的一端部的下表面。
第一上通孔171和第二上通孔172分别将第二下金属线150电耦接至电感线120和上金属线130。第一下通孔161可以与第一上通孔171在垂直方向上对齐，以及第二下通孔162可以与第二上通孔172在垂直方向上对齐。
图3为图示图2的电感器结构的等效电阻值的电路图。参见图3和图2，当电感线120的接触第一上通孔171的第一端部121被设定为第一端子，且上金属线130的接触第二上通孔172的一端部被设定为第二端子时，在第一端子与第二端子之间形成由第一下金属线140、第二下金属线150、第一下通孔161、第二下通孔162、第一上通孔171以及第二上通孔172组成的电阻部件。
具有第一上通孔171的第一电阻值R1的第一电阻器210、具有第二上通孔172的第二电阻值R2的第二电阻器220以及具有第二下金属线150的第三电阻值R3的第三电阻器230彼此串联连接在第一端子与第二端子之间。具有第一下通孔161的第四电阻值R4的第四电阻器240、具有第二下通孔162的第五电阻值R5的第五电阻器250以及具有第一下金属线140的第六电阻值R6的第六电阻器260彼此串联连接在第一节点与第二节点之间。第一节点和第二节点可以为第三电阻器230的两个端子。串联连接的电阻器240至260具有总电阻值R4+R5+R6，其为第四电阻值R4、第五电阻值R5和第六电阻值R6的总和。串联连接的电阻器240至260具有总电阻值R4+R5+R6。具有第三电阻值R3的第三电阻器230与串联连接的电阻器240至260并联连接。
在不具有第四电阻器240、第五电阻器250和第六电阻器260的常规电感器结构的情况下，第一端子与第二端子之间的总电阻值变为R1+R2+R3，其为第一电阻值R1、第二电阻值R2和第三电阻值R3的总和。然而，在实施例中，由于存在第四电阻器240、第五电阻器250和第六电阻器260，因此第一端子与第二端子之间的总电阻值变为R1+R2+Req，其为第一电阻值R1、第二电阻值R2和等效电阻值Req的总和。
等效电阻值Req可以利用以下等式来计算：
1/Req＝(1/R3)+(1/(R4+R5+R6))
利用以上等式计算出的等效电阻值Req具有比第三电阻器230的第三电阻值R3小的值。因此，与不具有第四电阻器240、第五电阻器250和第六电阻器260的常规电感器相比，第一节点与第二节点之间的总电阻值变得更低。因此，电感器的Q因子变得更高。
图4为图示根据另一个示例性实施例的电感器结构100’的视图。图4为沿着图1中的线I-I’截取的截面图。图4中所示的相同附图标记表示图1和图2中所示的相同元件。
参见图4，根据实施例的电感器结构100’包括连接结构180’，连接结构180’设置在绝缘层110中，并且将电感线120电耦接至上金属线130。除了连接结构180’之外，电感器结构100’与图2的电感器结构100相同。
根据实施例的连接结构180’包括设置在绝缘层110中的多个下金属线310(例如，三个或更多个下金属线)。下金属线310在垂直方向上彼此间隔开。下金属线310完全掩埋在绝缘层110中。即，最下面的下金属线310的下表面与绝缘层110的下表面间隔开，以及最上面的下金属线310的上表面与绝缘层110的上表面间隔开。
在一个实施例中，下金属线310可以在垂直方向上彼此重叠或者对齐。下金属线310的两端可以在垂直方向上彼此对齐。每个下金属线310的一端部可以与电感线120的第一端部121在垂直方向上对齐。每个下金属线310的相反的一端部可以与上金属线130的一端部在垂直方向上对齐。
下水平通孔320设置在下金属线310之间以将下金属线310彼此连接。下水平通孔320可以包括在垂直方向上彼此位于不同水平的第一下水平通孔、第二下水平通孔、第三下水平通孔320。
下水平通孔320设置在绝缘层110中。下水平通孔320中的每个包括第一下通孔321和第二下通孔322。第一下通孔321设置在下金属线310中的一个下金属线的一端部的上表面与下金属线310中的另一个下金属线的一端部的下表面之间。通过第一下通孔321连接的两个下金属线310在垂直方向上彼此相邻。即，第一下通孔321的下表面和上表面分别直接接触设置在较低水平的下金属线310的一端部的上表面和设置在较高水平的下金属线310的一端部的下表面。
第二下通孔322设置在位于较低水平的下金属线310的另一端部的上表面与位于较高水平的下金属线310的另一端部的下表面之间。即，第二下通孔322的下表面和上表面分别直接接触设置在较低水平的下金属线310的另一端部的上表面和设置在较高水平的下金属线310的另一端部的下表面。下水平通孔320在垂直方向上将下金属线310彼此电耦接。
在绝缘层110中，第一上通孔331设置在最上面的下金属线310的一端部的上表面与电感线120的第一端部121的下表面之间。即，第一上通孔331的下表面和上表面直接接触最上面的下金属线310的一端部的上表面和电感线120的第一端部121的下表面。
在绝缘层110中，第二上通孔332设置在最上面的下金属线310的另一端部的上表面与上金属线130的一端部的下表面之间。即，第二上通孔332的下表面和上表面分别直接接触最上面的下金属线310的另一端部的上表面和上金属线130的一端部的下表面。
第一上通孔331和第二上通孔332分别将最上面的下金属线310电耦接至电感线120和上金属线130。第一下通孔321可以与第一上通孔331在垂直方向上对齐，以及第二下通孔322可以与第二上通孔332在垂直方向上对齐。
在根据实施例的电感器结构100’中，第一上通孔331的电阻分量、第二上通孔332的电阻分量、最上面的下金属线310的电阻分量存在于电感线120的接触第一上通孔331的第一端部121与上金属线130的接触第二上通孔332的一端部之间。设置在最上面的下金属线310之下的下金属线310的电阻分量、第一下通孔321的电阻分量以及第二下通孔322的电阻分量并联设置在最上面的下金属线310的两个端部之间。
类似地，设置在下金属线310之下的下金属线310的电阻分量、第一下通孔321的电阻分量以及第二下通孔322的电阻分量并联设置在下金属线310中的一个下金属线的两个端部之间。连接结构180’设置在电感线120的第一端部121与上金属线130的接触第二上通孔322的一端部之间。连接结构180’包括并联连接的多个电阻分量。因此，整个连接结构180’的等效电阻值变得比仅存在最上面的下金属线310时低。整个连接结构180’的低等效电阻值增加了电感器结构100’的Q因子。
图5为图示根据一个实施例的RF集成电路400的截面图。参见图5，RF集成电路400包括设置在衬底410上的绝缘层110。衬底410包括第一区411和第二区412。第一区411可以被限定为其中设置有电感器结构的区域。第二区412可以被限定为其中设置有诸如晶体管的有源半导体器件的区域。电感器结构设置在衬底410的第一区411中的绝缘层110上，并且包括掩埋在绝缘层110中的连接结构180’。图5中所示的连接结构180’具有与以上参照图4所描述的连接结构180’相同的结构。因此，将省略连接结构180’的重复描述。
半导体器件可以设置在衬底410的第二区412中或者上。在一些实施例中，半导体器件可以为N沟道MOS晶体管。在一些实施例中，半导体器件可以为P沟道MOS晶体管或者互补MOS(CMOS)晶体管，该互补CMOS晶体管包括N沟道MOS(NMOS)晶体管和P沟道MOS(PMOS)晶体管二者。当半导体器件为N沟道MOS晶体管时，P型阱区415设置在第二区412的衬底410的上部区域。有源区设置在P型阱区415的上部区域，并且有源区可以通过沟槽器件隔离层420来限定。N+型源极区431和N+型漏极区432设置在有源区中，并且通过沟道区彼此间隔开。栅绝缘层440和栅电极层450顺序地设置在沟道区上。
N+型漏极区432可以经由漏极接触插塞460、金属导线层470和通孔480而电耦接至电感线120的第二端部。N沟道MOS晶体管的漏极端子电耦接至电感器结构的端子。N沟道MOS晶体管可以用作开关器件。在这种情况下，开关器件和电感器结构可以彼此串联连接。如以上参照图4所述，与开关器件串联连接的电感器结构可以具有高Q因子，因此根据实施例的RF集成电路400可以提供改善的频率特性。
以上出于说明性的目的已经公开了本公开的实施例。本领域的技术人员将认识到，在不脱离所附权利要求所公开的本发明的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (17)

1.一种电感器结构，包括：
电感线，设置在绝缘层之上；
上金属线，设置在绝缘层之上，并且与电感线间隔预定距离；
第一下金属线和第二下金属线，第一下金属线和第二下金属线均设置在绝缘层中，并且在垂直方向上位于彼此不同的水平；
下通孔，将第一下金属线耦接至第二下金属线；
第一上通孔，将第二下金属线耦接至电感线；以及
第二上通孔，将第二下金属线耦接至上金属线。
2.根据权利要求1所述的电感器结构，其中，电感线包括螺旋形状的金属线，以及
其中，电感线具有多边形形状的轮廓。
3.根据权利要求2所述的电感器结构，其中，第一下金属线和第二下金属线在垂直方向上彼此对齐。
4.根据权利要求3所述的电感器结构，其中，第一下金属线的两端和第二下金属线的两端在垂直方向上彼此对齐。
5.根据权利要求2所述的电感器结构，
其中，下通孔包括第一下通孔和第二下通孔，
其中，第一下通孔设置在第一下金属线的第一端与第二下金属线的第一端之间，以及
其中，第二下通孔设置在第一下金属线的第二端与第二下金属线的第二端之间。
6.根据权利要求5所述的电感器结构，其中，第一下通孔与第一上通孔在垂直方向上对齐，以及
其中，第二下通孔与第二上通孔在垂直方向上对齐。
7.根据权利要求2所述的电感器结构，
其中，第一上通孔设置在第二下金属线的第一端与电感线的第一端之间，以及
其中，第二上通孔设置在第二下金属线的第二端与上金属线的第一端之间。
8.一种电感器结构，包括：
电感线，设置在绝缘层之上；
上金属线，设置在绝缘层之上，并且与电感线间隔预定距离；
第一下金属线、第二下金属线和第三下金属线，第一下金属线、第二下金属线和第三下金属线设置在绝缘层中，并且在垂直方向上位于彼此不同的水平；
第一水平下通孔，将第一下金属线耦接至第二下金属线；
第二水平下通孔，将第二下金属线耦接至第三下金属线；
第一上通孔，将第三下金属线耦接至电感线；以及
第二上通孔，将第三下金属线耦接至上金属线。
9.根据权利要求8所述的电感器结构，其中，电感线包括螺旋形状的金属线，以及
其中，电感线具有多边形形状的轮廓。
10.根据权利要求9所述的电感器结构，其中，第一下金属线、第二下金属线和第三下金属线在垂直方向上彼此对齐。
11.根据权利要求10所述的电感器结构，其中，第一下金属线、第二下金属线和第三下金属线中的每个的两端在垂直方向上彼此对齐。
12.根据权利要求9所述的电感器结构，其中，第一水平下通孔和第二水平下通孔中的每个包括第一下通孔和第二下通孔，
其中，第一水平下通孔的第一下通孔在第一下金属线的第一端与第二下金属线的第一端之间延伸，其中，第一水平下通孔中的第二下通孔在第一下金属线的第二端与第二下金属线的第二端之间延伸，
其中，第二水平下通孔的第一下通孔在第二下金属线的第一端与第三下金属线的第一端之间延伸，以及
其中，第二水平下通孔的第二下通孔在第二下金属线的第二端与第三下金属线的第二端之间延伸。
13.根据权利要求12所述的电感器结构，其中，第二水平下通孔的第一下通孔与第一上通孔在垂直方向上对齐，
其中，第一水平下通孔的第一下通孔与第一上通孔在垂直方向上对齐，
其中，第二水平下通孔的第二下通孔与第二上通孔在垂直方向上对齐，以及
其中，第一水平下通孔的第二下通孔与第二上通孔在垂直方向上对齐。
14.根据权利要求8所述的电感器结构，
其中，第一下金属线位于比第二下金属线低的水平，
其中，第二下金属线位于比第三下金属线低的水平，
其中，第一上通孔设置在第三下金属线的第一端与电感线的第一端之间，以及
其中，第二上通孔设置在第三下金属线的第二端与上金属线的第一端之间。
15.一种RF集成电路，包括：
衬底，包括第一区和第二区；
电感器结构，设置在第一区的衬底之上；
半导体器件，设置在第二区的衬底之上；以及
导线结构，将电感器结构耦接至半导体器件，
其中，电感器结构包括：
电感线，设置在第一区的衬底之上；
上金属线，设置在第一区的衬底之上，并且与电感线间隔预定距离；
多个下金属线，所述多个下金属线在垂直方向上位于彼此不同的水平，其中，所述多个下金属线包括最上面的下金属线，最上面的下金属线在所述多个下金属线之中位于最高水平；
下通孔，将所述多个下金属线彼此耦接；
第一上通孔，将最上面的下金属线耦接至电感线；以及
第二上通孔，将最上面的下金属线耦接至上金属线。
16.根据权利要求15所述的RF集成电路，其中，半导体器件包括P沟道MOS晶体管、N沟道MOS晶体管或二者。
17.根据权利要求16所述的RF集成电路，其中，导线结构将电感线的第二端或上金属线的第二端耦接至P沟道MOS晶体管的结区或N沟道MOS晶体管的结区。
CN201610392789.9A 2015-11-23 2016-06-06 高q因子电感器结构和包括其的rf集成电路 Pending CN106783808A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150163848A KR20170059649A (ko) 2015-11-23 2015-11-23 높은 q-인자를 갖는 인덕터 및 이를 포함하는 알에프 집적회로
KR10-2015-0163848 2015-11-23

Publications (1)

Publication Number Publication Date
CN106783808A true CN106783808A (zh) 2017-05-31

Family

ID=58720297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610392789.9A Pending CN106783808A (zh) 2015-11-23 2016-06-06 高q因子电感器结构和包括其的rf集成电路

Country Status (4)

Country Link
US (1) US20170148559A1 (zh)
KR (1) KR20170059649A (zh)
CN (1) CN106783808A (zh)
TW (1) TW201731134A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860144A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 具有多边形电感元件的半导体装置
CN110676028A (zh) * 2018-07-03 2020-01-10 瑞昱半导体股份有限公司 变压器装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616013B2 (en) * 2020-06-12 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Extended via semiconductor structure and device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028098A1 (en) * 1998-08-07 2001-10-11 Ping Liou Method and structure of manufacturing a high-q inductor with an air trench
CN1612343A (zh) * 2003-07-26 2005-05-04 三星电子株式会社 具有互连的感应器和提供合成磁场的感应器部分
US20070267718A1 (en) * 2006-05-17 2007-11-22 Via Technologies, Inc. Multilayer winding inductor
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028098A1 (en) * 1998-08-07 2001-10-11 Ping Liou Method and structure of manufacturing a high-q inductor with an air trench
CN1612343A (zh) * 2003-07-26 2005-05-04 三星电子株式会社 具有互连的感应器和提供合成磁场的感应器部分
US20080117011A1 (en) * 2003-07-26 2008-05-22 Samsung Electronics Co., Ltd. Inductors having input/output paths on opposing sides
US20070267718A1 (en) * 2006-05-17 2007-11-22 Via Technologies, Inc. Multilayer winding inductor
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
CN101241795A (zh) * 2007-02-07 2008-08-13 财团法人工业技术研究院 电感元件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860144A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 具有多边形电感元件的半导体装置
CN109860144B (zh) * 2017-11-30 2022-06-14 台湾积体电路制造股份有限公司 具有多边形电感元件的半导体装置
CN110676028A (zh) * 2018-07-03 2020-01-10 瑞昱半导体股份有限公司 变压器装置

Also Published As

Publication number Publication date
KR20170059649A (ko) 2017-05-31
TW201731134A (zh) 2017-09-01
US20170148559A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
TWI395240B (zh) 積體半導體電感器及其形成方法與積體半導體濾波器
KR101843245B1 (ko) 노이즈 억제를 위한 온 칩 전자기 밴드갭(ebg) 구조물
US8587073B2 (en) High voltage resistor
US9209130B2 (en) Semiconductor device having ground shield structure and fabrication method thereof
CN107615493B (zh) 具有减小的寄生电容的绝缘体器件
CN104733454B (zh) 用于保护射频和微波集成电路的装置与方法
TWI579869B (zh) 積體電感／變壓器的屏蔽結構
US9831173B2 (en) Slot-shielded coplanar strip-line compatible with CMOS processes
KR20070120023A (ko) 일체화된 부동 커패시터 및 과도 전압 억제 구조를 갖는필터 및 그 제조 방법
CN106783808A (zh) 高q因子电感器结构和包括其的rf集成电路
US11367773B2 (en) On-chip inductor structure
CN110349936B (zh) 基于tsv垂直开关的惠斯通电桥可变电感器
US10784253B2 (en) Low voltage trench metal oxide semiconductor field effect transistor
CN105742251A (zh) 具有电感和金属-绝缘层-金属电容的结构
US9583555B2 (en) Semiconductor device having inductor
US10804258B2 (en) ESD protection device and signal transmission line
KR20100078877A (ko) 반도체 소자 및 그 형성 방법
US9082617B2 (en) Integrated circuit and fabricating method thereof
CN105789177A (zh) 半导体装置
JP2002093622A (ja) インダクタ素子
CN107689371B (zh) 堆叠式电容结构
JP2021145122A (ja) 半導体装置
US8461668B2 (en) Power management integrated circuit
JP2010278243A (ja) 半導体保護装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531

WD01 Invention patent application deemed withdrawn after publication