CN1612343A - 具有互连的感应器和提供合成磁场的感应器部分 - Google Patents
具有互连的感应器和提供合成磁场的感应器部分 Download PDFInfo
- Publication number
- CN1612343A CN1612343A CNA2004100874079A CN200410087407A CN1612343A CN 1612343 A CN1612343 A CN 1612343A CN A2004100874079 A CNA2004100874079 A CN A2004100874079A CN 200410087407 A CN200410087407 A CN 200410087407A CN 1612343 A CN1612343 A CN 1612343A
- Authority
- CN
- China
- Prior art keywords
- inductor
- chip according
- partly
- induction device
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006698 induction Effects 0.000 claims description 60
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 206010023198 Joint ankylosis Diseases 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000004087 circulation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片上的感应器,其包括配置成提供芯片上感应器的主磁场的主感应器部分。互连感应器部分电耦合于主感应器部分并配置成提供与主磁场相长合成的互连磁场。
Description
技术领域
本发明一般涉及电场元件,更具体地说,涉及感应器。
本申请请求享有于2003年7月26日向韩国知识产权局提交的韩国专利申请P2003-0051844号的优先权,并将其并入本说明书中以作参考。
背景技术
许多在射频(RF)带下工作的器件都采用如感应器之类的电子部件。感应器可以用于RF电路的模拟部分,例如电压控制振荡器(VCO)。而且,随着这类产品越来越小型化,感应器可以与RF电路形成在相同的半导体芯片中,而不作为包括RF电路的半导体芯片之外的分离部件。
图1A是用于一些RF器件中的传统带型感应器的平面图。图1B是图1A中示出的带型感应器的等效示意图,其示出与带型感应器相关的寄生电容。由于带型感应器较大,这类感应器不适合于包含在半导体芯片中的高集成度RF电路中。
图2是可以用于互补金属氧化物半导体(CMOS)电路中的传统螺线型感应器。螺线型感应器的典型特点是:由于电流在如图2中箭头所示的相同方向上流过所述螺线型感应器,因而感应系数大。螺线型感应器的特点还在于:由于用于将感应器与其他元件一体化的连接较少而导致电阻值小。因此,由螺线型感应器提供的感应系数可以预知。然而,传统螺线型感应器特点还在于:由于绕组与上面形成有螺线型感应器的基底之间的耦合而具有大的寄生电容。
另一类传统感应器为三维螺线管型感应器。通常,螺线管型感应器包括线圈(相似于上述的螺线感应器),但是线圈并不共面。更希望的是,线圈与另一线圈分隔开以使感应器具有例如与螺线管相关的圆柱形。螺线管型感应器特点在于:因为电流在感应器的不同线圈内的相同方向内流动而具有较大的感应系数。虽然三维螺线管型感应器具有低电容值(因为在感应器的线圈与基底之间的耦合较少),但因为其要求多道工艺步骤,这种传统感应器制造困难。
如上所述,感应器可以用于作为如射频电话(或蜂窝电话)的RF器件部分的VCO电路。本领域技术人员公知,传统VCO电路可以利用元件的对称布置,如图3的示意电路图中所示。对于两个振荡端(外部和/外部),VCO电路中的不对称将导致振荡不平衡。这使VCO电路振荡的一致性降低。
在美国专利申请US 20030030532号和日本专利申请JP 2003-045712中也公开了感应器,本说明书中将这些公开出版物的全部内容引作参考。
发明内容
本发明的实施方式提供了处于芯片上的螺线型感应器(spiral typeinductor)。在本发明的一些实施方式中,芯片上的螺线型感应器包括配置成提供主磁场的主感应器部分和配置成提供互连磁场的互连感应器部分,互连磁场相长干涉主磁场。因此,通过主感应器部分和互连感应器部分提供的各自磁场的相长干涉,可使芯片上的感应器磁场大于主磁场。
在本发明的另一些实施方式中,芯片上的螺线型感应器可包括单匝或多匝。在本发明的其他实施方式中,芯片上的螺线型感应器包括至少一完整匝。在本发明的又一些实施方式中,对主感应器部分与互连感应器部分之间的间隔进行选择,以使各自磁场之间具有有效相长干涉。在本发明的再一些实施方式中,芯片上的螺线型感应器可以包括具有如矩形、圆形、不规则形之类的各种形状的匝。
附图说明
图1A是传统的带型感应器的平面图;
图1B是图1A所示的传统带型感应器的等效电路示意图;
图2是传统的螺线型感应器的平面图;
图3是传统的电压控制振荡器电路示意图;
图4是传统的开放型感应器的平面图;
图5A是本发明一些实施方式的螺线型感应器的平面图;
图5B和5C分别是沿图5A中线I-I’和II-II’剖切的横截面图;
图6是本发明一些实施方式的两匝螺线型感应器的平面图;
图7是本发明一些实施方式的两匝螺线型感应器的平面图;
图8是本发明一些实施方式的三匝螺线型感应器的平面图;
图9是本发明一些实施方式的三匝螺线型感应器的平面图;
图10是本发明一些实施方式的单匝螺线型感应器的平面图;
图11是本发明一些实施方式的两匝螺线型感应器的平面图;
图12是本发明一些实施方式的两匝螺线型感应器的平面图;
图13是本发明一些实施方式的三匝螺线型感应器的平面图;
图14是本发明一些实施方式的三匝螺线型感应器的平面图;
图15是本发明一些实施方式的具有对称矩形的单匝螺线型感应器的平面图;
图16是本发明一些实施方式的具有对称的圆形的单匝螺线型感应器;
图17是本发明一些实施方式的具有不规则形状的单匝螺线型感应器的平面图;
图18是本发明一些实施方式的螺线型感应器的上通道和下通道部分的横截面图;
图19是本发明一些实施方式的单匝螺线型感应器的平面图;
图20是本发明一些实施方式的两匝螺线型感应器的平面图;
图21是本发明一些实施方式的两匝螺线型感应器的平面图;
图22是本发明一些实施方式的三匝螺线型感应器的平面图;
图23是本发明一些实施方式的三匝螺线型感应器的平面图。
具体实施方式
下面将参照示出了本发明实施方式的附图更加全面地描述本发明。当然,本发明可以有不同的实施方式,而不应该被解释为限制于这里阐述的实施方式。更确切地说,提供这些实施方式可使本发明公开充分而完整,更全面地向本领域技术人员表述本发明的范围。
为了清晰起见,附图中放大了层和区域的厚度。应当理解,当描述为如层、区域或基底的元件处于其他元件上时,它们可以直接处于其他元件上,或还存在介于其间的元件。
而且,诸如“下面”和“上面”之类的相对词汇在本文中可以用于描述一些元件与另一些元件的相对位置,如图中所示。还应理解,相对词汇旨在包括除附图中描绘的取向之外的器件的不同取向。例如,如果翻转附图中的器件,描述为在其他元件“下面”的元件则取向为在其他元件“上面”。因此,示例性的术语“下面”可以包含与附图的具体取向有关的下面和上面两种取向。
应当理解,虽然在本文中用词汇第一和第二描述各种区域、层和/或部分,但这些区域、层和/或部分不受这些词汇的限制。这些词汇仅用来区分一区域、层或部分与另一区域、层或部分。因此,下面所述的第一区域、层或部分也可成为第二区域、层或部分,而且在不脱离本发明教导的情况下,类似地,第二区域、层或部分也可成为第一区域、层或部分。整个说明书中,相同的附图标记表示相同的元件。
本发明的实施方式提供了在芯片上的螺线型感应器。在本发明的一些实施方式中,芯片上的螺线型感应器包括配置成提供主磁场的主感应器部分和配置成提供互连磁场的互连感应器部分,互连磁场相长干涉主磁场。因此,通过主感应器部分和互连感应器部分提供的各自磁场的相长干涉可使芯片上感应器磁场大于主磁场。
在本发明的另一些实施方式中,芯片上的螺线型感应器包括单匝或多匝。在本发明的其他实施方式中,芯片上的螺线型感应器包括至少一个完整匝。在本发明的又一些实施方式中,对主感应器部分与互连感应器部分之间的间隔进行选择,以使各自磁场之间具有有效相长干涉。在本发明的再一些实施方式中,芯片上的螺线型感应器可以包括具有如矩形、圆形、不规则形之类的各种形状的匝。可以使用其他形状。
如本发明者所察觉到的所述问题的说明那样,图4是传统的开放型感应器400的平面图。具体而言,开放型感应器400包括产生可以相消地干涉由感应器主要部分产生的磁场相反的磁场的部分。如本领域技术人员所了解的那样,电流403经由互连部分410和415提供于感应器400的主要部分405中。具体地说,在循环期间,可以将电流403经由互连部分410提供到主要部分405,而经由互连部分415使电流403流出(或远离)主要部分405。应理解的是,虽然图4中示出的电流403沿一方向流动,但是电流方向可以在不同的循环中改变为相反的方向,例如当电流为交流时。
互连部分410和415中以及主要部分405中的电流403产生相关的磁场。具体而言,互连部分410和415产生各自的磁场411和416,而感应器400的主要部分405的相邻部分420和425产生与磁场411和416相反的各自磁场421和426。正如本发明者所意识到的那样,通过互连部分410和415以及相邻部分420和425产生的磁场彼此相消地干涉。
图5是本发明一些实施方式的芯片上的螺线型感应器500的平面图。具体地说,芯片上的螺线型感应器500包括限定感应器500内部区域510的单匝主感应器部分505,内部区域510在主感应器部分505的内侧。感应器500还包括在主电感部分505外侧的外部区域中的互连感应器部分515。
互连感应器部分515包括输入路径520,该路径从外部区域延伸到主感应器部分505,且配置成在如图5A中示出的方向上向主感应器部分505提供电流。互连感应器部分515还包括输出路径530,该路径从主感应器部分505延伸到外部区域,并配置成使电流从主感应器部分505离开感应器500。虽然这里描述了分别将电流传导至主感应器部分505和从主感应器部分505传导电流的包含在互连感应器部分515中的输入和输出路径,但应理解,例如当电流为交流时,这些部分还可以在相反方向上传导电流。因此,术语输入和输出是为了便于参考而提出的,并非用于绝对含义。
输入路径520包括电耦合于主感应器部分505、在输出路径530下面延伸的部分(即下通道)。相似地,输出路径530包括电耦合于主感应器部分505、在输入路径520上面延伸的部分(即上通道)。如图5A中所示,输入和输出路径520、530的部分与主感应器部分505的相邻部分平行延伸。例如,如图5A中所示,输入路径520和主感应器部分505的相邻部分(用附图标记535表示)彼此平行延伸。类似地,输出路径530与主感应器部分505的相邻部分(用附图标记540表示)彼此平行延伸。因此,主部分505和互连部分515的平行部分产生各自的磁场,这些磁场相长干涉,以产生大于由主部分505自身产生的磁场的磁场。
此外,可以对主部分505与互连部分515的这些平行部分之间的间隔进行选择,以便于由输入和输出路径以及主感应器部分提供的各自的磁场有效合成,从而产生较大的磁场。在本发明的一些实施方式中,主部分505的相邻部分的宽度W1大于相邻部分之间的间距W2。应当理解,彼此上通/下通的输入和输出路径部分的宽度可以彼此大约相等。
在操作中,将电流550经由输入路径520引入芯片上的螺线型感应器500,该电流产生如图5A中用Bi示出的方向表示的相关磁场。将电流550从输入路径520提供到主感应器部分505,并使其通过相邻于输出路径530的主感应器部分505的部分,并绕主部分505的单匝传导至相邻于输入路径520的部分。主部分505的相邻部分中的电流550产生分别具有图5A中示出的方向的磁场BM1和BM2。
电流550经由输出路径530被传导而流出主感应器部分505,该电流产生具有图5A中示出的方向的相应磁场B0。根据本发明的实施方式,磁场Bi、BM2、BM1和B0彼此相长干涉,以便于对芯片上的螺线型感应器500提供增强磁场。
图5B和5C分别是沿图5A中线I-I’和II-II’剖切的横截面图。根据图5B,该横截面图示出在输入路径520的部分之上延伸的输出路径530的部分。如图5B所示,在输出路径下延伸的输入路径520的部分通过通路580和585电耦合于互连感应器部分515的剩余部分和主感应器部分505。应当理解,虽然在图5B中仅示出一条通路,但可以使用多条通路。
图6是本发明一些实施方式的芯片上两匝螺线型感应器600的平面图。具体而言,感应器600包括将感应器600的内部区域与感应器600外侧的外部区域分开的外部感应器部分605。感应器600还包括处于内部区域中的内部感应器部分610。互连部分615设有通至感应器600或从感应器600连出的输入/输出路径,且第二互连部分625将外部感应器部分605电耦合于内部感应器部分610。
如图6中所示,互连部分615包括在其上通道(overpass)部分下面延伸的下通道(underpass)部分和在其下通道部分上面延伸的上通道部分。相似地,第二互连部分625包括在其上通道部分下面延伸的下通道部分和在其下通道上面延伸的上通道部分,以将外部感应器部分605电耦合于内部感应器部分610。应当理解,内部感应器部分610包括表示感应器600的部分的中心点635(或虚假接地),耦合于感应器600的电压控制振荡电路围绕其对称。换句话说,感应器600可以包含于VCO电路中,以便于中心点635为VCO电路的对称点。由在感应器600中传导的电流在中心点635之前和之后在感应器的另一部分之上或之下通过的次数限定了与中心点635相关联的对称情况。例如,如图6所示,提供给互连部分615的电流经由两个上通道部分一直传导至中心点635以到达中心点635,而经过中心点635之后经由感应器600的两个下通道部分传导电流。
输入/输出路径620的部分平行于外部感应器部分605的相邻部分延伸,以使各自的磁场彼此相长地合成。在互连部分615的输入/输出路径的平行部分与外部感应器部分605的相邻部分之间的间隔W3可以等于外部感应器部分605的相邻部分与内部感应器610的相邻部分之间的间隔W4。而且,用于形成感应器(如外部感应器部分605的相邻部分)的导体的宽度W5可以大于W3和W4。
图7是本发明一些实施方式的芯片上两匝螺线型感应器700的平面图。图7中示出的感应器700相似于图6中示出的感应器,然而,与感应器600相比,感应器700的对称性得到改善,因为在到达中心点735之前流过并传导电流的上通道部分和下通道部分的数量等于在通过中心点735之后流过并传导电流的上通道部分和下通道部分的数量。
具体地说,感应器700包括将感应器700的内部区域与感应器700外侧的外部区域分离的外部感应器部分705。感应器700还包括处于内部区域中的内部感应器部分710。互连部分715设有通至感应器700或从感应器700连出的输入/输出路径,且第二互连部分725将外部感应器部分705电耦合于内部感应器部分710。
如图7所示,提供于感应器700的电流在到达中心点735之前通过(互连部分715的)上通道部分和(互连部分725的)下通道部分,而在中心点735之后电流通过(互连部分725的)上通道部分和(互连部分715的)下通道部分。因此,电流经由相等数量的上通道部分和下通道部分传导至中心点735,且电流经由相同数量的上通道部分和下通道部分传导离开中心部分735。由此,与感应器600相比,感应器700的对称性得到改善。
输入/输出路径720的部分平行于外部感应器部分705的相邻部分延伸,以使各自的磁场彼此相长地合成。互连部分715的输入/输出路径720的平行部分与外部感应器部分705的相邻部分之间的间隔W3可以等于外部感应器部分705的相邻部分与内部感应器710的相邻部分之间的间隔W4。而且,用于形成感应器(如外部感应器部分705的相邻部分)的导体的宽度W5可以大于W3和W4。
图8是本发明一些实施方式的芯片上三匝螺线型感应器800的平面图。具体地说,感应器800包括将感应器800的内部区域与感应器800外侧的感应器外部区域分离的最外部感应器部分805。最内部感应器部分810处于感应器800的内部区域中。感应器800还包括在最外部感应器部分805与最内部感应器部分810之间的中间感应器部分845。
感应器800的中心点835定义为感应器800的对称点,电压控制振荡电路(或相似类型的电路)可以相对于该点工作。如图8所示,用于将电流传导至中心点835或从中心点835传导电流的感应器800的互连部分包括上通道和下通道部分。具体地说,互连部分815电耦合为使电流流至最外部感应器部分805或使电流从最外部感应器部分805流出,而第二互连部分825将最外部感应器部分805电耦合至中间感应器部分845。互连部分815还包括从感应器800延伸或延伸至感应器800的输入/输出路径820。
此外,第三互连部分855将中间感应器部分845电耦合于最内部感应器部分810。每一互连部分包括下通道部分和上通道部分。在各互连部分中,下通道部分在上通道部分下面延伸,而上通道部分在下通道部分之上延伸。经由三个下通道部分向中心点835提供电流,而经由三个上通道部分使电流离开中心点835。互连部分815平行于最外部感应器部分805的相邻部分延伸,以便于各自的磁场彼此相长地合成,从而产生大于由主感应器800自身产生的磁场。在互连部分815的输入/输出路径的平行部分与最外部感应器部分805的相邻部分之间的间隔W3可以等于最外部感应器部分805的相邻部分与中间感应器部分815的相邻部分之间的间隔W4。而且,用于形成感应器(如最外部感应器部分805的相邻部分)的导体的宽度W5可以大于W3和W4。
图9是本发明一些实施方式的芯片上三匝螺线型感应器900的平面图。图9中示出的感应器900与图8所示的感应器相似,但与感应器800相比,感应器900的对称性得到改善。具体而言,感应器900包括将感应器900的内部区域与感应器900外侧的感应器外部区域分离的最外部感应器部分905。最内部感应器部分910处于感应器900的内部区域中。感应器900还包括在最外部感应器部分905与最内部感应器部分910之间的中间感应器部分945。
感应器900的中心点935定义为感应器900的对称点,电压控制振荡电路(或相似类型的电路)可相对于该点工作。如图9所示,用于将电流传导至中心点935或从中心点935传导电流的感应器900的互连部分包括上通道部分和下通道部分。具体而言,互连部分915电耦合为使电流流至最外部感应器部分905或使电流从最外部感应器部分905流出,而互连部分925将最外部感应器部分905电耦合至中间感应器部分945。而且,互连部分955将中间感应器部分945电耦合于最内部感应器部分910。
每一互连部分包括下通道部分和上通道部分。在各互连部分中,下通道部分在上通道部分下面延伸,而上通道部分在下通道部分之上延伸。而且,电流流过并传导的上通道部分和下通道部分的数量相对于中心点935对称。具体地说,经由两个下通道部分和一个上通道部分向中心点935提供电流,而经由两个上通道部分和一个下通道部分使电流离开中心点935。此外,下通道部分和上通道部分呈交替顺序布置。也就是说,下通道部分继之以上通道部分,而上通道部分继之以下通道部分。
输入/输出路径920的部分平行于最外部感应器部分905的相邻部分延伸,以便于各自的磁场彼此相长合成。互连部分915的输入/输出路径920的平行部分与最外部感应器部分905的相邻部分之间的间隔W3可以等于最外部感应器部分905的相邻部分与中间感应器945的相邻部分之间的间隔W4。而且,用于形成感应器(如最外部感应器部分905的相邻部分)的导体的宽度W5可以大于W3和W4。
图10是本发明一些实施方式的芯片上的螺线型感应器1000的平面图。感应器1000包括外部感应器部分1005和互连部分1015。互连部分1015包括在外部感应器部分1005内侧、仿效外部感应器部分1005的轮廓的延伸部分1006和从延伸部分1006远离感应器1000延伸的输入和输出路径1020/1030,从而与之限定出直角。输入路径1020在外部感应器部分1005的第一侧下面延伸,而输出路径1030在感应器1000的与第一侧相对的第二侧上的外部感应器部分1005下面延伸。如图10中所示,延伸部分1006平行于外部感应器1005的相邻部分延伸。因此,外部感应器1005的平行部分和延伸部分1006产生各自的磁场,各自的磁场相长干涉,以产生大于由感应器1000的主部分自身产生的磁场的磁场。而且,外部感应器部分1005完成了提供改善磁场的理想的匝(a perfect turn)(即,完整匝)。
图11是本发明一些实施方式的芯片上两匝螺线型感应器1100的平面图。感应器1100包括将感应器1100的内部区域与感应器1100外侧的感应器的外部区域分离的外部感应器部分1105。如图11所示,外部感应器部分实现了理想的匝。感应器1100还包括处于内部区域中的内部感应器部分1110。输入路径1120在感应器1100的第一侧上的外部感应器部分1105和内部感应器部分1110下面延伸。输出路径1130在感应器1100的与第一侧相对的第二侧上的外部感应器部分1105和内部感应器部分1110下面延伸。感应器1100还包括内部感应器部分1110内侧、仿效内部感应器部分1110轮廓的延伸部分1106。
如图11所示,输入路径1120经由互连部分1115的下通道部分电耦合于延伸部分1106之一,而输出路径1130经由互连部分的上通道部分电耦合于另一延伸部分1106。而且,最外部感应器部分1105通过包括各自上通道部分和下通道部分的第二互连部分1125电耦合于内部感应器部分1110。
图12是本发明一些实施方式的芯片上的两匝螺线型感应器1200的平面图。图12中示出的感应器1200与图11所示的感应器相似,然而,与感应器1100相比,感应器1200的对称性可得到改善。
第一互连部分1215将输入路径1220和输出路径1230分别经由下通道部分和上通道部分电耦合于内部感应器部分1210。而且,第二互连部分1225将外部感应器部分1205分别经由下通道部分和上通道部分电耦合于内部感应器部分1210。如图12中所示,相对于感应器1100,感应器1200具有改善的对称性,因为在到达中心点1235之前传导电流的上通道部分和下通道部分的数量等于在经过中心点1235之后传导电流的上通道部分和下通道部分的数量。
而且,外部感应器部分1205完成理想的匝(即,完整匝)。因此,外部感应器部分1205可以具有改善的磁场。
图13是芯片上三匝螺线型感应器1300的平面图。应当理解,图13中的感应器1300的结构与图14中示出的感应器1400相似,改变之处是感应器1300包括电流从输入互连部分1310传导至输出互连部分1315时改变上通道与下通道部分的顺序。因此,与感应器1400相比,感应器1300的对称性可得到改善。
图14是本发明一些实施方式的芯片上的螺线型感应器1400的平面图。感应器1400包括将感应器1400的内部区域与感应器1400外侧的感应器外部区域分离的外部感应器部分1405。如图14中所示,外部感应器部分1405完成理想的匝,由此提供改善的磁场。内部感应器部分1410处于感应器1400的内部区域中。感应器1400还包括位于外部感应器部分1405与内部感应器部分1410之间的中间感应器部分1445。感应器1400还包括在内部感应器部分1410内侧、仿效内部感应器部分1410的轮廓的延伸部分1406。输入路径1420分别在外部、中间和内部感应器部分1405、1445和1410下面延伸。其经由第一互连部分1415的下通道部分电耦合于内部感应器部分1420。输出路径1425在外部感应器部分1405下面、中间感应器部分1445和内部感应器部分1410下面延伸,并经由第一互连部分1415的上通道部分电耦合于内部感应器部分1410。
应当理解,虽然这里描述和示出的实施方式具有基本圆形形状,根据本发明的实施方式可以采用其他形状,如图15示出的矩形形状、图16示出的圆形形状、和/或图17中示出的不规则形状。还可以使用其他形状。
图18是本发明一些实施方式的多层下通道结构的横截面图。如图18所示,下通道结构1805包括多层,每一层在上通道部分1810的下面延伸。下通道部分1805中的多层结构可以减小下通道部分的电阻,且可以通过采用现有的互连工艺和半导体集成工艺的结构减小不对称性。
图19是本发明一些实施方式的单匝螺线型感应器1900的平面图。感应器1900包括外部感应器部分1905、在外部感应器部分1905的外侧仿效外部感应器部分1905轮廓的延伸部分1906和将外部感应器部分1905电耦合于延伸部分1906的互连部分1915。如图19所示,延伸部分1906平行于主感应器部分1905的相邻部分延伸。因此,主部分1905的平行部分和延伸部分1906产生各自的磁场,这些磁场相长干涉,以产生大于由主部分1905自身产生的磁场的磁场。感应器1900还包括在其相对侧上从延伸部分1906远离感应器1900延伸的输入和输出路径1920和1930。与本发明的一些其他实施方式相比,远离感应器1900延伸的输入和输出路径1920和1930不在其相对侧上的感应器1900下面延伸,例如,如图10-14中所示。
图20是本发明一些实施方式的两匝螺线型感应器2000的平面图。感应器2000包括将感应器2000的内部区域与感应器2000外侧的外部区域分离的外部感应器部分2005和处于内部区域中的内部感应器部分2010。感应器2000还包括在外部感应器部分2005外侧、仿效外部感应器部分2005轮廓的延伸部分2006;将外部感应器部分2005电耦合于延伸部分2006的第一互连部分2015和将内部感应器部分2010电耦合于外部感应器部分2005的第二互连部分2025。第一和第二互连部分2015和2025包含各自的上通道部分和下通道部分。感应器2000还包括从延伸部分2006远离感应器2000在其相反侧延伸的输入和输出路径2020和2030。
经由两个下通道部分向中心点提供电流而经过两个上通道部分使电流从中心点流出。应当理解,下通道和上通道部分可以交替顺序布置,如可使感应器2000具有改善的对称性的图21所示。
图22是本发明一些实施方式的三匝螺线型感应器2200的平面图。在图22中示出的本发明的实施方式与如图20中所示的相似。但与图20相比,感应器2200包括三匝而不是两匝。因此,感应器2200包括三个互连部分。每个互连部分包括上通道部分和下通道部分。而且,经由其向感应器2200的中心点传导电流和从感应器2200的中心点流出的电流的上通道部分和下通道部分的数量相等。具体地讲,如图22所示,经由三个顺序的上通道部分向中心点传导电流并经由三个顺序的下通道部分从中心点流出电流。在本发明的其他实施方式中,上通道和下通道部分可以交替地顺序布置,例如,如图23所示。
正如本说明书所公开的那样,本发明的实施方式可以提供芯片上的螺线型感应器。在本发明的一些实施方式中,芯片上螺线型感应器包括配置成提供主磁场的主感应器部分和配置成提供互连磁场的互连感应器部分,互连磁场相长地干涉主磁场。因此,由主感应器部分和互连感应器部分提供的各磁场的相长干涉可以在芯片上提供大于主磁场的感应器磁场。
在本发明的另外的实施方式中,芯片上螺线感应器可以包括单匝或多匝。在本发明的其他实施方式中,芯片上螺线型感应器包括至少一理想匝。在本发明另一些其他实施方式中,选择主感应器部分与互连感应器部分之间的间隔,以使各磁场之间提供有效的相长干涉。在本发明又一些实施方式中,芯片上螺线型感应器可以设置具有如矩形形状、圆形形状、不规则形状之类的各种形状的匝。
在不超出本发明的构思和范围的前提下,本领域技术员可以作出许多有利于本公开内容的改变和改型。因此,应当理解,所描述的实施方式仅为了示例说明,而不应看作是对由所述权利要求书限定的本发明的限制。因此,对所述权利要求的理解不仅包括文字阐述的元件组合,还包括以基本相同的方式完成基本相同的功能以获得基本相同的效果的所有等同元件。因此,应将所述权利要求理解为包括上面具体示出和描述的、概念等同的、以及与本发明主要构思结合的那些内容。
Claims (37)
1.一种芯片上的感应器,包括:
配置成提供感应器的主磁场的主感应器部分;和
电耦合于所述主感应器部分的互连感应器部分,其配置成提供与所述主磁场相长合成的互连磁场。
2.根据权利要求1所述的芯片上的感应器,其中,所述互连磁场和所述主磁场提供大于所述主磁场的感应器磁场。
3.根据权利要求1所述的芯片上的感应器,其中,所述互连感应器部分包括:
第一路径,其配置成使电流流向所述主感应器部分或从所述主感应器部分流出;
第二路径,其配置成使电流流向所述主感应器部分或从所述主感应器部分流出,所述第一路径包括在处于所述第二路径中的下通道部分上面延伸的上通道部分。
4.根据权利要求3所述的芯片上的感应器,其中,所述第二路径还包括沿与所述第一路径耦合的所述主感应器部分的相邻部分中的电流方向平行的方向将电流传导至所述主感应器部分或使电流从所述主感应器部分流出的部分。
5.根据权利要求4所述的芯片上的感应器,其中,所述第一路径还包括沿与所述第二路径耦合的所述主感应器部分的相邻部分中的电流方向平行的方向将电流传导至所述主感应器部分或使电流从所述主感应器部分流出的部分。
6.根据权利要求3所述的芯片上的感应器,其中,所述第一和第二路径的各自电阻值大约相等。
7.根据权利要求3所述的芯片上的感应器,其中,所述第二路径的所述下通道部分经由至少一条通路耦合于所述主部分。
8.根据权利要求3所述的芯片上的感应器,其中,所述下通道部分的厚度约等于所述上通道部分的厚度。
9.根据权利要求3所述的芯片上的感应器,其中,所述第二路径的所述下通道部分包括多个间隔开的层。
10.根据权利要求3所述的芯片上的感应器,其中,所述上通道部分和下通道部分彼此限定成直角。
11.根据权利要求5所述的芯片上的感应器,其中,所述相邻部分的宽度大于所述部分与该相邻部分之间的间隔。
12.根据权利要求1所述的芯片上的感应器,其中,所述主感应器部分包括圆形形状、矩形形状和不规则形状之一。
13.根据权利要求3所述的芯片上的感应器,其中,所述主感应器部分包括外部感应器部分,且所述上通道和下通道部分分别包括第一上通道部分和第一下通道部分,还包括:
在所述内部区域中并耦合于所述外部感应器部分的内部感应器部分;
耦合于所述内部感应器部分和所述外部感应器部分的第二上通道部分;和
耦合于所述内部感应器部分和所述外部感应器部分并在所述第二上通道部分下面延伸的第二下通道部分。
14.根据权利要求13所述的芯片上的感应器,其中,所述第一上通道部分和第二下通道部分顺序地布置在将电流传导至包含于所述内部感应器部分中的所述感应器中心点的路径中。
15.根据权利要求13所述的芯片上的感应器,其中,所述第一下通道部分和第二上通道部分顺序地布置在将电流传导至包含于所述内部感应器部分中的所述感应器中心点的路径中。
16.根据权利要求13所述的芯片上的感应器,其中,所述第一上通道部分和第二上通道部分顺序地布置在将电流传导至包含于所述内部感应器部分中的所述感应器中心点的路径中。
17.根据权利要求3所述的芯片上的感应器,其中,所述主感应器部分包括外部感应器部分,还包括:
在所述内部区域中且耦合于所述外部感应器部分的至少一个一匝的内部感应器部分,每个内部感应器部分各自包括互连部分,所述互连部分包括各自的上通道和下通道部分。
18.根据权利要求17所述的芯片上的感应器,其中,电流经由交替的上通道和下通道部分在所述感应器中传导。
19.根据权利要求17所述的芯片上的感应器,其中,电流经由顺序的多个下通道部分和顺序的多个上通道部分在所述感应器中传导。
20.一种芯片上的螺线型感应器,包括:
主感应器部分,其将所述感应器内部区域与所述主感应器部分外侧的外部区域分开;
耦合于所述主感应器部分、向所述外部区域延伸的输入互连部分;及
耦合于所述主感应器部分、向所述外部区域延伸的输出互连部分,其中,所述输入互连部分和输出互连部分之一在所述输入互连部分和输出互连部分的另一个之上延伸。
21.根据权利要求20所述的芯片上的感应器,其中,所述输入和输出互连部分产生各自的磁场,这些磁场与由所述主感应器部分产生的主磁场合成,以提供大于所述主磁场的磁场。
22.根据权利要求21所述的芯片上的感应器,其中,所述输入互连部分还包括沿与耦合于所述输入互连部分的所述主感应器部分的相邻部分中的电流方向平行的方向将电流传导至所述主感应器部分的部分。
23.根据权利要求21所述的芯片上的感应器,其中,所述输出互连部分还包括沿与耦合于所述输出互连部分的所述主感应器部分的相邻部分中的电流方向平行的方向将电流传导至所述主感应器部分的部分。
24.根据权利要求20所述的芯片上的感应器,其中,所述输入互连部分和输出互连部分之一包括:
配置成向所述主感应器部分提供电流或使电流从所述主电感部分流出的路径,该路径包括在包含于所述输入互连部分和输出互连部分的另一个中的上通道部分下面延伸的下通道部分。
25.根据权利要求24所述的芯片上的感应器,其中,所述路径经由至少一条通路与所述主感应器部分耦合。
26.根据权利要求20所述的芯片上的感应器,其中,所述下通道部分的厚度大约等于所述上通道部分的厚度。
27.根据权利要求20所述的芯片上的感应器,其中,所述下通道部分包括多个间隔开的层。
28.根据权利要求21所述的芯片上的感应器,其中,所述主感应器部分包括外部感应器部分,还包括:
在内部区域中且耦合于外部感应器部分的至少一匝内部感应器部分,每个内部感应器部分各自包括互连部分,所述互连部分包括各自的上通道和下通道部分。
29.根据权利要求28所述的芯片上的感应器,其中,电流经由交替的上通道和下通道部分在所述感应器中传导。
30.根据权利要求28所述的芯片上的感应器,其中,电流经由顺序的多个下通道部分和顺序的多个上通道部分在所述感应器中传导。
31.一种芯片上的感应器,包括:
外部感应器部分,其将所述感应器的内部区域与所述感应器外侧的所述感应器外部区域分开;
电耦合于所述主感应器部分的互连感应器部分,其中,所述互连感应器部分包括:
仿效所述外部感应器的相邻部分的轮廓、处于所述感应器内部区域中的延伸部分;
通过所述延伸部分耦合于所述外部感应器部分、并在所述外部感应器部分下面在其第一侧上远离所述感应器延伸的输入路径;
通过所述延伸部分耦合于所述外部感应器部分、并在所述外部感应器部分下面在所述感应器的与所述第一侧相对的第二侧上远离所述感应器延伸的输出路径。
32.根据权利要求31所述的感应器,其中,还包括:
耦合于所述外部感应器部分、在所述内部与外部区域之间延伸的上通道部分;和
耦合于所述外部感应器部分、在所述上通道部分下延伸的下通道部分,所述上通道和下通道部分位于所述感应器的相同侧上。
33.根据权利要求31所述的芯片上的感应器,其中,所述感应器的外部感应器部分限定出理想的匝。
34.根据权利要求31所述的芯片上的感应器,其中,还包括:
在所述内部区域中耦合于所述外部感应器部分的内部感应器部分;
将所述外部感应器部分耦合于所述内部感应器部分的第二输入路径;
将所述外部感应器部分耦合于所述内部感应器部分的第二输出路径,所述第二输入路径在所述感应器的所述第二侧上的所述第二输出路径下面通过。
35.根据权利要求31所述的芯片上的感应器,其中,还包括:
在所述内部区域中耦合于所述外部感应器部分的内部感应器部分;
将所述外部感应器部分耦合于所述内部感应器部分的第二输入路径;
将所述外部感应器部分耦合于所述内部感应器部分的第二输出路径,所述第二输入路径在所述感应器的所述第二侧上的所述第二输出路径上面通过。
36.根据权利要求35所述的芯片上的感应器,其中,还包括:
在所述内部区域中耦合于所述内部感应器部分的第二内部感应器部分;
将所述第二内部感应器部分耦合于所述内部感应器部分的第三输入路径;
将所述第二内部感应器部分耦合于所述内部感应器部分的第三输出路径,所述第三输入路径在所述感应器的所述第一侧上的所述第三输出路径上面通过。
37.根据权利要求35所述的芯片上的感应器,其中,还包括:
在所述内部区域中耦合于所述内部感应器部分的第二内部感应器部分;
将所述第二内部感应器部分耦合于所述内部感应器部分的第三输入路径;
将所述第二内部感应器部分耦合于所述内部感应器部分的第三输出路径,所述第三输入路径在所述感应器的第一侧上的所述第三输出路径下面通过。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR51844/2003 | 2003-07-26 | ||
KR1020030051844A KR101005264B1 (ko) | 2003-07-26 | 2003-07-26 | 대칭형 인덕터 소자 |
KR51844/03 | 2003-07-26 | ||
US10/839,424 US7391292B2 (en) | 2003-07-26 | 2004-05-05 | Inductors having interconnect and inductor portions to provide combined magnetic fields |
US10/839,424 | 2004-05-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1612343A true CN1612343A (zh) | 2005-05-04 |
CN100590870C CN100590870C (zh) | 2010-02-17 |
Family
ID=33543638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200410087407A Active CN100590870C (zh) | 2003-07-26 | 2004-07-26 | 具有互连的感应器和提供合成磁场的感应器部分 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7391292B2 (zh) |
EP (1) | EP1503415A3 (zh) |
JP (1) | JP2005045272A (zh) |
KR (1) | KR101005264B1 (zh) |
CN (1) | CN100590870C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101572156B (zh) * | 2008-03-21 | 2012-06-20 | 赛骑有限公司 | 紧凑的平衡不平衡变换器 |
CN106783808A (zh) * | 2015-11-23 | 2017-05-31 | 爱思开海力士有限公司 | 高q因子电感器结构和包括其的rf集成电路 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100794796B1 (ko) * | 2005-09-08 | 2008-01-15 | 삼성전자주식회사 | 가변 인덕터 |
US7751790B2 (en) * | 2006-09-28 | 2010-07-06 | Broadcom Corporation | Hybrid on-chip-off-chip transformer |
KR100862489B1 (ko) * | 2007-06-11 | 2008-10-08 | 삼성전기주식회사 | 스파이럴 인덕터 |
EP2266121B1 (en) * | 2008-04-10 | 2015-06-10 | Nxp B.V. | 8-shaped inductor |
KR101453071B1 (ko) * | 2008-05-14 | 2014-10-23 | 삼성전자주식회사 | 트랜스포머, 밸룬 및 이를 포함하는 집적 회로 |
JP5163887B2 (ja) * | 2008-06-26 | 2013-03-13 | セイコーエプソン株式会社 | 差動型スパイラルインダクタ、集積回路装置及び電子機器 |
GB0918221D0 (en) * | 2009-10-16 | 2009-12-02 | Cambridge Silicon Radio Ltd | Inductor structure |
JP5570055B2 (ja) * | 2010-01-12 | 2014-08-13 | 矢崎総業株式会社 | 車載機器用コンデンサ型高周波ノイズフィルター |
US8068003B2 (en) * | 2010-03-10 | 2011-11-29 | Altera Corporation | Integrated circuits with series-connected inductors |
WO2012124870A1 (ko) * | 2011-03-15 | 2012-09-20 | 숭실대학교산학협력단 | 셀 구조 인덕터 |
JP5377568B2 (ja) * | 2011-04-26 | 2013-12-25 | 株式会社テラミクロス | 半導体装置 |
US9543068B2 (en) * | 2014-06-17 | 2017-01-10 | Qualcomm Technologies International, Ltd. | Inductor structure and application thereof |
US9548158B2 (en) | 2014-12-02 | 2017-01-17 | Globalfoundries Inc. | 3D multipath inductor |
RU2661496C2 (ru) * | 2016-12-06 | 2018-07-17 | Федеральное государственное бюджетное учреждение науки Институт электрофизики Уральского отделения Российской академии наук (ИЭФ УрО РАН) | Плоский спиральный индуктор сильного магнитного поля (варианты) |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6388908A (ja) * | 1986-10-01 | 1988-04-20 | Mitsubishi Electric Corp | モノリシツク集積回路 |
JPH0661058A (ja) * | 1992-08-11 | 1994-03-04 | Rohm Co Ltd | 半導体集積回路装置 |
JP3599975B2 (ja) * | 1997-10-24 | 2004-12-08 | 三菱電機株式会社 | 高周波回路 |
KR100349419B1 (ko) * | 1999-07-27 | 2002-08-19 | 학교법인 한국정보통신학원 | 이중 나선형 인덕터 구조 |
JP2001274330A (ja) * | 2000-03-27 | 2001-10-05 | Matsushita Electric Works Ltd | 半導体装置 |
FR2810451A1 (fr) * | 2000-06-20 | 2001-12-21 | Koninkl Philips Electronics Nv | Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite |
JP2002050740A (ja) * | 2000-08-03 | 2002-02-15 | Matsushita Electric Ind Co Ltd | スパイラルインダクタ |
US20020158305A1 (en) * | 2001-01-05 | 2002-10-31 | Sidharth Dalmia | Organic substrate having integrated passive components |
FR2819938B1 (fr) * | 2001-01-22 | 2003-05-30 | St Microelectronics Sa | Dispositif semi-conducteur comprenant des enroulements constituant des inductances |
DE60214280T2 (de) * | 2001-05-24 | 2007-04-19 | Nokia Corp. | Induktive Anordnung auf einem Chip |
US6577219B2 (en) * | 2001-06-29 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Multiple-interleaved integrated circuit transformer |
JP2003045712A (ja) | 2001-07-26 | 2003-02-14 | Japan Aviation Electronics Industry Ltd | 防水コイル及びその製造方法 |
JP2003045722A (ja) | 2001-08-01 | 2003-02-14 | Sony Corp | インダクタ素子、および、インダクタ素子を用いた集積回路 |
KR100420948B1 (ko) | 2001-08-22 | 2004-03-02 | 한국전자통신연구원 | 병렬 분기 구조의 나선형 인덕터 |
US6635949B2 (en) * | 2002-01-04 | 2003-10-21 | Intersil Americas Inc. | Symmetric inducting device for an integrated circuit having a ground shield |
US6801114B2 (en) * | 2002-01-23 | 2004-10-05 | Broadcom Corp. | Integrated radio having on-chip transformer balun |
US6809623B2 (en) * | 2002-03-01 | 2004-10-26 | Broadcom Corp. | High Q on-chip inductor |
FR2839582B1 (fr) * | 2002-05-13 | 2005-03-04 | St Microelectronics Sa | Inductance a point milieu |
US6922128B2 (en) * | 2002-06-18 | 2005-07-26 | Nokia Corporation | Method for forming a spiral inductor |
DE10233980A1 (de) * | 2002-07-25 | 2004-02-12 | Philips Intellectual Property & Standards Gmbh | Planarinduktivität |
FR2851078A1 (fr) * | 2003-02-07 | 2004-08-13 | St Microelectronics Sa | Inductance integree et circuit electronique l'incorporant |
US6927664B2 (en) * | 2003-05-16 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Mutual induction circuit |
TWI300575B (en) * | 2003-11-18 | 2008-09-01 | Via Tech Inc | Coplanar transformer |
KR100849428B1 (ko) * | 2006-12-06 | 2008-07-30 | 한국전자통신연구원 | 분기구조를 갖는 대칭형 인덕터 및 그 제조 방법 |
KR100834744B1 (ko) | 2006-12-20 | 2008-06-05 | 삼성전자주식회사 | 다층의 대칭형 헬리컬 인덕터 |
-
2003
- 2003-07-26 KR KR1020030051844A patent/KR101005264B1/ko active IP Right Grant
-
2004
- 2004-05-05 US US10/839,424 patent/US7391292B2/en active Active
- 2004-07-26 JP JP2004217955A patent/JP2005045272A/ja active Pending
- 2004-07-26 CN CN200410087407A patent/CN100590870C/zh active Active
- 2004-07-26 EP EP04254455A patent/EP1503415A3/en not_active Withdrawn
-
2008
- 2008-01-29 US US12/021,494 patent/US7456723B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101572156B (zh) * | 2008-03-21 | 2012-06-20 | 赛骑有限公司 | 紧凑的平衡不平衡变换器 |
CN106783808A (zh) * | 2015-11-23 | 2017-05-31 | 爱思开海力士有限公司 | 高q因子电感器结构和包括其的rf集成电路 |
Also Published As
Publication number | Publication date |
---|---|
EP1503415A3 (en) | 2011-04-27 |
KR20050013022A (ko) | 2005-02-02 |
US20050017836A1 (en) | 2005-01-27 |
EP1503415A2 (en) | 2005-02-02 |
CN100590870C (zh) | 2010-02-17 |
KR101005264B1 (ko) | 2011-01-04 |
US20080117011A1 (en) | 2008-05-22 |
US7391292B2 (en) | 2008-06-24 |
JP2005045272A (ja) | 2005-02-17 |
US7456723B2 (en) | 2008-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1612343A (zh) | 具有互连的感应器和提供合成磁场的感应器部分 | |
CN1224094C (zh) | 集成射频电路 | |
CN1236551C (zh) | 电感电容振荡器 | |
AU2003270682B2 (en) | Electronic transformer/inductor devices and methods for making same | |
US8325001B2 (en) | Interleaved three-dimensional on-chip differential inductors and transformers | |
US20080303623A1 (en) | Inductor structure | |
CN1252745C (zh) | 电感元件 | |
TWI488219B (zh) | 延伸於垂直面之緊密的垂直電感器 | |
US7847666B2 (en) | Differential inductor for use in integrated circuits | |
CN1290190C (zh) | 压控振荡器 | |
US20080150670A1 (en) | Multi-layered symmetric helical inductor | |
JP2012235155A (ja) | インダクタ | |
CN1402274A (zh) | 多层陶瓷电子器件 | |
EP2347437B1 (en) | Integrated capacitor with array of crosses | |
JP6336071B2 (ja) | 高品質係数の誘導性および容量性回路構造 | |
JPH08241962A (ja) | 高周波回路用誘導子 | |
CN1672326A (zh) | 滤波器电路 | |
CN1661741A (zh) | 层叠电容器 | |
US6664882B2 (en) | High-Q inductor for high frequency | |
CN1495898A (zh) | 用于射频集成电路的电感器 | |
TWI571895B (zh) | 參數可變之裝置、可變電感及具有該可變電感之裝置 | |
CN207993862U (zh) | 一种电感堆叠结构 | |
US10468179B2 (en) | Active twisted figure ‘8’ inductor | |
JP2006066769A (ja) | インダクタ及びその製造方法 | |
US7502218B2 (en) | Multi-terminal capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |