CN1495898A - 用于射频集成电路的电感器 - Google Patents

Abstract

本发明公开了一种用于射频集成电路的电感器。该电感器包括多个单元电感器，每个单元电感器都具有竖向螺旋结构，其中，从多个单元电感器中选出的至少一个单元电感器的竖向截面是倒置的梯形。

Description

用于射频集成电路的电感器

技术领域

本发明涉及一种电感器。更具体的是，本发明涉及一种用在射频集成电路(RFIC)中的电感器，其在竖向方向上具有多层结构，并在横向方向上具有螺旋结构。

背景技术

电感器通常是用在射频集成电路中的无源器件。由于电感器在RFIC中占用了大部分面积，并受到RFIC衬底渗漏的影响，因此很难得到很好的电路漏电流特性，这就导致通信质量恶化。

电感器还作为无源器件用于RFICS中的阻抗匹配，作为用在压控振荡器(VCO)中的谐振电路(L-C)的高品质因数，并在减小相位噪声中起到重要的作用。但是，由于衬底的渗漏，很难用互补的金属氧化物半导体(CMOS)工艺制造具有高品质因数的电感器。

因此，已经研究了制造具有高品质因数的电感器的各种方法。例如，可以根据下面的方法制造具有高品质因数的电感器，这些方法例如使用高阻抗衬底、在衬底上形成厚氧化层以增加衬底和电感器之间的空隙、在形成电感器后在电感器下面刻蚀衬底、和通过在衬底上形成接地金属层来屏蔽要渗漏进衬底的电流。

但是，这些用于制造电感器的方法中的每一个都需要额外的CMOS工艺，因此增加了制造电感器的成本。

同时，考虑到电感器的制造成本与其面积成正比，因此根据现有技术在RFIC上耦合最大面积的电感器就带来了大的成本负担。

通过增加电感器的匝数可以增加电感器的感应系数。但是，当使用这种方法时，由于与由电感器与衬底的耦合而产生的影响一起产生的电导损失，电感器的品质因数Q被减小了，结果减小了电感器的谐振频率，并因此减小了电感器的应用范围。

例如，在用0.18μm的CMOS工艺制造的螺旋电感器中，当匝数或者线圈缠绕的次数是3.5时，该电感器的品质因数Q在2GHz的范围内是6.5，其感应系数是3.8nH，谐振频率是6GHz，其中，该电感器的宽度是15μm，缠绕的线圈之间的空隙是1.5μm，导体厚度是2μm，并且其内径是60μm。但是，当匝数增加到7.5时，尽管感应系数增加到17.6nH，但品质因数Q减小到了2.5，谐振频率减小到了3GHz。

由于一些影响，例如电感器的导线之间耦合的影响、导线与硅衬底耦合的影响和有损耗衬底的影响，很难作出一个合乎电路设计的物理和结构特性的电感器模型。

图1示出了用在RFIC中的一个普通的螺旋电感器10和其等效电路。参考图1，参考特征Ls表示通过把螺旋电感器10的自感系数和螺旋电感器的金属线间的金属感应系数相加而得到的感应系数和。参考特征Rs表示通过把螺旋电感器10的直流(DC)电阻与由超射频表面效应影响的交流(AC)电阻相加而得到的全部的电阻之和。参考特征Cs表示在螺旋电感器10的金属线间形成的寄生电容的寄生容量，并且Cp表示在螺旋电感器10和硅衬底之间形成的寄生电容的寄生容量。寄生容量Cp是从形成在螺旋电感器10和硅衬底之间的绝缘层的厚度上计算得到的。参考特征Rp表示超射频渗漏影响的模拟。

图1中所示的等效电路的整个的品质因数Q是用公式1计算得到的：

其中，磁能(Em)、电能(Ee)和能量损失(Eloss)是分别用公式2、3和4计算得到的：

如可以在公式2、3和4中看到的，随着通过耦合减小而形成的导体电阻Rs和寄生电容的寄生容量Cs和Cp，磁能(Em)增加了，电能(Ee)和能量损失(Eloss)减小了。参看公式1，在这种情况下，品质因数Q提高了。

图2示出了具有现有技术的横向多层结构的电感器。图2中，附图标记100表示一个衬底，附图标记101和102表示层间绝缘层，参考符号1A表示连接到第一导电层图案上的引出线。

在图2中所示的电感器内，第一导电层图案1通过接触孔3连接到第二导电层图案2上。因此，构成电感器的整个导电层的厚度增加了，其减小了导电层的电阻Rs。此外，由于引出线2A形成在第一导电层图案1的下面，因此导电层的数量减少了。引出线2A通过一个引出接触孔3A连接到第一导电层图案1中的一个上。

图3示出了具有现有技术的竖向多层结构的螺旋电感器，其克服了板状结构的局限。图3中，附图标记201、205和207分别表示第一、第二和第三单独环形电感器。附图标记202和203分别表示第一单独环形电感器201的外端和内端。附图标记204表示第二单独环形电感器205的内端。第一单独环形电感器201的内端203通过横向接触206连接到第二单独环形电感器205的内端204上。附图标记208表示通过将第二单独环形电感器205连接到第三单独环形电感器207上的竖向方向接触。

如上所述，在根据现有技术的电感器中，随着金属层厚度的增加，可以使电感器的品质因数提高。但是，由于现有技术的电感器的金属层之间以及第一金属层(底部金属层)和硅衬底之间的耦合，电感器的品质因数Q和感应系数减小了，并且由于金属层间的耦合以及电感器的第一金属层(底部金属层)与硅衬底的耦合，可用于电感器的频率范围被局限住了。

发明内容

为了解决这些和其它问题，提供了一种具有高品质因数Q并小面积耦合的电感器。

根据本发明实施例的特征，提供了一种电感器，其包括多个单元电感器，每个单元电感器都具有竖向螺旋结构，其中，从多个单元电感器中选出的至少一个单元电感器的竖向截面是一倒置的梯形。

在上述电感器中，其余单元电感器的竖向截面具有一倒置的梯形形状。可选择地，其余单元电感器的竖向截面具有一倒置的梯形、圆形、三角形、矩形或椭圆形形状。

优选的是，多个单元电感器中的每个单元电感器都具有相同的尺寸。但是，从多个单元电感器中选出的一个单元电感器具有与剩余的单元电感器不同的尺寸。

在本发明的实施例中，从多个单元电感器中选出的至少一个单元电感器包括多层金属层和竖向连接该多层金属层的导电插塞，其中，形成在多层金属层的上部和下层之间的多层金属层的层包括两个金属层，形成在多层金属层的上层下面的多层金属层的金属层仅重叠其通过导电插塞被连接的部分。优选地，形成在多层金属层的上层下面的多层金属层的金属层是对称的。优选地，多层金属层的上层连接到与选出的单元电感器相邻的单元电感器的上层下面的金属层上。

在本发明的实施例中，形成在多层金属层的至少一个层上的金属层具有相同的长度、厚度和宽度，上述的至少一个层形成在多层金属层的上层和多层金属层的下层之间。但是，形成在多层金属层的至少一个层上的金属层的长度、厚度和宽度中的至少一项与其它金属层的对应的长度、厚度和宽度不同，上述的至少一个层形成在多层金属层的上层和多层金属层的下层之间。可选择的，形成在多层金属层的上层和多层金属层的下层之间的金属层具有相同的长度、厚度和宽度。但是，形成在多层金属层的上层和多层金属层的下层之间的不同层上的金属层的长度、厚度和宽度中的至少一项与其它金属层的对应的长度、厚度和宽度不同。

优选地，导电插塞具有相同的长度。但是，不同层上的导电插塞可以具有不同的长度。

附图说明

通过参考附图详细地描述优选实施例，本发明的上述和其它特征和优点将变得更明显，其中：

图1是根据现有技术用在RFIC中的普通电感器的透视图和等效电路图；

图2是根据现有技术用在RFIC中的电感器的截面图；

图3是根据不同现有技术用在RFIC中的电感器的平面图；

图4是根据本发明第一实施例用在RFIC中的第一电感器的透视图；

图5和6是包括在图4中所示的第一电感器中的第一和第二单元电感器的竖向截面图；

图7是根据本发明第二实施例用在RFIC中的第二电感器的透视图；

图8到10是包括在图7中所示的第二电感器中的第三到第五单元电感器的竖向截面图；

图11是根据本发明第一实施例的第一电感器的立体结构，其是用于进行模拟以将本发明与现有技术进行比较；和

图12是说明模拟结果的曲线图，进行该模拟是用于将根据本发明第一和第二实施例的第一和第二电感器与根据现有技术的电感器进行比较。

具体实施方式

在2002年9月13日申请的，题目是“Inductor for Radio FrequencyIntegrated Circuit”(“用于射频集成电路的电感器”)的韩国专利申请No.2002-55634作为参考包含在本文中。

下文中，将参考附图更完整地描述根据本发明的实施例用在RFIC中的电感器，其中，示出了本发明的优选实施例。但是，本发明可以以不同的形式实施，并不应该被限定到这里提到的实施例中。当然，提供这些实施例是使得它的公开更全面和完整，并能将本发明的范围完全传达给本领域的技术人员。附图中，层或者区域的厚度被放大是为了更清楚，并且，相同的附图标记指的是全文中相同的元件。

根据本发明实施例的电感器克服了传统的具有横向结构的电感器的不足。根据本发明实施例的电感器的特征在于，堆叠在衬底上的多层金属层通过通孔相互连接，单元电感器的几何形状是倒置的梯形截面结构，并且，单元电感器以螺旋形式横向连接。

(第一实施例)

图4是根据本发明第一实施例用在RFIC中的第一电感器的透视图。根据本发明第一实施例的一个第一电感器包括多个单元电感器，每一个都具有倒置的梯形截面结构，并且尺寸相同。

特别地，参考图4，第一电感器D1包括第一、第二和第三单元电感器分别为D1a、D1b和D1c，它们以螺旋形式横向连接。如果必要，第一电感器D1可以包括附加的单元电感器。第一、第二和第三单元电感器D1a、D1b和D1c的每一个都具有倒置的梯形结构，并由多层金属层形成，这些金属层这样设置：金属层的每层内的金属层间的距离沿单元电感器向上的方向增加。

例如，尽管没有示出，但如果金属层的一个层如x层被置于金属层的任意一个其它层如x-n层的上面，那么在金属层的x层内的金属层间的距离就大于置于金属层的x层下面的金属层x-n层内的金属层间的距离。并且，在金属层一层内的金属层通过通孔被竖向连接到在金属层另一层内的金属层。因此，在一个单元电感器内，将底部金属层连接到顶部金属层的部分形成了一个阶梯图案。此外，优选的是，在金属层的每层内的金属层的厚度和宽度是相同的。

再参考图4，第一、第二和第三单元电感器D1a、D1b和D1c中的一个，例如第二单元电感器D1b，的第六金属层74连接到邻接的单元电感器，也就是第一单元电感器D1a的第五金属层68a上。这里，第一单元电感器D1a的第五金属层68a通过填充在一通孔(未示出)中的导电插塞72连接到第二单元电感器D1b的第六金属层74上。如图4中所示，第一、第二和第三单元电感器D1a、D1b和D1c以一彼此间预先确定的距离线性横向设置。因此，为了如上所述，将第一单元电感器D1a的第五金属层68a连接到第二单元电感器D1b的第六金属层74上，第二单元电感器D1b的第六金属层74朝向第一单元电感器D1a的第五金属层68a延伸一预定距离。第一单元电感器D1a的第五金属层68a也朝向第二单元电感器D1b的第六金属层74延伸同样的距离。第二单元电感器D1b的第六金属层74的延伸部分通过导电插塞72连接到第一单元电感器D1a的第五金属层68a的延伸部分上。结果，第二单元电感器D1b的第六金属层74在第一和第二单元电感器D1a和D1b之间的空间内连接到第一单元电感器D1a的第五金属层68a上。这种连接结构同样也应用到第二和第三单元电感器D1b和D1c的连接上。

绝缘层(未示出)形成在第一、第二和第三单元电感器D1a、D1b和D1c之间，并且绝缘层包围金属层形成第一、第二和第三单元电感器D1a、D1b和D1c以及连接金属层的导电插塞，后面将对其进行更详细地解释。

现在描述第一、第二和第三单元电感器D1a、D1b和D1c的竖向截面结构。但是，因为第一、第二和第三单元电感器D1a、D1b和D1c具有相同的结构，因此仅描述第一和第二单元电感器D1a和D1b的竖向截面结构。

首先，将解释第一单元电感器D1a的竖向截面结构。

参考图5，绝缘层42形成在衬底40，如硅衬底上。为了减小电感器与衬底40的耦合，绝缘层42例如是一个二氧化硅层，其增加了衬底40和形成在衬底40上的电感器之间的空隙。第一金属层44形成在绝缘层42的预定区域内。第一层间绝缘层46形成在绝缘层42上，以覆盖第一金属层44。第一通孔h1形成在第一绝缘层46内，以暴露第一金属层44外端部分，并填充有第一导电插塞48。为了使第一金属层44和形成在第一金属层44上方的第二金属层50之间的接触电阻最小，优选的是，第一导电插塞48用与第一金属层44相同的材料形成。如果第一金属层44和第二金属层50用不同的材料形成，则可以在第一导电插塞48和第一金属层44之间，和/或在第一导电插塞48和第二金属层50之间放入另一种导电材料。这可以应用到形成在第二金属层50上方的金属层56、62、68和74上，还可以应用到与金属层56、62、68和74连接的导电插塞54、60、66、68a和72上，以及可以应用到与构成第二电感器的金属层连接的导电插塞上，在第二实施例中将详细地描述第二电感器。

接触第一导电插塞48的第二金属层50，在第一金属层44的两个端部之上，形成在第一层间绝缘层46上。第二金属层50形成在第一导电插塞48的上方，并向外延伸超出第一金属层44的两个端部。换句话说，第二金属层50以第一金属层44为中心在其上面对称地形成，与第一金属层44的两个端部重叠，因此，接触第一导电插塞48，并延伸超出第一金属层44的两个端部。结果，第二金属层50相面对的内端之间的距离小于第一金属层44两个端部之间的距离，同时，第二金属层50外端之间的距离大于第一金属层44两个端部之间的距离。

第二层间绝缘层52形成在第一层间绝缘层46上，以覆盖第二金属层50。第二通孔h2形成在第二层间绝缘层52内，以暴露第二金属层50外端部分，并填充有第二导电插塞54。第三金属层56形成在第二层间绝缘层52的预定区域上，相互之间具有一预定距离，并接触第二导电插塞54。第三金属层56在与第二金属层50相同的条件下形成，并在与第二金属层50接触第一导电插塞48相同的条件下接触第二导电插塞54，使得第三金属层56内端之间的距离大于第二金属层50内端之间的距离，并小于第二金属层50外端之间的距离。第三金属层56外端之间的距离比第二金属层50外端之间的距离更大。并且，第三金属层56以第一金属层44为中心在其上面对称地形成。

第三层间绝缘层58形成在第二层间绝缘层52上，以覆盖第三金属层56。第三通孔h3形成在第三层间绝缘层58内，以暴露第三金属层56外端部分，并填充有第三导电插塞60。各第三通孔h3以及相应的各第三导电插塞60隔开得比第二通孔h2以及第二导电插塞54要远。

第四金属层62形成在第三层间绝缘层58的预定区域上，相互之间具有预定距离，并接触第三导电插塞60。第四金属层62在与第三金属层56相同的条件下形成，并在与第三金属层56接触第二导电插塞54相同的条件下接触第三导电插塞60，使得第四金属层62的相面对的内端之间的距离大于第三金属层56的相面对的内端之间的距离，并小于第三金属层56外端之间的距离。第四金属层62以第一金属层44为中心在其上面对称地形成。优选地，第二、第三和第四金属层50、56和62具有相同的厚度和长度。

如上所述，由于形成在第一金属层44上方的金属层间的距离在沿单元电感器向上的方向上逐渐变大，因此，上面的金属层与下面的金属层只在通过导电插塞连接的部分上重叠。结果，可以防止在竖向结构电感器的金属层之间由于耦合而产生的寄生电容。

第四层间绝缘层64形成在第三层间绝缘层58上，以覆盖第四金属层62。第四通孔h4形成在第四层间绝缘层64内，以暴露第四金属层62外端部分，并且，第四通孔h4间的距离大于第三通孔h3间的距离。第四通孔h4中填充有第四导电插塞66。第五金属层68和68a形成在包括有第四导电插塞66的第四层间绝缘层64的预定区域上，并与第一金属层44对称地形成。第五金属层68和68a之间的距离大于第四金属层62之间的距离。第五金属层68和68a与第四金属层62通过第四导电插塞66连接。

在第一单元电感器D1a右边的第五金属层68a连接到第二单元电感器D1b上，如后面将参考图6所描述的。第五金属层68a可以具有与在第一单元电感器D1a左边的第五金属层68相同的厚度和长度。第五层间绝缘层70形成在第四层间绝缘层64上，以覆盖第五金属层68和68a。第五通孔h5形成在第五层间绝缘层70内，以暴露在第一单元电感器D1a左边的第五金属层68的外端部分，并填充有第五导电插塞72。

第六金属层74形成在连接到第五导电插塞72的第五层间绝缘层70上。第六金属层74的一个端部形成在第五导电插塞72的上方，第六金属层74的长度与第五金属层68和68a外端之间的距离相对应。第六层间绝缘层76围绕第六金属层74形成在第五层间绝缘层70上。

如上所述，第一单元电感器D1a分别包括有第一、第二、第三、第四、第五和第六金属层44、50、56、62、68和68a以及74，还包括有第一、第二、第三、第四和第五导电插塞48、54、60、66和72。因此，第一单元电感器D1a具有一倒置的梯形结构，该梯形结构带有相对于第一金属层44对称的相当于台阶的边。结果，衬底40和第一、第二、第三、第四、第五和第六金属层44、50、5 6、62、68和68a以及74之间的耦合减小了。

具有倒置的梯形结构的第一单元电感器D1a示于图5中。但是，第一单元电感器D1a不局限于仅具有倒置的梯形结构，还可以是三角形、矩形、圆形或椭圆形。在这种情况下，优选的是，第一单元电感器D1a这样形成，使得金属层的重叠区域被最小化到可使金属层间的耦合最小。

图6是图4的第二单元电感器的截面图。这里，第二单元电感器D1b具有与图5中所示的第一单元电感器D1a相同的结构和形状，只是在第二单元电感器D1b的右边在第五层间绝缘层70内形成了一个附加的第五通孔h5，并在第五通孔h5内填充有导电插塞72a。导电插塞72a形成在第五金属层68a和第六金属层74之间，以此连接第五金属层68a和第六金属层74。导电插塞72a随第五导电插塞72一起形成。如前面提到的，导电插塞72a在第一和第二单元电感器D1a和D1b之间的一空隙内，也将第二单元电感器D1b的第六金属层74连接到第一单元电感器D1a的第五金属层68a上。

(第二实施例)

在本发明的第二实施例中，单元电感器被形成具有不同的尺寸，并根据它们的尺寸来设置以使金属层和衬底之间以及相邻单元电感器的金属层之间的影响最小。

参考图7，具有竖向螺旋结构的第二电感器D2包括第四、第五和第六单元电感器D2a、D2b和D2c，它们中的每一个都具有倒置的梯形结构，并在横向方向上螺旋地设置。但是，第五单元电感器D2b比第四和第六单元电感器D2a和D2c小。因此，第五单元电感器D2b的第五金属层68b通过第四单元电感器D2a的第四导电插塞66和第五金属层67连接到第四单元电感器D2a的第四金属层62上。第五单元电感器D2b的第四金属层62a在第五单元电感器D2b和第六单元电感器D2c之间的空隙内，通过第四导电插塞66b、第五金属层68c和第五导电插塞72a连接到第六单元电感器D2c的第六金属层74b上。

现在将描述第四、第五和第六单元电感器D2a、D2b和D2c的竖向截面结构，从第四单元电感器D2a的竖向截面结构开始。

参考图8，绝缘层42形成在衬底40上，第一金属层44形成在绝缘层42的预定区域上。第一层间绝缘层46形成在绝缘层42上，以覆盖第一金属层44。第一通孔h1形成在第一层间绝缘层46内，相互之间具有预定距离，并因此暴露第一金属层44的两个外端部分。从第二层间绝缘层52到第四层间绝缘层64的竖向截面结构与在第一实施例中描述的相同，因此这里将不再进行解释。

第五金属层68形成在第四层间绝缘层64上。第五金属层68的右边端部接触填充第四通孔h4的第四导电插塞66，该第四通孔h4在第四单元电感器D2a的左边形成在第四层间绝缘层64内。第四通孔h4在第四单元电感器D2a的右边也形成在第四层间绝缘层64内，以暴露第四金属层62的右边最端部，并填充有第四导电插塞66。第五层间绝缘层70形成在第四层间绝缘层64上，以覆盖第五金属层68。第五通孔h5形成在第五层间绝缘层70内，以暴露第五金属层68的左边端部，并填充有第五导电插塞72。第六金属层74a形成在第五层间绝缘层70上，以接触第五导电插塞72，并延伸经过第四导电插塞66的最右边端部。第六层间绝缘层76围绕第六金属层74a形成。第四单元电感器D2a通过第四导电插塞66连接到第五单元电感器D2b上。

现在将描述比第四和第六单元电感器D2a和D2c小的第五单元电感器D2b的竖向截面图。

参考图9，第二金属层50a形成在第一层间绝缘层46上。这里，第二金属层50a形成的位置相当于图8的第四单元电感器D2a的第二金属层50之间的空隙，并同样相当于第六单元电感器D2c的第二金属层之间的空隙。优选的是，第二金属层50a的长度d1小于图8中所示的将第四单元电感器D2a的第一金属层44连接到第二金属层50的第一导电插塞48之间的距离d。第二层间绝缘层52形成在第一层间绝缘层46上，以覆盖第二金属层50a。第二通孔h2a形成在第二层间绝缘层52内，以暴露第二金属层50a的外端部分，并填充有第二导电插塞54a。第三金属层56a形成在第二层间绝缘层52上，相互之间具有预定距离。第三金属层56a的内端部分分别连接到第二导电插塞54a上。第三金属层56a之间的距离小于第二金属层50a的长度d1，同时第三金属层56a的外端之间的距离比第二金属层50a的长度d1更大。但是，优选的是，第三金属层56a的外端之间的距离小于图8和10中第四和第五单元电感器D2a和D2c的第三金属层56之间的距离。从而，可以防止形成在第五单元电感器D2b的绝缘层上的金属层被设置的太靠近第四和第六单元电感器D2a和D2c的金属层。结果，在相邻的单元电感器间的横向耦合可以被最小化。

第三层间绝缘层58形成在第二层间绝缘层52上，以覆盖第三金属层56a。第三通孔h3a形成在第三层间绝缘层58内，以暴露第三金属层56a的外端部分。因此，第三通孔h3a之间的距离比第二通孔h2a之间的距离更长，但小于图8和10中第四和第五单元电感器D2a和D2c的第三金属层56之间的距离。第三通孔h3a中填充有第三导电插塞60a。第四金属层62a形成在第三层间绝缘层58上，相互之间具有一预定距离，并且其内端部分连接到第三导电插塞60a上。优选的是，第四金属层62a的外端之间的距离小于图8和10中第四和第六单元电感器D2a和D2c的第四金属层62之间的距离。在第五单元电感器D2b右边的第四金属层62a连接到图10中所示的第六单元电感器D2c的第六金属层74b上。第四层间绝缘层64形成在第三层间绝缘层58上，以覆盖第四金属层62a。第四通孔h4a形成在第四层间绝缘层64内，以暴露在第五单元电感器D2b左边的第四金属层62a的最左边端部，并填充有第四导电插塞66a。第五金属层68b形成在连接到第四导电插塞h4a的第四层间绝缘层64上，并朝第四导电插塞h4a的右边延伸一预定距离。优选的是，第五金属层68b的长度小于图8和10中第四和第六单元电感器D2a和D2c的第四通孔h4之间的距离。

如图9中虚线所表示的，第四单元电感器D2a的第四金属层62形成在第三层间绝缘层58上，要与第五单元电感器D2b的第五金属层68b连接。第四单元电感器D2a的第四金属层62和第五单元电感器D2b的第五金属层68b通过填充第四通孔h4的第四导电插塞66连接，通过该第四通孔h4，第四金属层62最右边端部的部分暴露在第四单元电感器D2a内。

第五层间绝缘层70形成在第四层间绝缘层64上，以覆盖第五金属层68b，并且第六层间绝缘层76形成在第五层间绝缘层70上。

现在将参考图10描述第六单元电感器D2c的竖向截面结构。

如图10所示，第六单元电感器D2c从衬底40到第四导电插塞66的竖向截面结构与图8中所示的第四单元电感器D2a的结构相同，因此这里将不再进行描述。

参考图10，第五金属层68在第六单元电感器D2c的左边形成在要连接到第四导电插塞66上的第四层间绝缘层64上。第五层间绝缘层70形成在第四层间绝缘层64上，以覆盖第五金属层68。第五通孔h5形成在第五层间绝缘层70内，以暴露第五金属层68的左边端部，并填充有第五导电插塞72。第六金属层74b形成在要连接到第五导电插塞72上的第五层间绝缘层70上。第六金属层74b延伸超过第四通孔h4，并在其右边端部连接到图9的第五单元电感器D2b的第四金属层62a上。

由于根据本发明第二实施例的第二电感器包括具有不同尺寸的单元电感器，因此比第一实施例更进一步地减小了金属层与衬底40的耦合。

根据本发明第一和第二实施例的第一电感器和第二电感器都具有比根据现有技术的电感器低的电容(Cp)和超射频(Rp)。因此，根据本发明的电感器的品质因数Q可以高于根据现有技术的电感器的品质因数。并且，在根据本发明第二实施例的第二电感器中，单元电感器横向重叠的面积小，因此减小了寄生电容Cs。结果，可以减小第二电感器的电能(Ee)和能量损失(Eloss)，提高了其品质因数Q。

为了证实根据本发明的第一和第二电感器的特性，本发明的发明人进行了模拟实验，以在相同条件下分析根据本发明第一和第二实施例的第一和第二电感器以及图1中所示的横向螺旋电感器的立体结构，并比较了根据本发明的第一和第二电感器的品质因数和根据现有技术的电感器的品质因数。

在上述模拟实验中，构成一个电感器的金属层的宽度设定为3μm，金属层匝间的空隙设定为4μm，金属层的厚度设定为1μm，金属层的整个长度设定为230μm。

图11是用在上述模拟实验中的根据本发明第一实施例的第一电感器的立体结构图，图12是说明模拟实验结果的曲线图。

图12中，第一和第二曲线G1和G2分别说明了用本发明的第一和第二电感器得到的模拟实验结果，第三曲线G3说明了用图1中所示的电感器得到的模拟实验的结果。

如可以在第一、第二和第三曲线G1、G2和G3中看到的，品质因数Q随着频率的增加而提高。在同一频率下，根据本发明的第二电感器具有最高的品质因数Q，第一电感器具有第二高的品质因数Q，而图1中所示的电感器具有最低的品质因数Q。

根据本发明的第一和第二电感器具有大约25×34μm²的面积，图1中所示的电感器具有大约39×36μm²的面积。因此，根据本发明的第一和第二电感器的面积小于图1中所示的现有技术的电感器的面积。

如上所述，由于根据本发明实施例的电感器可以利用半导体制造工艺中的CMOS工艺形成，因此不需要额外的工艺。此外，通过使由电感器与衬底的耦合产生的寄生成分最小化，并通过使电感器的金属层间进行竖向和横向耦合，可以提高电感器的品质因数，并因此，扩大了应用本发明的电感器的电感器装置领域的范围。

尽管根据本发明的电感器金属层被缠绕的次数与根据现有技术的横向多层电感器的相同，但可以形成本发明电感器的横向面积小于现有技术的横向多层电感器。而且，由于半导体制造工艺的发展，随着栅极长度的减小和金属层堆叠数量的增加，根据本发明的电感器的感应系数也可以被进一步地增加。

这里已经公开了本发明的优选实施例，但尽管使用了专用术语，但它们的使用应被解释成是上位的、描述性的，而不是用于限制性的目的。因此，对于本领域的技术人员可以理解的是，在不脱离本发明如在随后的权利要求中所阐明的精神和范围的情况下，可以在形式和细节上做出各种改变。

例如，对于本领域的技术人员可以理解的是，根据本发明第一和第二实施例的第一或第二电感器的金属层的长度可以对于每个层来说都是不同的。并且，可以以不同的形状形成第二电感器的单元电感器。例如，第四单元电感器可以是倒置的梯形，第五单元电感器可以是三角形，第六单元电感器可以是圆形、矩形或椭圆形。此外，可以通过将在本发明中提到的电感器结构和已有的电感器结构组合而形成具有新的结构的电感器。

Claims (18)

1.一种电感器，包括多个单元电感器，每个单元电感器都具有竖向螺旋结构，其中，从多个单元电感器中选出的至少一个单元电感器，其竖向截面是一倒置的梯形。

2.如权利要求1的电感器，其特征在于，其余单元电感器的竖向截面具有倒置的梯形形状。

3.如权利要求1的电感器，其特征在于，其余单元电感器的竖向截面具有圆形、三角形、矩形或椭圆形形状。

4.如权利要求2的电感器，其特征在于，从多个单元电感器中选出的每个单元电感器都具有相同的尺寸。

5.如权利要求2的电感器，其特征在于，从多个单元电感器中选出的一个单元电感器具有与剩余的单元电感器不同的尺寸。

6.如权利要求1的电感器，其特征在于，从多个单元电感器中选出的至少一个单元电感器包括：

多层金属层；和

竖向连接该多层金属层的导电插塞，

其中，形成在多层金属层的上层和下层之间的多层金属层的各层包括两个金属层，形成在多层金属层的上层下面的多层金属层的金属层，除了通过导电插塞被连接起来的部分外，是不重叠的。

7.如权利要求6的电感器，其特征在于，形成在多层金属层的上层下面的多层金属层的金属层是对称的。

8.如权利要求6的电感器，其特征在于，金属层的上层连接到与选出的单元电感器相邻的一个单元电感器的上层下面的金属层上。

9。如权利要求6的电感器，其特征在于，形成在多层金属层的至少一个层上的金属层具有相同的长度、厚度和宽度，上述的至少一个层形成在多层金属层的上层和多层金属层的下层之间。

10.如权利要求6的电感器，其特征在于，形成在多层金属层的至少一个层上的金属层的长度、厚度和宽度中的至少一项与其它金属层的对应的长度、厚度和宽度不同，上述的至少一个层形成在多层金属层的上层和多层金属层的下层之间。

11.如权利要求7的电感器，其特征在于，形成在多层金属层的上层和多层金属层的下层之间的金属层具有相同的长度、厚度和宽度。

12.如权利要求7的电感器，其特征在于，形成在多层金属层的上层和多层金属层的下层之间的不同层上的金属层的长度、厚度和宽度中的至少一项与其它金属层的对应的长度、厚度和宽度不同。

13.如权利要求6的电感器，其特征在于，导电插塞具有相同的长度。

14.如权利要求6的电感器，其特征在于，不同层上的导电插塞具有不同的长度。

15.如权利要求2的电感器，其特征在于，从多个单元电感器中选出的至少一个单元电感器包括：

多层金属层；和

竖向连接多层金属层的导电插塞，

其中，形成在多层金属层的上部和下层之间的多层金属层的层包括两个金属层，形成在多层金属层的上层下面的多层金属层的金属层，除了通过导电插塞被连接起来的部分外，是不重叠的。

16.如权利要求3的电感器，其特征在于，从多个单元电感器中选出的至少一个单元电感器包括：

多层金属层；和

竖向连接多层金属层的导电插塞，

其中，形成在多层金属层的上部和下层之间的多层金属层的层包括两个金属层，形成在多层金属层的上层下面的多层金属层的金属层，除了通过导电插塞被连接起来的部分外，是不重叠的。

17.如权利要求4的电感器，其特征在于，从多个单元电感器中选出的至少一个单元电感器包括：

多层金属层；和

竖向连接多层金属层的导电插塞，

其中，形成在多层金属层的上部和下层之间的多层金属层的层包括两个金属层，形成在多层金属层的上层下面的多层金属层的金属层，除了通过导电插塞被连接起来的部分外，是不重叠的。

18.如权利要求5的电感器，其特征在于，从多个单元电感器中选出的至少一个单元电感器包括：

多层金属层；和

竖向连接多层金属层的导电插塞，

其中，形成在多层金属层的上部和下层之间的多层金属层的层包括两个金属层，形成在多层金属层的上层下面的多层金属层的金属层，除了通过导电插塞被连接起来的部分外，是不重叠的。

Images