CN107403789A - 提高高阻衬底电感性能的方法及半导体结构 - Google Patents

Abstract

本发明提供一种提高高阻衬底电感性能的方法及半导体结构，所述介质层位于所述高阻衬底的上表面，所述钝化层位于所述介质层的上表面，在所述介质层中形成电感线圈，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；去除所述电感线圈上表面的钝化层和介质层，以暴露出所述电感线圈的部分第一金属层。由于只是去除电感线圈的上表面的钝化层和介质层，其他位置的钝化层和介质层依然保留，能够继续保护有源器件不受外界水汽的侵蚀。所述电感线圈的上表面去除了部分钝化层和介质层，减小了高阻衬底表面产生的感应电荷，提高了电感的性能。

Description

提高高阻衬底电感性能的方法及半导体结构

技术领域

本发明涉及半导体制造领域，尤其涉及一种提高高阻衬底电感性能的方法及半导体结构。

背景技术

电感是电子电路中常用的元器件之一，其性能的好坏直接影响了集成电路的性能。品质因数也称Q值或优值，是衡量电感器质量的主要参数，电感的Q值越高，其损耗越小，效率越高。在衬底上制造电感时，衬底的阻值越大，电感的Q值越大，电感的性能越好。

现有技术中，在制造高阻衬底的电感时，由于高阻衬底的掺杂浓度非常低，容易发生反型或增强而导致表面形成一层导电层，使电感的Q值降低。并且，由于钝化层主要由氮化硅构成，钝化层含较多电荷，对高阻衬底有较显著影响。为了保护有源器件不受外界的水汽、撞击等影响，钝化层通常沉积的很厚，而钝化层越厚，电感Q值越低。

发明内容

本发明的目的在于提供一种提高高阻衬底电感性能的方法及半导体结构，以解决由于高阻衬底表面感生出反型或增强导电层而导致电感性能降低的问题。

为了达到上述目的，本发明提供了一种提高高阻衬底电感性能的方法，包括：

提供高阻衬底；

在所述高阻衬底的上表面形成介质层，所述介质层中形成有电感线圈，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；

在所述介质层的上表面形成钝化层；

去除所述电感线圈上表面的钝化层和介质层，以暴露出所述电感线圈的部分第一金属层；

可选的，在所述高阻衬底的上表面形成介质层，所述介质层中形成有电感线圈，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底包括：

形成第一介质层，在所述第一介质层上形成所述第二金属层；

在所述第一介质层和所述第二金属层上形成第二介质层；

在所述第二介质层上形成互连件；

在所述第二介质层和所述互连件上形成第三介质层；

在所述第三介质层上形成所述第一金属层；

在所述第三介质层和所述第一金属层上形成第四介质层；

可选的，所述第一介质层、所述第二介质层、所述第三介质层和所述第四介质层的材料相同；

可选的，所述第一介质层、所述第二介质层、所述第三介质层和所述第四介质层构成所述介质层；

可选的，采用刻蚀的方法去除所述电感线圈上表面的钝化层和介质层；

可选的，所述第一金属层和所述第二金属层的材料包括铝、铜和银中一种或多种；

可选的，所述介质层的材料包括二氧化硅、氮化硅和氮氧化硅中的一种或多种；

可选的，所述钝化层的材料包括氮化硅和/或氮化钛；

可选的，所述高阻衬底的电阻率大于或等于100欧姆·厘米；

可选的，在所述介质层中形成电感线圈之后还包括：对所述介质层进行平坦化处理；

可选的，在所述介质层的上表面形成钝化层之后还包括：对所述钝化层进行平坦化处理；

可选的，采用高密度等离子体化学气相沉积的方法形成所述介质层；

本发明还提供了一种半导体结构，包括：

高阻衬底、介质层、电感线圈和钝化层；

所述介质层设置于所述衬底的上表面；

所述钝化层设置于所述介质层的上表面；

所述电感线圈设置于所述介质层中，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；

所述第一金属层的上表面露出于所述介质层和所述钝化层。

本发明提供了一种提高高阻衬底电感性能的方法及半导体结构，在所述高阻衬底的上表面形成介质层，在所述介质层中形成电感线圈，在所述介质层的上表面形成钝化层，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；去除所述电感线圈上表面的钝化层和介质层，以暴露出所述电感线圈的部份第一金属层。所述电感线圈的上表面全部去除了钝化层和介质层，减小了高阻衬底表面产生的感应电荷，提高了电感的性能。并且，由于只是去除电感线圈的上表面的部分钝化层和介质层，其他位置的钝化层和介质层依然保留，能够继续保护有源器件不受外界水汽的侵蚀。

附图说明

图1为实施例提供的提高高阻衬底电感性能的方法的流程图；

图2-图6为使用实施例提供的提高高阻衬底电感性能的方法形成的半导体结构的示意图；

其中，1-衬底，2-介质层，21-第一介质层，22-第二介质层，23-第三介质层，24-第四介质层，3-电感线圈，31-第一金属层，32-第二金属层，33-互连件，4-钝化层，5-焊盘。

具体实施方式

下面将结合示意图对本发明提供的提高高阻衬底电感性能及半导体结构的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

参阅图1-图6，其为实施例提供的提高高阻衬底电感性能的方法的流程图及电感结构，包括S1：提供高阻衬底1；S2：在所述高阻衬底1的上表面形成介质层2，所述介质层2中形成有电感线圈3，所述电感线圈3包括第一金属层31和第二金属层32，所述第二金属层32较所述第一金属层31更靠近所述高阻衬底1；S3：在所述介质层2的上表面形成钝化层4；S4：去除所述电感线圈3上表面的钝化层4和介质层2，以暴露出所述电感线圈3的部分第一金属层31。所述电感线圈3的上表面全部去除了钝化层4和介质层2，减小了高阻衬底1表面产生的感应电荷，提高了电感的性能。并且，由于只是去除电感线圈3的上表面的钝化层4和介质层2，其他位置的钝化层4和介质层2依然保留，能够继续保护有源器件不受外界水汽的侵蚀。

提高高阻衬底电感性能的方法主要有以下步骤：

S1：提供高阻衬底1，所述衬底1的材料包括硅、锗、锗化硅、砷化镓和绝缘体上的硅等半导体材料，本发明不做限制。优选的，本实施例中，所述高阻衬底1为高阻硅衬底，其电阻率大于或等于100欧姆·厘米。

S2：在所述高阻衬底1的上表面形成介质层2，所述介质层2的材料包括氧化硅、氮化硅和氮氧化硅等绝缘材料中的一种或多种，还可以是其他的低K介电材料或超低K介电材料。当然，本领域技术人员应该认识到，所述介质层2也可以根据介质层2中形成的半导体器件来选择其类型，本发明不做限制。优选的，本实施例中，所述介质层2的材料为氧化硅。

采用化学气相沉积或原子层沉积的方法形成介质层2，优选的，可以采用高密度等离子体化学气相沉积法形成介质层2，利用离子轰击衬底1的上表面，使衬底1的上表面形成陷阱区，增加了衬底1上表面缺陷的密度，降低了衬底1表面产生的电荷，有效的提高了电感的性能。

在所述介质层2中形成电感线圈3，所述电感线圈3可以是平面电感线圈、立体电感线圈等，不限于此。所述电感线圈3包括第一金属层31和第二金属层32，所述第二金属层32较所述第一金属层31更靠近所述高阻衬底1。所述介质层2完全包覆电感线圈3。

优选的，采用化学机械平坦化的方法对介质层2的上表面进行平坦化，以使所述介质层2的上表面平整，去除台阶，以利于后续钝化层的形成。所述介质层2的上表面高于电感线圈3的上表面，为平坦化提供余量。

参阅图2-图5，可以认识到，形成所述电感线圈的方法可以采用本领域惯用的方法，首先在所述衬底1上形成第一介质层21，在所述第一介质层21上形成所述第二金属层32；在所述第一介质层21和所述第二金属层32上形成第二介质层22；在所述第二介质层22上形成互连件33；在所述第二介质层22和所述互连件33上形成第三介质层23；在所述第三介质层23上形成所述第一金属层31和焊盘5；在所述第三介质层23和所述第一金属层31上形成第四介质层24。优选的，采用化学气相沉积或原子层沉积的方法形成第一介质层21至第四介质层24，所述第一介质层21、第二介质层22、第三介质层23、第四介质层24可以选择相同的材料，例如是氧化硅。所有所述第一介质层21、第二介质层22、第三介质层23、第四介质层24构成所述介质层2，所述第一金属层31和第二金属层32的材料可以是铝、铜和银中的一种或多种。当然，需要指出的是，所述电感线圈3和焊盘5不限于一层或两层金属，也可以是3层、4层、5层等，形成电感线圈的方法也不限于以上所述的方法，还可以采用现有技术中的任意一种。

S4：请参阅图6，在所述介质层2的上表面形成钝化层4，所述钝化层4保护介质层中的有源器件不受外界水汽或撞击的影响，其包括氮化硅和/或氮化钛等，不限于此。优选的，所述钝化层4的材料为氮化钛，厚度为500埃-5000埃，例如是700埃、1000埃和3000埃。

优选的，采用化学机械平坦化的方法对钝化层4的上表面进行平坦化以使所述钝化层的上表面平整，去除台阶，以利于后续对钝化层4和介质层2的刻蚀。

S5：去除所述电感线圈3上表面的部分钝化层4和部分介质层2，以暴露出所述电感线圈3的部分第一金属层31，同时也去除所述焊盘5上的部分钝化层4和部分介质层2，暴露出部分焊盘5，所述第一金属层31暴露出一部分，还有一部分被钝化层4所覆盖，所述电感线圈3的第一金属层31的截面宽度在5μm-60μm之间，所述第一金属层31被覆盖的截面宽度可以大于0.1μm，优选的，所述第一金属层31被覆盖的截面宽度在0.1μm-1μm之间。采用刻蚀的方法去除钝化层4和介质层2，优选的，采用各向异性刻蚀工艺刻蚀所述电感线圈3上表面和所述焊盘5上的钝化层4和介质层2，刻蚀的气体可以是CF4、CHF3、C2F6中的一种或几种组合，本发明不做限制。刻蚀所述电感线圈3上表面和所述焊盘5上的钝化层4介质层2，暴露出所述电感线圈3的部分第一金属层31，减小了高阻衬底1表面产生的感应电荷，提高了电感的性能。优选的，所述电感线圈3的第一金属层31和所述第二金属层32的材料为铝，所述第一金属层31暴露在空气中，第一金属层31的表面与空气接触生成氧化铝，氧化铝充当钝化层以保护所述第一金属层31继续被氧化。

请继续参阅图6，其为使用以上提高高阻衬底电感性能的方法制作出的半导体结构，包括高阻衬底1、介质层2、电感线圈3和钝化层4；所述介质层2设置于所述衬底1的上表面；所述钝化层4设置于所述介质层2的上表面；所述电感线圈3设置于所述介质层2中，所述电感线圈3包括第一金属层31和第二金属层32，所述第二金属层32较所述第一金属层31更靠近所述高阻衬底；所述第一金属层31的上表面露出于所述介质层2和所述钝化层4。

综上，在本发明实施例提供的提高高阻衬底电感性能的方法及半导体结构中，在所述高阻衬底的上表面形成介质层，在所述介质层中形成电感线圈，在所述介质层的上表面形成钝化层，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；去除所述电感线圈上表面的钝化层和介质层，以暴露出所述电感线圈的部分第一金属层。所述电感线圈的上表面全部去除了钝化层和介质层，减小了高阻衬底表面产生的感应电荷，提高了电感的性能。并且，由于只是去除电感线圈的上表面的部分钝化层和介质层，其他位置的钝化层和介质层依然保留，能够继续保护有源器件不受外界水汽的侵蚀。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (13)

1.一种提高高阻衬底电感性能的方法，其特征在于，包括：

提供高阻衬底；

在所述高阻衬底的上表面形成介质层，所述介质层中形成有电感线圈，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；

在所述介质层的上表面形成钝化层；

去除所述电感线圈上表面的钝化层和介质层，以暴露出所述电感线圈的部分第一金属层。

2.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，在所述高阻衬底的上表面形成介质层，所述介质层中形成有电感线圈，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底包括：

形成第一介质层，在所述第一介质层上形成所述第二金属层；

在所述第一介质层和所述第二金属层上形成第二介质层；

在所述第二介质层上形成互连件；

在所述第二介质层和所述互连件上形成第三介质层；

在所述第三介质层上形成所述第一金属层；

在所述第三介质层和所述第一金属层上形成第四介质层。

3.如权利要求2所述的提高高阻衬底电感性能的方法，其特征在于，所述第一介质层、所述第二介质层、所述第三介质层和所述第四介质层的材料相同。

4.如权利要求2所述的提高高阻衬底电感性能的方法，其特征在于，所述第一介质层、所述第二介质层、所述第三介质层和所述第四介质层构成所述介质层。

5.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，采用刻蚀的方法去除所述电感线圈上表面的钝化层和介质层。

6.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，所述第一金属层和所述第二金属层的材料包括铝、铜和银中一种或多种。

7.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，所述介质层的材料包括二氧化硅、氮化硅和氮氧化硅中的一种或多种。

8.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，所述钝化层的材料包括氮化硅和/或氮化钛。

9.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，所述高阻衬底的电阻率大于或等于100欧姆·厘米。

10.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，在所述介质层中形成电感线圈之后还包括：对所述介质层进行平坦化处理。

11.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，在所述介质层的上表面形成钝化层之后还包括：对所述钝化层进行平坦化处理。

12.如权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，采用高密度等离子体化学气相沉积的方法形成所述介质层。

13.一种半导体结构，其特征在于，包括：高阻衬底、介质层、电感线圈和钝化层；

所述介质层设置于所述衬底的上表面；

所述钝化层设置于所述介质层的上表面；

所述电感线圈设置于所述介质层中，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；

所述第一金属层的上表面露出于所述介质层和所述钝化层。