CN104576598B - 具有与有源区分隔开的电容器的半导体布置 - Google Patents

具有与有源区分隔开的电容器的半导体布置 Download PDF

Info

Publication number
CN104576598B
CN104576598B CN201410012112.9A CN201410012112A CN104576598B CN 104576598 B CN104576598 B CN 104576598B CN 201410012112 A CN201410012112 A CN 201410012112A CN 104576598 B CN104576598 B CN 104576598B
Authority
CN
China
Prior art keywords
layer
capacitor
dielectric layer
dielectric
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410012112.9A
Other languages
English (en)
Other versions
CN104576598A (zh
Inventor
徐晨祐
刘世昌
蔡嘉雄
陈晓萌
王铨中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104576598A publication Critical patent/CN104576598A/zh
Application granted granted Critical
Publication of CN104576598B publication Critical patent/CN104576598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开的一种半导体布置包括有源区，该有源区包括半导体器件。该半导体布置包括电容器，该电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。至少三个介电层位于电容器的底面和有源区之间。本发明还公开了具有与有源区分隔开的电容器的半导体布置。

Description

具有与有源区分隔开的电容器的半导体布置
技术领域
本发明涉及半导体技术领域，更具体地，涉及具有与有源区分隔开的电容器的半导体布置。
背景技术
除了其他方面以外，电容器对存储电路内的电荷是有用的。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体布置，包括：
有源区，包括半导体器件；以及
电容器，具有第一电极层、第二电极层以及位于所述第一电极层和所述第二电极层之间的绝缘层，至少三个介电层位于所述电容器的底面和所述有源区之间。
在可选实施例中，至少一个介电层位于所述电容器的底面和设置在所述有源区之上的位线之间。
在可选实施例中，所述电容器的高度和所述电容器的宽度的高宽比介于约5至约25的范围内。
在可选实施例中，所述电容器的高度介于约250nm至约1200nm的范围内。
在可选实施例中，所述电容器的宽度介于约30nm至约200nm的范围内。
在可选实施例中，所述电容器在2个介电层至10个介电层之间延伸。
在可选实施例中，介于1个和5个之间的介电层位于所述电容器之上。
在可选实施例中，至少一个氧化物层位于所述电容器之上。
根据本发明的另一方面，还提供了一种半导体布置，包括：
有源区，包括半导体器件；以及
电容器，具有第一电极层、第二电极层以及位于所述第一电极层和所述第二电极层之间的绝缘层，至少一个介电层位于所述电容器的底面和设置在所述有源区之上的位线之间，其中，所述电容器的高度和所述电容器的宽度的高宽比介于约5至约25的范围内。
在可选实施例中，至少三个介电层位于所述电容器的底面和所述有源区之间。
在可选实施例中，所述电容器的高度介于约250nm至约1200nm的范围内。
在可选实施例中，所述电容器的宽度介于约30nm至约200nm的范围内。
在可选实施例中，所述电容器在2个介电层至10个介电层之间延伸。
在可选实施例中，介于1个和5个之间的介电层位于所述电容器之上。
在可选实施例中，至少一个氧化物层位于所述电容器之上。
根据本发明的又一方面，还提供了一种形成半导体布置的方法，包括：
在至少一个介电层的顶面的上方和所述至少一个介电层中的开口内形成第一电极层，使得至少三个介电层位于所述开口内的所述第一电极层的底面和所述半导体布置的有源区之间；
去除位于所述顶面上方的所述第一电极层的表面部分；
在所述第一电极层和所述顶面的上方形成绝缘层；以及
在所述绝缘层的上方形成第二电极层。
在可选实施例中，所述的方法包括：在去除所述第一电极层的所述表面部分之前，在所述第一电极层的上方形成BARC层。
在可选实施例中，所述方法包括：从所述第一电极层去除所述BARC层。
在可选实施例中，所述方法包括：在所述第二电极层的上方形成至少一个介电层。
在可选实施例中，所述方法包括：在所述第二电极层的上方形成至少一个氧化物层。
附图说明
当结合附图进行阅读时，从下面详细的描述可以理解本发明的方面。应该理解，不必按比例绘制附图中的元件和/或结构。因此，为了清楚地讨论，各个部件的尺寸可以任意增大和/或减小。
图1示出了根据一个实施例的半导体布置的一部分；
图2示出了根据一个实施例的半导体布置的一部分；
图3示出了根据一个实施例的半导体布置的一部分；
图4示出了根据一个实施例的半导体布置的一部分；
图5示出了根据一个实施例的半导体布置的一部分；
图6示出了根据一个实施例的半导体布置的一部分；
图7示出了根据一个实施例的半导体布置的一部分；
图8示出了根据一个实施例的半导体布置的一部分；
图9示出了根据一个实施例的半导体布置的一部分；
图10示出了根据一个实施例的半导体布置的一部分；
图11示出了根据一个实施例的半导体布置的一部分；
图12示出了根据一个实施例的半导体布置的一部分；
图13示出了根据一个实施例的半导体布置的一部分；以及
图14示出了根据一个实施例形成半导体布置的方法。
具体实施方式
现在根据附图描述所要求保护的主题，其中，在整篇描述中，相同的参考数字通常用于指相同的元件。在下面的描述中，为了说明的目的，阐述了很多具体细节，以便提供对所要求保护的主题的理解。但是，显而易见的是，在没有这些具体细节的情况下也可实践所要求保护的主题。在其他实例中，以框图的形式示出了结构和器件，以便描述所要求保护的主题。
本文中提供了用于形成半导体布置的一种或多种技术以及由此形成的最终结构。
图1是示出根据一些实施例的半导体布置100的一部分的透视图。在一个实施例中，半导体布置100形成在衬底区102之上。衬底区102包括多种材料，诸如硅、多晶硅、锗或它们的组合等。根据一些实施例，衬底区102包括外延层、绝缘体上硅（SOI）结构、晶圆、或由晶圆形成的管芯等。
根据一些实施例，半导体布置100包括逻辑区110和有源区120。在一个实施例中，逻辑区110形成在衬底区102上或衬底区102内。在一些实施例中，逻辑区110包括在逻辑区110内电连接的一个或多个逻辑接触件112。以诸如通过单镶嵌工艺、双镶嵌工艺等的多种方式形成逻辑接触件112。
根据一些实施例，有源区120包括一个或多个DRAM单元（未示出）。在一个实施例中，有源区120形成在衬底区102上或衬底区102内。在一些实施例中，有源区120包括形成在衬底区102上或内的半导体器件122。在一些实施例中，半导体器件122包括栅极区124、源极/漏极区126等。在一个实施例中，一个或多个STI区128形成在衬底区102内。在一些实施例中，有源区120包括电连接至源极/漏极区126的一个或多个接触件130。
在一些实施例中，半导体布置100包括形成在衬底区102和半导体器件122上方的一个或多个介电层140。根据一些实施例，一个或多个介电层140包括第一介电层140a、第二介电层140b、第三介电层140c、第四介电层140d和第五介电层140e，虽然预期有多个介电层。在一些实施例中，至少一个介电层140包括具有中等或低介电常数的标准介电材料，诸如SiO2。在一些实施例中，介电层140包括具有相对高的介电常数的介电材料。以多种方式形成介电层140，诸如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）等。
在一些实施例中，半导体布置100包括将介电层140分隔开的一个或多个蚀刻停止层144。在一些实施例中，蚀刻停止层144停止介电层140之间的蚀刻工艺。根据一些实施例，蚀刻停止层144包括具有与介电层140不同的蚀刻选择性的介电材料。在一些实施例中，至少一个蚀刻停止层144包括SiN、SiCN、SiCO、CN或它们的组合等。以多种方式形成蚀刻停止层144，诸如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）等。
在一些实施例中，半导体布置100包括位线150。在一个实施例中，位线150延伸穿过第四介电层140d。根据一些实施例，位线150包括金属材料且通过接触件152连接至源极/漏极区126。
在一些实施例中，半导体布置100包括一个或多个金属接触件160。在一个实施例中，金属接触件160延伸穿过第三介电层140c或第四介电层140d。在一些实施例中，金属接触件160包括第一金属接触件160a和第二金属接触件160b。以多种方式形成金属接触件160，诸如通过单镶嵌工艺、双镶嵌工艺等。在一些实施例中，金属接触件160通过接触件130连接至源极/漏极区126。
参见图2，根据一些实施例，第一掩模层200形成在第一介电层140a的上方。在一些实施例中，第一掩模层200覆盖逻辑区110和部分有源区120。以多种方式形成第一掩模层200，诸如例如通过沉积、化学汽相沉积（CVD）或其他合适的方法。第一掩模层200包括多种材料，该多种材料包括氧化物、氧化硅、氮化物、氮化硅、Si3N4或它们的组合等。
在一些实施例中，诸如通过蚀刻图案化第一掩模层200以形成第一掩模开口202和第二掩模开口204。在一个实施例中，第一掩模开口202形成在第一金属接触件160a的上方。在一些实施例中，第二掩模开口204形成在第二金属接触件160b的上方。
参见图3，根据一些实施例，在至少一些介电层140中形成第一开口300和第二开口302。第一开口300和第二开口302以多种方式形成，诸如通过图案化和蚀刻第一介电层140a和第二介电层140b。根据一些实施例，用于蚀刻穿过第一介电层140a和第二介电层140b的至少一个的蚀刻化学剂包括C5F8、C4F6、N2、Ar或它们的组合等。在一些实施例中，用于蚀刻穿过第一介电层140a和第二介电层140b的至少一个的蚀刻时间为约3分钟至约5分钟。在一些实施例中，用于蚀刻穿过第一介电层140a和第二介电层140b之间的蚀刻停止层144的蚀刻化学剂包括CF4、N2、Ar或它们的组合等。
在一些实施例中，通过定时蚀刻、终点检测工艺或它们的组合等控制第一开口300的第一深度310。在一些实施例中，第一深度310介于约250nm至约1200nm的范围内。在一些实施例中，通过定时蚀刻、终点检测工艺或它们的组合等控制第二开口302的第二深度312。在一些实施例中，第二深度312介于约250nm至约1200nm的范围内。
参见图4，根据一些实施例，第一电极层400形成在第一开口300和第二开口302内以及第一介电层140a的上方。第一电极层400以多种方式形成，诸如例如通过原子层沉积（ALD）、溅射、热蒸发、化学汽相沉积（CVD）等。根据一些实施例，在第一介电层140a的顶面404的上方形成第一电极层400的表面部分400。在一些实施例中，第一电极层400包括导电材料，诸如Ti、TiN、Ta、TaN、TaC、W、Ir、Ru、Pt、铝、铜、多晶硅或它们的组合等。在一个实施例中，第一电极层400电连接至第一金属接触件160a和第二金属接触件160b。
在一些实施例中，第一电极层400包括在第一开口300和第二开口302的底部的底面410。根据一些实施例，至少三个介电层140位于底面410和有源区120之间。在一个实施例中，底面410和有源区120之间的至少三个介电层140包括第三介电层140c、第四介电层140d和第五介电层140e。根据一些实施例，至少一个介电层140位于底面410和设置在有源区120之上的位线150之间。在一个实施例中，底面410和位线150之间的至少一个介电层140包括第三介电层140c。
参见图5，在一些实施例中，底部抗反射涂（BARC）层500形成在第一电极层400的上方。BARC层500包括多种材料，该多种材料包括硅、SiOC、其他半导体材料等。在一些实施例中，BARC层500形成在第一开口300和第二开口302内。
参见图6，在一些实施例中，诸如通过湿蚀刻、干蚀刻等去除BARC层500和第一电极层400的表面部分402。在一些实施例中，用于蚀刻穿过BARC层500且从第一电极层400去除BARC层500的蚀刻化学剂包括CF4、CHF3、CH2F2、SF6、O2、N2、Ar、He、Cl2或它们的组合等。在一些实施例中，化学机械抛光（CMP）工艺用于去除BARC层500的至少一些和第一电极层400的表面部分402（如图4所示）。在一些实施例中，在去除第一电极层400的表面部分402之前，在第一电极层400的上方形成BARC层500（如图5所示）。
参见图7，在一些实施例中，绝缘层700形成在第一电极层400和第一介电层140a的顶面404上。在一些实施例中，绝缘层700包括具有相对高的介电常数的介电材料。在一些实施例中，绝缘层700包括具有中等或低介电常数的标准介电材料，诸如SiO2。绝缘层700以多种方式形成，诸如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）等。在一些实施例中，绝缘表面部分702形成在第一介电层140a的顶面404的上方。
根据一些实施例，第二电极层720形成在第一开口300和第二开口302内以及绝缘层700的上方。虽然示出了两个电极层400、720，但是预期可有多个电极层。第二电极层720以多种方式形成，诸如例如通过原子层沉积（ALD）、溅射、热蒸发、化学汽相沉积（CVD）等。在一些实施例中，第二电极层720包括导电材料，诸如Ti、TiN、Ta、TaN、TaC、W、Ir、Ru、Pt、铝、铜、多晶硅或它们的组合等。在一些实施例中，电极表面部分722形成在绝缘层700的绝缘表面部分702和顶面404的上方。根据一些实施例，绝缘层700位于第一电极层400和第二电极层720之间。
在一些实施例中，电容器750包括第一电极层400、绝缘层700和第二电极层。虽然示出了两个电容器750，但预期可有多个电容器750。在一些实施例中，电容器750延伸在2个介电层140至10个介电层140之间。在一些实施例中，测量从第一电极层400的底面410到第二电极层720的顶面762的电容器750的高度760。在一些实施例中，电容器750的高度760介于约250nm至约1200nm之间。
在一些实施例中，测量第二电极层720的相对侧面772a、772b之间的电容器750的宽度770。在一些实施例中，电容器750的宽度770介于约30nm至约200nm之间。根据一些实施例，电容器750的高宽比表示电容器750的高度760和电容器750的宽度770的比。在一些实施例中，电容器750的高宽比介于约5至约25之间。
参见图8，根据一些实施例，第二掩模层800形成在电容器750的第二电极层720的上方。在一些实施例中，第二掩模层800覆盖有源区120。第二掩模层800以多种方式形成，诸如例如通过沉积、化学汽相沉积（CVD）或其他合适的方法。第二掩模层800包括多种材料，该多种材料包括氧化物、氧化硅、氮化物、氮化硅、Si3N4或它们的组合等。
在一些实施例中，图案化和蚀刻第二掩模层800以形成第二掩模开口802。在一个实施例中，第二掩模开口802形成在第二电极层720的电极表面部分722和绝缘层700的绝缘表面部分702的上方。
参见图9，根据一些实施例，诸如通过湿蚀刻、干蚀刻等去除第二掩模层800、第二电极层720的电极表面部分722和绝缘层700的绝缘表面部分702。在一些实施例中，用于去除电极表面部分722和绝缘表面部分702中的至少一个的蚀刻化学剂是有足够选择性的，以不去除第一介电层140a或逻辑接触件112。
参见图10，根据一些实施例，蚀刻停止层1000形成在第二电极层720和第一介电层140a的上方。在一些实施例中，蚀刻停止层1000包括SiN、SiCN、SiCO、CN或它们的组合等。蚀刻停止层1000以多种方式形成，诸如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）等。
根据一些实施例，介电层1010形成在蚀刻停止层1000以及电容器750的第二电极层720的上方。在一个实施例中，介电层1010包括具有中等或低介电常数的标准介电材料，诸如SiO2。在一些实施例中，介电层1010包括具有相对高的介电常数的介电材料。介电层1010以多种方式形成，诸如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）等。根据一些实施例，介于1个和5个之间的介电层1010位于电容器750之上。
根据一些实施例，BARC层1020形成在介电层1010的上方。BARC层1020包括多种材料，该多种材料包括硅、SiOC、其他半导体材料等。
参见图11，根据一些实施例，诸如通过湿蚀刻、干蚀刻等去除BARC层1020。在一些实施例中，在去除BARC层1020之后，在介电层1010和蚀刻停止层1000中形成第一开口1100和第二开口1102。
根据一些实施例，在第一开口1100中形成拾取接触件（pick up contact）1120。在一个实施例中，拾取接触件1120延伸穿过介电层1010和蚀刻停止层1000。在一些实施例中，拾取接触件1120与绝缘层700和第二电极层720相接触。拾取接触件1120以多种方式形成，诸如通过单镶嵌工艺、双镶嵌工艺等。
根据一些实施例，通孔接触件1122形成在第二开口1102中。在一个实施例中，通孔接触件1122延伸穿过介电层1010和蚀刻停止层1000。在一些实施例中，通孔接触件1122与逻辑接触件112相接触。通孔接触件1122以多种方式形成，诸如通过单镶嵌工艺、双镶嵌工艺等。
图12示出了第二示例半导体布置1200。根据一些实施例，第二半导体布置1200包括逻辑区110、有源区120、半导体器件122、介电层140、电容器750等。
根据一些实施例，如图9所示，在去除第二掩模层800、第二电极层720的电极表面部分722和绝缘层700的绝缘表面部分702之后，形成了蚀刻停止层1000、1210和氧化物层1250。在一些实施例中，蚀刻停止层1000形成在第二电极层720和第一介电层140a的上方。在一些实施例中，蚀刻停止层1000、1210包括具有与第一介电层140a不同的蚀刻选择性的介电材料。在一些实施例中，蚀刻停止层1000、1210包括SiN、SiCN、SiCO、CN或它们的组合等。蚀刻停止层1000、1210以多种方式形成，诸如通过热生长、化学生长、原子层沉积（ALD）、化学汽相沉积（CVD）、等离子体增强化学汽相沉积（PECVD）等。
在一些实施例中，至少一个氧化物层1250形成在蚀刻停止层1000、1210之间且在电容器750的第二电极层720之上。在一些实施例中，氧化物层1250以多种方式形成，诸如例如通过沉积、化学汽相沉积（CVD）或其他合适的方法。氧化物层1250包括多种材料，该多种材料包括氧化物、氧化硅、氮化物、氮化硅、氮氧化物、SiO2或它们的组合等。
根据一些实施例，BARC层1270形成在氧化物层1250的上方。BARC层1270包括多种材料，该多种材料包括硅、SiOC、SiON、其他半导体材料等。
参见图13，根据一些实施例，诸如通过湿蚀刻、干蚀刻等去除BARC层1270。在一些实施例中，在去除BARC层1270之后，在氧化物层1250和蚀刻停止层1000、1210中形成第一开口1300和第二开口1302。
根据一些实施例，拾取接触件1320形成在第一开口1300中。在一个实施例中，拾取接触件1320延伸穿过氧化物层1250和蚀刻停止层1000、1210。在一些实施例中，拾取接触件1320与绝缘层700和第二电极层720相接触。拾取接触件1320以多种方式形成，诸如通过单镶嵌工艺、双镶嵌工艺等。
根据一些实施例，通孔接触件1322形成在第二开口1302中。在一个实施例中，通孔接触件1322延伸穿过氧化物层1250和蚀刻停止层1000、1210。在一些实施例中，通孔接触件1322与逻辑接触件112相接触。通孔接触件1322以多种方式形成，诸如通过单镶嵌工艺、双镶嵌工艺等。
图14示出了根据一些实施例的形成半导体布置（诸如半导体布置100、1200）的方法1400。在步骤1402中，在至少一个介电层140的顶面404的上方以及至少一个介电层140中的开口300、302内形成第一电极层400，这样使得至少三个介电层140c、140d、140e位于开口300、302内的第一电极层400的底面410和半导体布置100、1200的有源区120之间。在步骤1404中，去除位于顶面404上方的第一电极层400的表面部分402。在步骤1406中，绝缘层700形成在第一电极层400和顶面404的上方。在步骤1408中，第二电极层720形成在绝缘层700的上方。
根据一些实施例，半导体布置100、1200包括电容器750，其中，至少三个介电层140c、140d、140e位于第一电极层400的底面410和半导体布置100、1200的有源区120之间。在一些实施例中，位线150的高度相对于有源区120比较低，这样降低了位线150和电容器750之间的电阻（Rb）。同样地，也降低了寄生电容（Cb）。
在一个实施例中，半导体布置包括有源区，有源区包括半导体器件。在一个实施例中，半导体布置包括电容器，电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。在一个实施例中，至少三个介电层位于电容器的底面和有源区之间。
在一个实施例中，半导体布置包括有源区，有源区包括半导体器件。在一个实施例中，半导体布置包括电容器，电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。在一个实施例中，至少一个介电层位于电容器的底面和设置在有源区之上的位线之间。在一个实施例中，电容器的高度和电容器的宽度的高宽比介于约5和约25之间。
在一个实施例中，形成半导体布置的方法包括：在至少一个介电层的顶面的上方和至少一个介电层的开口内形成第一电极层，这样使得至少三个介电层位于开口内的第一电极层的底面和半导体布置的有源区之间。在一个实施例中，该方法包括去除位于顶面上方的第一电极层的表面部分。在一个实施例中，该方法包括在第一电极层和顶面的上方形成绝缘层。在一个实施例中，该方法包括在绝缘层上方形成第二电极层。
尽管已经使用针对结构特征或方法步骤的语言描述了主题，但是应该理解，所附权利要求的主题不必限于上述的特定特征或步骤。更确切地说，上述特定特征和步骤公开为实现至少一些权利要求的实例形式。
本文提供了实施例的不同操作。描述的一些或所有操作的顺序不应该被解释为暗示着这些操作必须是顺序依赖的。应该知道，可选顺序具有本描述的优点。此外，应该理解，不是所有操作都必须存在于本文提供的每个实施例中。并且，也应该理解，在一些实施例中，不是所有操作都是必须的。
应该理解，为了简化和便于理解的目的，本文描述的层、区域、部件、元件等示出为具有相对于彼此的特定尺寸，诸如例如结构尺寸和/或方位并且在一些实施例中，相同部件的实际尺寸与本文示出的显著不同。此外，存在多种技术用于形成本文提到的层、区域、部件、元件等，诸如例如注入技术、掺杂技术、旋涂技术、溅射技术、生长技术（诸如热生长）和/或沉积技术（诸如化学汽相沉积（CVD））。
此外，本文使用的术语“示例性”是指用作实例、例子、例证等，且不必是有益的。本申请中所使用的“或”旨在指包含的“或”而不是排他的“或”。此外，除非另有说明或从上下文语境中清楚地表明为单数形式，本申请和所附权利要求中所使用的“一”和“一个”通常被解释为是指“一个或多个”。并且，A和B的至少一个等通常指A或B或者A和B。此外，在一定程度上使用“包括”、“具有”、“有”、“带有”或其变体，这样的术语旨在以类似于术语“包括”的方式是包含的。并且，除非另有说明，否则“第一”、“第二”等不旨在暗示时间方面、空间方面、顺序等。更确切地说，这样的术语仅用作用于部件、元件、物件等的标识、名称等。例如，第一区域和第二区域通常对应于A区域和B区域或者两个不同或两个相同区域或者相同类型的区域。
并且，虽然相对于一个或多个实现方式示出和描述了本发明，但是，基于阅读和理解本说明书和附图，本领域的技术人员能够想到等同改变和更改。本发明包括所有这样的更改和改变且仅由下面的权利要求的范围限定本发明。特别地，关于由上述组件（例如，元件、资源等）执行的各种功能，除非另有说明，用于描述这样的组件的术语对应于执行特定功能（例如，功能等同）的任何组件，即使与公开的结构非结构等同。此外，虽然仅相对于若干实现方式中的一个公开了本发明的特定部件，这样的部件可以根据用于任何给定或特定应用的需要和优点与其他实现方式的一个或多个其他部件结合。

Claims (18)

1.一种半导体布置，包括：
有源区，包括半导体器件；以及
电容器，具有第一电极层、第二电极层以及位于所述第一电极层和所述第二电极层之间的绝缘层，至少三个介电层位于所述电容器的底面和所述有源区之间，
其中，所述至少三个介电层包括：
第一介电层，形成在所述有源区上方并且与所述有源区接触，位线接触件形成在所述第一介电层中；和
第二介电层，形成在所述第一介电层上方并且与所述第一介电层接触，位线形成在所述第二介电层中，其中，所述位线通过所述位线接触件电连接至所述有源区。
2.根据权利要求1所述的半导体布置，其中，所述电容器的高度和所述电容器的宽度的高宽比介于5至25的范围内。
3.根据权利要求1所述的半导体布置，其中，所述电容器的高度介于250nm至1200nm的范围内。
4.根据权利要求1所述的半导体布置，其中，所述电容器的宽度介于30nm至200nm的范围内。
5.根据权利要求1所述的半导体布置，其中，所述电容器在2个介电层至10个介电层之间延伸。
6.根据权利要求1所述的半导体布置，其中，介于1个和5个之间的介电层位于所述电容器之上。
7.根据权利要求1所述的半导体布置，其中，至少一个氧化物层位于所述电容器之上。
8.一种半导体布置，包括：
有源区，包括半导体器件；以及
电容器，具有第一电极层、第二电极层以及位于所述第一电极层和所述第二电极层之间的绝缘层，其中，所述电容器的高度和所述电容器的宽度的高宽比介于5至25的范围内，
至少三个介电层，位于所述第一电极层的底面和所述有源区之间，
其中，所述至少三个介电层包括：
第一介电层，形成在所述有源区上方并且与所述有源区接触，所述第一介电层中形成有位线接触件；和
第二介电层，形成在所述第一介电层上方并且与所述第一介电层接触，所述第二介电层形成有位线，其中，所述位线通过所述位线接触件电连接至所述有源区。
9.根据权利要求8所述的半导体布置，其中，所述电容器的高度介于250nm至1200nm的范围内。
10.根据权利要求8所述的半导体布置，其中，所述电容器的宽度介于30nm至200nm的范围内。
11.根据权利要求8所述的半导体布置，其中，所述电容器在2个介电层至10个介电层之间延伸。
12.根据权利要求8所述的半导体布置，其中，介于1个和5个之间的介电层位于所述电容器之上。
13.根据权利要求8所述的半导体布置，其中，至少一个氧化物层位于所述电容器之上。
14.一种形成半导体布置的方法，包括：
在至少一个介电层的顶面的上方和所述至少一个介电层中的开口内形成第一电极层，使得至少三个介电层位于所述开口内的所述第一电极层的底面和所述半导体布置的有源区之间；
去除位于所述顶面上方的所述第一电极层的表面部分；
在所述第一电极层和所述顶面的上方形成绝缘层；以及
在所述绝缘层的上方形成第二电极层，
其中，所述至少三个介电层包括：
第一介电层，形成在所述有源区上方并且与所述有源区接触，所述第一介电层中形成有位线接触件；和
第二介电层，形成在所述第一介电层上方并且与所述第一介电层接触，所述第二介电层中形成有位线，其中，所述位线通过所述位线接触件电连接至所述有源区。
15.根据权利要求14所述的方法，包括：在去除所述第一电极层的所述表面部分之前，在所述第一电极层的上方形成BARC层。
16.根据权利要求15所述的方法，包括：从所述第一电极层去除所述BARC层。
17.根据权利要求14所述的方法，包括：在所述第二电极层的上方形成至少一个介电层。
18.根据权利要求14所述的方法，包括：在所述第二电极层的上方形成至少一个氧化物层。
CN201410012112.9A 2013-10-25 2014-01-10 具有与有源区分隔开的电容器的半导体布置 Active CN104576598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/063,312 US9466663B2 (en) 2013-10-25 2013-10-25 Semiconductor arrangement having capacitor separated from active region
US14/063,312 2013-10-25

Publications (2)

Publication Number Publication Date
CN104576598A CN104576598A (zh) 2015-04-29
CN104576598B true CN104576598B (zh) 2019-04-02

Family

ID=52994450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410012112.9A Active CN104576598B (zh) 2013-10-25 2014-01-10 具有与有源区分隔开的电容器的半导体布置

Country Status (3)

Country Link
US (4) US9466663B2 (zh)
KR (1) KR101669725B1 (zh)
CN (1) CN104576598B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084035B2 (en) * 2015-12-30 2018-09-25 Teledyne Scientific & Imaging, Llc Vertical capacitor contact arrangement
KR102462439B1 (ko) * 2016-10-18 2022-11-01 삼성전자주식회사 반도체 소자의 제조 방법
US10224372B2 (en) * 2017-05-24 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device with vertical bit lines and replacement word lines and method of making thereof
CN111968981B (zh) * 2020-08-26 2021-12-24 无锡拍字节科技有限公司 一种fcob存储器件的制造方法及其电容器
CN111968980B (zh) * 2020-08-26 2021-11-23 无锡拍字节科技有限公司 一种存储器件的制造方法及其电容器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339869A (zh) * 2010-07-16 2012-02-01 美格纳半导体有限公司 具有mim电容器的半导体装置及其制造方法
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
CN103155098A (zh) * 2010-10-05 2013-06-12 国际商业机器公司 用于提高可靠性的具有浮置导电板的3d过孔电容器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794694B2 (en) 2000-12-21 2004-09-21 Agere Systems Inc. Inter-wiring-layer capacitors
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
KR100446293B1 (ko) * 2002-01-07 2004-09-01 삼성전자주식회사 저항체를 포함하는 반도체 소자 제조 방법
JP2003273230A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
US6720232B1 (en) * 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
KR100548999B1 (ko) * 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
US7425740B2 (en) * 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
JP2007201101A (ja) * 2006-01-25 2007-08-09 Nec Electronics Corp 集積回路装置および回路製造方法
JP5464928B2 (ja) * 2009-07-02 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2012064627A (ja) 2010-09-14 2012-03-29 Elpida Memory Inc 半導体装置の製造方法
JP5638408B2 (ja) * 2011-01-28 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8790975B2 (en) * 2011-03-04 2014-07-29 Globalfoundries Inc. Semiconductor device comprising a capacitor formed in the metallization system based on dummy metal features
JP2013008732A (ja) * 2011-06-22 2013-01-10 Elpida Memory Inc 半導体装置の製造方法
JP2013038095A (ja) * 2011-08-03 2013-02-21 Elpida Memory Inc 半導体装置の製造方法
JP2013048189A (ja) * 2011-08-29 2013-03-07 Elpida Memory Inc 半導体装置の製造方法
JP5689392B2 (ja) * 2011-09-02 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5947093B2 (ja) * 2012-04-25 2016-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339869A (zh) * 2010-07-16 2012-02-01 美格纳半导体有限公司 具有mim电容器的半导体装置及其制造方法
CN103155098A (zh) * 2010-10-05 2013-06-12 国际商业机器公司 用于提高可靠性的具有浮置导电板的3d过孔电容器
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置

Also Published As

Publication number Publication date
US20150115409A1 (en) 2015-04-30
US20180102368A1 (en) 2018-04-12
CN104576598A (zh) 2015-04-29
US20170025417A1 (en) 2017-01-26
US9466663B2 (en) 2016-10-11
US10269807B2 (en) 2019-04-23
KR20150051312A (ko) 2015-05-12
US20190252389A1 (en) 2019-08-15
US9837421B2 (en) 2017-12-05
US11037932B2 (en) 2021-06-15
KR101669725B1 (ko) 2016-10-27

Similar Documents

Publication Publication Date Title
TWI601290B (zh) 金屬閘極結構及其製造方法
CN104576598B (zh) 具有与有源区分隔开的电容器的半导体布置
US9401329B2 (en) Interconnect structure and method of forming the same
CN103839917B (zh) Mim电容及其形成方法
TWI635578B (zh) 製造鐵電式隨機存取記憶體的方法
US11088021B2 (en) Interconnect structure and method of forming the same
US11856750B2 (en) Semiconductor arrangement with capacitor
US20140242792A1 (en) Method for Forming Semiconductor Device
TW201810591A (zh) 半導體裝置與其形成方法
CN105489590B (zh) 嵌入式金属-绝缘体-金属电容器
US9230855B2 (en) Interconnect structure and forming method thereof
US20200075600A1 (en) Semiconductor arrangement with capacitor and method of fabricating the same
US9978754B2 (en) Semiconductor arrangement with capacitor
US9576896B2 (en) Semiconductor arrangement and formation thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant