CN1172372C - 用于集成电路的电感器 - Google Patents

用于集成电路的电感器 Download PDF

Info

Publication number
CN1172372C
CN1172372C CNB011384867A CN01138486A CN1172372C CN 1172372 C CN1172372 C CN 1172372C CN B011384867 A CNB011384867 A CN B011384867A CN 01138486 A CN01138486 A CN 01138486A CN 1172372 C CN1172372 C CN 1172372C
Authority
CN
China
Prior art keywords
transmission line
inductor
microstrip transmission
inductance
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011384867A
Other languages
English (en)
Other versions
CN1353459A (zh
Inventor
�߸�ϡ����͵϶�
瓦格迪·阿巴迪尔
A
罗伯特·A·格罗夫斯
�ˡ���ɭ
帕特里克·汉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1353459A publication Critical patent/CN1353459A/zh
Application granted granted Critical
Publication of CN1172372C publication Critical patent/CN1172372C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种在极高频率应用的集成到VLSI和ULSI技术产品中的电感器。它是以微带传输线构形，被设计成直线、螺旋线或曲线形式。通过在传输线的一端使微带中心导体短接到下级接地平面，形成电感器。结果是，对于给定的传输线设计，和在特定频率范围内，在工作设计范围内电感与频率无关。微带传输线提供能用在具有低或高电阻率的任何类型衬底上的电感。该微带传输线可利用两层或全部金属布线层技术，容许电感的宽范围和质量因数设计折衷方案。采用有低的相对介电常数的绝缘层，实现系统进一步的增强。在从约8GHz延伸到约35GHz的频率范围内，该系统的电感在10%以内恒定。这个电感器系统容许通过几个参数进行最佳设计，以实现所需性能。

Description

用于集成电路的电感器
                         技术领域
本发明涉及用于集成电路技术的电感器的增强，特别涉及制作电感器的结构和方法，它不会对常规半导体制造技术产生大的影响。
                         背景技术
制造与现代集成电路结合的在芯片上的电感器，对于很多应用都是非常需要的。
对于集成电感器，特别是对于在低电阻率衬底上的集成电感器的一个主要缺点是在电感元件和导电衬底之间产生明显的电场和磁场耦合。首先，由于衬底中的任何感应电流将导致与电感器的磁场相反取向的磁场(楞次定律)，因此这将使所得到的电感减小。这个与电感器磁场相反的磁场使整个磁场随着频率的增加而减弱，产生变化的有效电感。其次，衬底中产生的电流(来自磁场或电场)导致功率损失(降低质量因数)和噪声耦合。
现有技术中，即由Ewen，Ponnapalli和Soyuer申请的US专利5,446,311中介绍了一种在硅技术中用于获得高Q(质量因数)电感器而不需要昂贵的金属化的系统。该电感器形成为常规集成电路技术中的带有多个金属层的螺旋导体结构，其中电感器匝利用了多层金属层以减少电感器电阻。该现有技术的缺点是在电感器和衬底之间有很强的电耦合。这种高电阻率的衬底(约10欧姆-厘米或更高)最适于该现有技术产生5以上的合理的质量因数(Q)值。而且，在无线电和微波频率，该系统产生只高于5的质量因数。使用具有低电阻率的衬底(例如0.01欧姆-厘米)，由于在衬底中产生涡流而使质量因数显著减小。
US专利5,083,226采用了绝缘衬底层，而不是半导体集成芯片，并且电子部件安装在电感器体内。
US专利5,861,647使用连接两个金属层的栓塞(plug)形成电感器。该现有技术要求层间介电绝缘材料有特殊的厚度，这就限制了器件尺寸的减小和扩展该技术的操作范围。
US专利5,917,244需要无电镀敷法的特殊处理和在衬底层上的含镍导体层。US专利5,478,773还要求几微米厚的镀铜的特殊处理。US专利5,793,272也需要使用铁磁芯和铁磁衬垫的特殊处理。
US专利5,788,854也对相关工艺有限制，其中首先在衬底上制造电感器，然后与后来在衬底上形成的其它器件集成。用于制作这种其它器件的工艺步骤采用了足够低的温度以防止损伤或破坏电感器的特性。
在US专利5,712,184中，采用了其中产生大量单晶硅岛的特殊处理，其中硅岛借助绝缘层与衬底晶片绝缘，并且硅岛借助垂直绝缘材料互相绝缘。而且在该现有技术中，使用了高电阻率的衬底，这是该发明的另一个缺点。
US专利5,656,849展示了一种螺旋电感器，但是该现有技术中的电感器不与衬底绝缘。
在US专利5,541,135中，电感器需要使用电镀的特殊工艺以产生倒装片式凸起(Flip Chip Bumps)。US专利5,898,991提供要求产生如下结构的非常特殊的工艺，该结构为：一个或多个同心导电元件由一个或多个实心导电元件代替以提供磁性衬底的每个面上的电路之间的电连接。
在US专利5,801,100中，仍需要使用无电铜镀敷的特殊工艺以在衬底层上形成含镍的导电层。
以上几篇参考文献教导了以螺旋电感器技术为基础的各种形式，主要是减少了串联电阻并提高了电感器质量因数。在文章“使用沟道阻止注入的带有扩散屏蔽的芯片上螺旋电感器(On-Chip Spiral Inductorwith Diffused Shields Using Channel-Stop Implant，)”T.Yoshitomi，et al.；Tech.Dig.Int.Electron Devices Meeting(IEDM)，1998，pp.540-543中，介绍了在场氧化物下面的n-阱中采用了极浅的扩散层的想法。该扩散层是用穿过场氧化物的高能注入形成的。但是，该现有技术需要另外的处理掩模层，这增加了成本和集成工艺的复杂性。该参考文献还存在一个问题是电感值是频率的函数。
                         发明内容
总之，现有技术存在几个问题：制作电感需要特别复杂和昂贵的工艺，需要高电阻率的衬底以减小对电感器的耦合，并且在相当宽的频率范围内电感不是常数。
正如人们所期望的，需要制造芯片上的集成电感而不给制造技术增加处理掩模层的工艺。而且期望该电感器用于各种类型的高或低电阻率衬底，并对于给定的电感器在很宽的频率范围内有几乎恒定的值。本发明解决了现有技术中存在的问题。
因此，本发明的目的是能够以任何VLSI或ULSI(超大规模集成电路)电路技术构成集成的电感器/传输线。
本发明的另一个目的是提供能够用在低或高电阻率衬底上的电感器，而不会使质量因数明显下降。
本发明提供一种半导体器件，包括：半导体衬底；在所述衬底的预定区域上延伸的接地平面；微带传输线，具有与所述接地平面绝缘隔开且与所述接地平面平行的第一和第二端，其中所述接地平面位于所述衬底的一个表面和所述微带传输线之间；所述微带传输线的第一端连接到所述接地平面，所述第二端连接到一外部电路，因此对于1千兆赫以上的频率所述微带传输线和所述接地平面的电特性对所述电路起电感器的作用。
按照上述的半导体器件，所述微带传输线包括具有长度为L和宽度W的导电互连的连续部分；所述微带传输线用低电阻分路器在一端被端接；和连接到所述接地平面和所述微带传输线的另一端的电路；因此对于1千兆赫以上的频率所述微带传输线和所述接地平面的电特性对所述电路起电感器的作用，其中当L为750微米时，在8GHz到35GHz的频率范围内所述导体的电感为0.22毫微亨±10％。
本发明的电感器系统采用了微带传输线，它包括中心电感器和在中心电感器下面的相当宽的金属平面。该金属平面电接地。
按照本发明，对于给定的传输线设计，和在特定频率范围内，在工作设计范围内电感与频率无关。微带传输线提供能用在具有低或高电阻率的任何类型衬底上的电感。该微带传输线可利用两层或全部金属布线层技术，容许电感的宽范围和质量因数设计折衷方案。该折衷方案的重要特性是利用低的(在电感之下)金属布线层，以及低的硅和多晶硅区用于电感设计之外的目的，而不影响电感的工作。这是因为该电感器系统的绝缘特性。采用有低的相对介电常数的绝缘层，实现了进一步的系统的增强。在从约8GHz延伸到约35GHz的频率范围内，该系统的电感在10％以内恒定。这个电感器系统容许通过几个参数进行最佳设计，以实现所需性能。
下面通过结合附图和对本发明优选实施例的说明来详细介绍本发明的这些和其它目的。
                         附图说明
图1是简化的直线微带电感器的示意图。
图2是使用螺旋传输线的微带电感器的示意图。
图3是曲线结构的微带电感器的示意图。
图4是端接线性微带电感器的短路电路图。
图5表示使用图4的铝-铜金属化形成的短路微带传输线的输入阻抗的实部Real[Zin]欧姆与频率千兆赫(GHz)的模拟结果，其中的尺寸为：AlCu厚度＝4.0微米，宽度＝5.0微米，绝缘厚度为7.14微米。
图6表示图4中使用的短路微带传输线的质量因数与频率的模拟结果。
图7表示图4的短路微带传输线的有效输入电感(毫微亨)与频率的模拟结果。
图8表示图4中的微带传输线的输入阻抗的实部Real[Zin]与频率的模拟和实验结果。
图9表示图4的微带传输线的质量因数[Q]与频率的模拟和实验结果。
图10表示图4的短路微带传输线的有效输入电感与频率的模拟和实验结果。
图11表示用于铜基冶金的输入阻抗的实部与频率的模拟结果，其中铜基冶金材料的尺寸为：铜厚度＝0.83微米，宽度＝5.0微米，绝缘材料厚度为2.6微米。
图12表示图11中模拟的微带传输线的质量因数与频率的模拟结果。
图13表示图11中的微带传输线的有效输入阻抗与频率的模拟结果。
图14a是使用本发明的微带传输线[TLINE]和使用电感器[L2]的理想电路[IDEAL]的带通滤波器的电路图。
图14b是图14a的带通滤波器的信号幅度与频率特性的模拟。
图15a和15b表示用于高通滤波器的本发明的电路图和模拟对比结果。
图16a和16b表示用于带隙滤波器的本发明的电路图和模拟对比结果。
                         具体实施方式
本发明的微带传输线在以下几种结构中被采用：
-直线微带
-曲线结构
-螺旋结构
直线微带结构示于图1中，其中作为信号传输导体的中心导体16是由铝或铜制成。两种类型的金属化技术对于系统的最优化具有不同优点。铜的电阻率比铝低，但是铝线不用特殊处理就能做得较厚。希望增加中心导体的厚度以实现较低的总电阻。中心导体的宽度为W，厚度为d，并且中心导体与它下面的金属平面10分开距离为h，它是集成芯片衬底10中的层间绝缘材料。集成芯片衬底最好包含有本发明的微带电感可以与之电连接的多功能集成电路。层间绝缘层14具有相对介电常数εγ。微带传输线电感器的中心导体16可以在集成芯片的上金属层上形成，而宽金属平面12位于下金属层，宽金属平面12作为用于电感器与所有下金属层和衬底的屏蔽件。下屏蔽接地平面的宽度为W1。下接地平面也可以由铜或铝构成。图1的直线微带线提供了本发明的最简单应用。
图2中简要示出的螺旋形状微带电感器提供了比直线微带结构更紧凑的布置的另一种构形。相同的参考标号表示图1的相同部件。
本发明的其它应用是示于图3中的曲线结构。
为用做电感器，传输线的中心导体16被短路，即电连接到下地金属平面。正如在下面部分所示的，这个特征是产生在特定设计频率范围内与频率无关的电感值的关键。
本发明的简化形式示于图4中，其中微带或螺旋微带传输线用两条直线表示，并且它们在一端(远端)短路。微带线16可以通过任何垂直互连被短路到接地平面，如螺栓(stud)或一系列螺栓/线互连。单个螺栓状连接器给短路连接器提供最低电阻。
一般传输线在另一端的输入阻抗(Zin)由下列公式给出：
Zin＝Z0×ZN/ZD                         (1)
其中Z0是传输线的特性阻抗，而ZN和ZD由下列公式给出：
ZN＝[ZL COSH(γL)]+[Z0 SINH(γL)]      (2)
和
ZD＝[Z0 COSH(γL)]+[ZL SINH(γL)]      (3)
ZL是在远端的负载阻抗，L是传输线的长度，γ是一般复合传播常数，它由下列公式给出：
γ＝α+jβ                             (4)
其中α是衰减常数，β是相位常数并给出如下：
β＝2π/λ
其中λ是波长并给出如下：
λ＝C/{f×(εeff*0.5)}                 (5)
这样，
β＝2π×f×(εeff*0.5)/X              (6)
这里，C是光速(3×108米/秒)，f是输入信号的频率，εeff是微带传输线的有效相对介电常数，εγ是两个导体之间的绝缘介质的相对介电常数，对于SiO2，εγ等于3.8。正如后面所看到的，εeff不能等于εγ，这取决于传输线的结构。如图4所示，对于本发明，两个传输线在远端被短路，因此：
ZL＝0
代入等式(1)、(2)和(3)中，得到下列Zin：
Zin＝Z0×TANH(γL)                      (7)
TANH(γL)可以写出如下：
TANH(γL)＝[SINH(2αL)+jSIN(2BL)]/[COSH(2αL)+COS(2βL)]                                      (8)
将等式(8)代入等式(7)中，Zin的虚部可写为：
Im[Zin]＝j Z0×SIN(2βL)/[COSH(2αL)+COS(2βL)]      (9)
在适当的设计条件下，等式(9)给出了输入阻抗的感应分量，并且有效输入电感Leff可写为：
Leff＝(Z0/ω)×SIN(2βL)/[COSH(2αL)+COS(2βL)]    (10)
对于(αL)的小值，即无损耗传输线，
Zin＝Z0×TANH(jβL)＝j Z0 TAN(β L)                (11)
特性阻抗Z0一般为：
Z0＝[(Rd+jωLd)/(Gd+jωCd)]0.5                     (12)
其中Rd、Ld、Gd和Cd分别是传输线每单位长度的传输线分布电阻、电感、电导和电容。Z0一般是复数，并在高频时为纯实数，其中Rd＜＜ωLd，和Gd＜＜ω Cd。
传播常数γ一般为复数，它的实部α由于趋肤效应而随着频率的平方根增加。它的虚部β也随着频率增加而增加。
对于(βL)为小值时，TAN(βL)大约等于(βL)。在我们的发明中我们设定的准则是，对于乘积(βL)的最大值，在相应的频率和传输线长度的范围内，有效输入阻抗的改变不会超过10％。将等式(6)代入等式(11)，对于无损耗传输线得到：
Zin＝j Z0×TAN(2πf×εeff 0.5×L/C)               (13)
等式(13)给出了小传输损耗情况和在足够高的频率时的有效输入电感为：
Leff＝Z0 TAN[2πf×εeff 0.5×L/C]/2πf            (14)
等式(14)指出了有效输入电感与传输线的长度和特性阻抗成正比。如前面示出的，本发明的重要特征和优点是：如果频率在某一设计工作范围内，传输线的有效输入电感与频率无关。这个特定的频率范围要使有效阻抗在整个频率范围内的改变不会超过10％。对此有效的较高的频率范围取决于传输线的长度L。L可以是在500-2000微米范围内，如图5-13的例子所示。对于任何给定的设计条件，有效电感的实际表达式由等式(10)给出。
对于本发明，在使有效电感的改变不会超过10％以上的任何所期望的工作频率f，对于传输线长度的最大长度L1将从等式(7)获得并给出如下：
[TAN{βL1}-(βL1)]/(βL1)＝0.1       (15)
同样，对于传输线的给定长度，可以找到电感不会改变10％以上的最大频率范围。
利用近似法，有效相对介电常数由下列公式给出(来自C.W.Davidson，通信传输线(Transmission Lines for Communications)，Section 1.33，pp.15-18)：
εeff＝K1+K2                        (16)
其中K1为：
K1＝(εγ+1)/2                      (17)
K2为：
K2＝[(εγ-1)/2]×[1+(10h/W)]-0.5  (18)
在上面，由于对于中心导体的微带传输线的非对称结构，有效相对介电常数不同于相对介电常数。对于典型的CMOS(互补金属氧化物半导体)技术，对于一个层间绝缘层的厚度来说，h的最小值约为1.0μm。这是最小值，原因是中心导体和接地平面必须分离至少一个层间绝缘层区域。重要的是应注意到在h等于1μm的结构下，这表示在集成电路上的电感器结构要求的最小体积。增加h将产生更高值的特性阻抗并且电感和质量因数也增高。
(βL)与工作频率成正比，即在高频时变大。应该注意等式(15)给出了为实现本发明的目的即在10％范围内的恒定电感所要求的传输线的最大长度。对于该电感器系统，质量因数(Q)为：
Q＝2π×f×Leff/Re[Zin]                (19)
其中Re[Zin]是输入阻抗的实部。从等式(8)中得到：
Re[Zin]＝Z0×SINH(2αL)/COSH(2αL)     (20)
为实现高电感和高质量因数，需要特性阻抗尽可能的高。在传输线的几种选择方案之间选择时，最佳选择是对于相同的线宽度和长度，对衬底最低耦合时产生最高特性阻抗的形式。
在对比不同传输线类型时线宽恒定是很重要的，因为串联电阻是在传输线内引起功率损耗的原因之一(窄传输线有更高的电阻且功率损耗更高)。为了说明这一点，我们考虑了用于传输线的下列不同方式以实现所期望的电感：
1)微带传输线(接地平面上的信号导体)，
2)共面波导(CPW)(带有两个对称接地的信号导体，每个在同一层上的传输线的每侧)，
3)带状线(上和下接地平面之间的信号导体)。
4)共面混合波导连接(如(2)中的共面波导)，但是在下面带有接地平面以屏蔽衬底与传输线。
最佳选择是对衬底最小耦合时产生最高特性阻抗的类型。当在硅衬底上实现时共面波导达到了最高阻抗，但是对衬底有显著的耦合。可以用微带传输线实现下一个最高阻抗。这方案还允许衬底与信号线的有效屏蔽。下一个最高阻抗可以通过共面混合波导连接(coplanar hybrid)来实现，但是这在普通的微带上没有显著的屏蔽优点。最后，尽管不比微带有明显的优点，但带状线可产生最低可实现的阻抗，同时提供最佳屏蔽。因此，对于这种应用选择的最佳传输线结构是微带传输线。
由等式(10)、(19)和(20)给出的电感和质量因数根据等式(12)由以计算传输线的分布元件和特性阻抗为基础的计算机模拟算法确定。然后将模拟结果与实验结果相对比。下面给出铝金属化技术的设计情况：
-W＝5.0μm
-h＝7.14μm
-W1＝40μm或更高
-d＝2.0μm
-线长度L＝可变，典型情况L＝750μm
-相对介电常数εr＝3.8
-对于L＝750μm，电感＝0.22nH，在8GHz到35GHz的频率范围内在10％内恒定。
-在35MHz时，有效线电阻Re[Zin]＝5欧姆
-在35GHz时，质量因数，Q＝10.5
对于上述的设计案例，对于Re[Zin]、质量因数(Q)、和有效输入电感Leff的模拟结果分别示于图5、6和7中。图8、9和10给出了关于2200μm长的微带线的模拟结果与分别对于Re[Zin]、Q、和Leff的实际测量值。这些图表示测量和模拟之间有合理的一致性。从图6和7的结果看出，电感在某一设计频率范围内几乎是不变的，正如设计目标所指示的。例如，对于长度750μm的传输线，电感有约0.22nH的合理恒定值，即在从约8GHz延伸到约35GHz的频率范围内其变化在10％内。在同一频率范围内，质量因数的最小值约为5，最大值为约10.5。图11、12和13示出了本发明的设计方案和用于铜金属化技术的另一方案的对比，其中介质间隔h值为2.6μm。该结果表示了通过两种不同技术获得的Leff和Q的可比值。利用有低相对介电常数值的介电绝缘材料，可实现较高的质量因数值。例如，相对介电常数从3.8降低到2.6，结果使Q增加约10％。图14a、15a和16a分别表示使用本发明的短路微带传输线的带通、高通和带隙滤波器的电路图。图14b、15b和16b分别表示对于三种滤波器类型的振幅与频率响应的模拟结果。
从上面的结果，我们可以概括由本发明的电感器达到的优点是：
-微带传输线带有屏蔽接地平面。
-电感与衬底电阻率无关。
-质量因数与衬底电阻率无关。
-系统能用于衬底电阻率的低和高值。
-对于给定长度的传输线和在特定频率范围内，电感与频率无关。
-不用另外处理掩模层。
-根据所希望的性能和简单性的设计水平，可以在各种结构中实现系统的灵活性。
-在极高频率范围内的可操作性和对于VLSI和ULSI CMOS集成技术的适用性。
前面已经按照特定实施例介绍了本发明，本领域的技术人员将认识到，在不脱离本发明的实质情况下，根据这里的特定说明可做出多种修改。例如，可使用具有相同的结果的其它导体系统，可以作为另外的绝缘和/或半导体材料。

Claims (12)

1、一种半导体器件，其特征在于，包括：
半导体衬底；
在所述衬底的预定区域上延伸的接地平面；
微带传输线，具有与所述接地平面绝缘隔开且与所述接地平面平行的第一和第二端，其中所述接地平面位于所述衬底的一个表面和所述微带传输线之间；
所述微带传输线的第一端连接到所述接地平面，所述第二端连接到一外部电路，因此对于1千兆赫以上的频率所述微带传输线和所述接地平面的电特性对所述电路起电感器的作用。
2、如权利要求1的半导体器件，其特征在于，所述半导体衬底包括耦合到所述外部电路的集成电路。
3、如权利要求1的半导体器件，其特征在于，所述微带传输线包括具有长度为L和宽度W的导电互连的连续部分。
4、如权利要求1的半导体器件，其特征在于，所述微带传输线包括有直线图形的导体。
5、如权利要求1的半导体器件，其特征在于，所述微带传输线包括有螺旋图形的导体。
6、如权利要求1的半导体器件，其特征在于，所述微带传输线包括有曲线图形的导体。
7、如权利要求1的半导体器件，其特征在于，所述微带传输线由铝或铜制成。
8、如权利要求1的半导体器件，其特征在于，所述接地平面由铝或铜制成。
9、如权利要求3的半导体器件，其特征在于，L是在500-2000微米范围内。
10、如权利要求3的半导体器件，其特征在于，当L为750微米时，在8GHz到35GHz的频率范围内所述电感器的电感为0.22毫微亨±10％。
11.如权利要求1的半导体器件，其特征在于，所述第一端用低电阻分路器连接到所述接地平面。
12.如权利要求1的半导体器件，其特征在于，所述微带传输线包括具有长度为L和宽度W的导电互连的连续部分；
所述微带传输线用低电阻分路器在一端被端接；和
连接到所述接地平面和所述微带传输线的另一端的电路；因此对于1千兆赫以上的频率所述微带传输线和所述接地平面的电特性对所述电路起电感器的作用，其中当L为750微米时，在8GHz到35GHz的频率范围内所述电感器的电感为0.22毫微亨±10％。
CNB011384867A 2000-11-14 2001-11-14 用于集成电路的电感器 Expired - Lifetime CN1172372C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/712,369 US6714113B1 (en) 2000-11-14 2000-11-14 Inductor for integrated circuits
US09/712,369 2000-11-14

Publications (2)

Publication Number Publication Date
CN1353459A CN1353459A (zh) 2002-06-12
CN1172372C true CN1172372C (zh) 2004-10-20

Family

ID=24861814

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011384867A Expired - Lifetime CN1172372C (zh) 2000-11-14 2001-11-14 用于集成电路的电感器

Country Status (2)

Country Link
US (1) US6714113B1 (zh)
CN (1) CN1172372C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673618B (zh) * 2008-09-10 2012-01-25 日月光半导体制造股份有限公司 双电感结构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777829B2 (en) * 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
US6933603B2 (en) * 2002-07-11 2005-08-23 Teledyne Technologies Incorporated Multi-substrate layer semiconductor packages and method for making same
US6775807B2 (en) * 2002-08-19 2004-08-10 Intersil Americas Inc. Numerically modeling inductive circuit elements
JP3802910B2 (ja) * 2004-09-13 2006-08-02 ローム株式会社 半導体発光装置
TWI254347B (en) * 2005-04-11 2006-05-01 Univ Nat Chiao Tung A miniature inductor suitable for integrated circuits
US7399696B2 (en) * 2005-08-02 2008-07-15 International Business Machines Corporation Method for high performance inductor fabrication using a triple damascene process with copper BEOL
US20070123949A1 (en) * 2005-11-11 2007-05-31 Greatbatch Ltd. Low loss band pass filter for rf distance telemetry pin antennas of active implantable medical devices
TWI296845B (en) * 2006-05-17 2008-05-11 Via Tech Inc Multilayer winding inductor
US7504705B2 (en) 2006-09-29 2009-03-17 International Business Machines Corporation Striped on-chip inductor
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8138876B2 (en) * 2008-01-29 2012-03-20 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US8395233B2 (en) * 2009-06-24 2013-03-12 Harris Corporation Inductor structures for integrated circuit devices
US8179221B2 (en) * 2010-05-20 2012-05-15 Harris Corporation High Q vertical ribbon inductor on semiconducting substrate
US8304855B2 (en) 2010-08-04 2012-11-06 Harris Corporation Vertical capacitors formed on semiconducting substrates
US8476687B2 (en) * 2010-09-22 2013-07-02 Texas Instruments Incorporated Low impedance transmisson line
US8941212B2 (en) * 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
JP6283558B2 (ja) * 2014-04-22 2018-02-21 新光電気工業株式会社 受動素子基板
CN204885380U (zh) * 2015-07-28 2015-12-16 瑞声声学科技(深圳)有限公司 微带滤波器及使用该微带滤波器的麦克风装置
CN110197021B (zh) * 2019-05-21 2023-01-31 清华大学深圳研究生院 一种用传输线实现微波集成电路片上电感与变压器的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618777A (en) * 1993-05-28 1997-04-08 Superconductor Technologies, Inc. High temperature superconductor lumped elements and circuit therefrom
US5070317A (en) 1989-01-17 1991-12-03 Bhagat Jayant K Miniature inductor for integrated circuits and devices
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5227659A (en) 1990-06-08 1993-07-13 Trustees Of Boston University Integrated circuit inductor
US5083236A (en) 1990-09-28 1992-01-21 Motorola, Inc. Inductor structure with integral components
DE4306655C2 (de) 1992-03-04 1997-04-30 Toshiba Kawasaki Kk Verfahren zum Herstellen eines planaren Induktionselements
JPH0677407A (ja) 1992-04-06 1994-03-18 Nippon Precision Circuits Kk 半導体装置
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
TW262595B (zh) 1993-11-17 1995-11-11 Ikeda Takeshi
US5478773A (en) 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
JPH0897375A (ja) 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
US5446311A (en) 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
DE4440362A1 (de) 1994-11-11 1996-05-15 Telefunken Microelectron Verfahren zum Herstellen integrierter Schaltungen mit passiven Bauelementen hoher Güte
US5545916A (en) 1994-12-06 1996-08-13 At&T Corp. High Q integrated inductor
US5559360A (en) 1994-12-19 1996-09-24 Lucent Technologies Inc. Inductor for high frequency circuits
US5541135A (en) 1995-05-30 1996-07-30 Motorola, Inc. Method of fabricating a flip chip semiconductor device having an inductor
US5656849A (en) 1995-09-22 1997-08-12 International Business Machines Corporation Two-level spiral inductor structure having a high inductance to area ratio
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5861647A (en) 1996-10-02 1999-01-19 National Semiconductor Corporation VLSI capacitors and high Q VLSI inductors using metal-filled via plugs
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5801100A (en) 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US6175727B1 (en) * 1998-01-09 2001-01-16 Texas Instruments Israel Ltd. Suspended printed inductor and LC-type filter constructed therefrom
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673618B (zh) * 2008-09-10 2012-01-25 日月光半导体制造股份有限公司 双电感结构

Also Published As

Publication number Publication date
CN1353459A (zh) 2002-06-12
US6714113B1 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
CN1172372C (zh) 用于集成电路的电感器
CN1216514C (zh) 备有多层陶瓷基板和内埋被动元件的多层电路模组
CN1251350C (zh) 滤波电路装置及其制造方法
CN1206732C (zh) 具有集成射频能力的多芯片模块
CN101690442B (zh) 具有屏蔽及散热性的高频模块及其制造方法
CN1204787C (zh) 印刷电路板、无线电波接收转换器以及天线装置
CN1623229A (zh) 高频组件及其制造方法
CN1224301C (zh) 高频模块
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
CN1666342A (zh) 半导体装置
CN1301051C (zh) 印刷电路板
US20080173469A1 (en) Multilayer wiring board
US7638419B2 (en) Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
JP2001244402A (ja) 多層マルチチップモジュール
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
US7470863B2 (en) Microelectronic device with mixed dielectric
US20040089929A1 (en) Semiconductor package structure and method for manufacturing the same
EP1123565B1 (en) Embedded capacitor multi-chip modules
CN1317923C (zh) 一种具内藏电容的基板结构
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
US7223680B1 (en) Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect
US8385084B2 (en) Shielding structures for signal paths in electronic devices
US6740956B1 (en) Metal trace with reduced RF impedance resulting from the skin effect
CN100514585C (zh) 具有电感的晶片级构装结构及其构装方法
CN100517691C (zh) 芯片互连结构及系统

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20041020

CX01 Expiry of patent term