JP3438704B2 - 導体パターンおよび該導体パターンを備えた電子部品 - Google Patents
導体パターンおよび該導体パターンを備えた電子部品Info
- Publication number
- JP3438704B2 JP3438704B2 JP2000214908A JP2000214908A JP3438704B2 JP 3438704 B2 JP3438704 B2 JP 3438704B2 JP 2000214908 A JP2000214908 A JP 2000214908A JP 2000214908 A JP2000214908 A JP 2000214908A JP 3438704 B2 JP3438704 B2 JP 3438704B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- corner portion
- cross
- substrate
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/25—Magnetic cores made from strips or ribbons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
- H01F5/003—Printed circuit coils
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
Description
【０００１】
【発明の属する技術分野】本発明は、導体パターンおよ
び該導体パターンを備えた電子部品に関する。
び該導体パターンを備えた電子部品に関する。
【０００２】
【従来の技術】従来、導電ペーストの印刷によって形成
したインダクタ用導体パターンは、パターン幅の細いも
のが得られず、また、狭偏差のインダクタにも適しない
ものとされてきた。そこで、狭偏差のインダクタを製造
する場合には、スパッタリング法により導電薄膜を形成
し、フォトリソグラフィとエッチングの組み合わせによ
ってインダクタ用導体パターンを形成した後、さらに、
めっきにより膜厚を厚くして、狭偏差でかつＱ値の高い
インダクタ用導体パターンを形成していた。しかしなが
ら、めっき工程の採用は製造時間が長くなり、製造コス
トも高くなるという問題があった。
したインダクタ用導体パターンは、パターン幅の細いも
のが得られず、また、狭偏差のインダクタにも適しない
ものとされてきた。そこで、狭偏差のインダクタを製造
する場合には、スパッタリング法により導電薄膜を形成
し、フォトリソグラフィとエッチングの組み合わせによ
ってインダクタ用導体パターンを形成した後、さらに、
めっきにより膜厚を厚くして、狭偏差でかつＱ値の高い
インダクタ用導体パターンを形成していた。しかしなが
ら、めっき工程の採用は製造時間が長くなり、製造コス
トも高くなるという問題があった。
【０００３】ところで、近年、導体パターンを形成する
方法として、感光性導電ペーストを用いる方法が提案さ
れている。この方法では、感光性導電ペーストを塗布
し、露光、現像、焼成して導体パターンを形成する。
方法として、感光性導電ペーストを用いる方法が提案さ
れている。この方法では、感光性導電ペーストを塗布
し、露光、現像、焼成して導体パターンを形成する。
【０００４】
【発明が解決しようとする課題】ところが、インダクタ
用導体パターン幅とパターン間隔を狭くして、かつ、必
要なＱ値と直流抵抗値を得るために導体厚みを厚くし
て、アスペクト比を大きくすると、焼成時に渦巻き状の
インダクタ用導体パターンのコーナ部が基板から剥がれ
て浮いてしまうという不具合が発生する。これは、感光
性導電ペーストを用いた場合に生じる、導体パターンの
横断面形状と焼成時の収縮応力に原因がある。
用導体パターン幅とパターン間隔を狭くして、かつ、必
要なＱ値と直流抵抗値を得るために導体厚みを厚くし
て、アスペクト比を大きくすると、焼成時に渦巻き状の
インダクタ用導体パターンのコーナ部が基板から剥がれ
て浮いてしまうという不具合が発生する。これは、感光
性導電ペーストを用いた場合に生じる、導体パターンの
横断面形状と焼成時の収縮応力に原因がある。
【０００５】つまり、露光時の紫外線などの光は、感光
性導電ペースト内を進むにつれて減衰し、感光性導電ペ
ーストの下部が露光されにくくなる。従って、光硬化し
たエリアは下方向に進むにつれて小さくなり、図１４に
示すように、現像後の導体パターン３１の横断面形状
は、通常、逆台形となりやすい。また、導体パターン３
１の焼成後の収縮率は７０％程度であり、基板３０と導
体パターン３１の接触面積はさらに小さくなる。従っ
て、基板３０と導体パターン３１の接触面積は比較的小
さく、基板３０と導体パターン３１の接合強度も比較的
小さい。
性導電ペースト内を進むにつれて減衰し、感光性導電ペ
ーストの下部が露光されにくくなる。従って、光硬化し
たエリアは下方向に進むにつれて小さくなり、図１４に
示すように、現像後の導体パターン３１の横断面形状
は、通常、逆台形となりやすい。また、導体パターン３
１の焼成後の収縮率は７０％程度であり、基板３０と導
体パターン３１の接触面積はさらに小さくなる。従っ
て、基板３０と導体パターン３１の接触面積は比較的小
さく、基板３０と導体パターン３１の接合強度も比較的
小さい。
【０００６】一方、図１５に示すように、直線部３２ａ
とコーナ部３２ｂを有するインダクタ用導体パターン３
２の場合、焼成時に、直線部３２ａに大きな収縮応力Ｋ
１が発生する。この直線部３２ａの収縮応力Ｋ１によっ
て、コーナ部３２ｂにはパターン幅方向に大きな引張り
応力Ｋ２が加わり、コーナ部３２ｂが基板３０から剥が
れて浮くことがある。（図１４の右側の導体パターン３
１参照）。
とコーナ部３２ｂを有するインダクタ用導体パターン３
２の場合、焼成時に、直線部３２ａに大きな収縮応力Ｋ
１が発生する。この直線部３２ａの収縮応力Ｋ１によっ
て、コーナ部３２ｂにはパターン幅方向に大きな引張り
応力Ｋ２が加わり、コーナ部３２ｂが基板３０から剥が
れて浮くことがある。（図１４の右側の導体パターン３
１参照）。
【０００７】そこで、本発明の目的は、コーナ部が基板
から剥がれて浮いてしまう現象を抑えることができる導
体パターンおよび該導体パターンを備えた電子部品を提
供することにある。
から剥がれて浮いてしまう現象を抑えることができる導
体パターンおよび該導体パターンを備えた電子部品を提
供することにある。
【０００８】
【課題を解決するための手段と作用】以上の目的を達成
するため、本発明に係る導体パターンは、基板上に感光
性導電ペーストを塗布し、露光、現像、焼成してなる、
直線部とこれに連なるＬ字形状のコーナ部を有する導体
パターンであって、導体パターンの横断面の形状が逆台
形状であるとともに前記横断面の底面幅が表面幅以下
で、かつ、コーナ部の横断面の底面幅が直線部の横断面
の底面幅より大きいことを特徴とする。
するため、本発明に係る導体パターンは、基板上に感光
性導電ペーストを塗布し、露光、現像、焼成してなる、
直線部とこれに連なるＬ字形状のコーナ部を有する導体
パターンであって、導体パターンの横断面の形状が逆台
形状であるとともに前記横断面の底面幅が表面幅以下
で、かつ、コーナ部の横断面の底面幅が直線部の横断面
の底面幅より大きいことを特徴とする。
【０００９】より具体的には、コーナ部の横断面の底面
幅をコーナ部の導体厚みの１．０７倍以上、より好まし
くは１．５倍以上に設定している。さらに、直線部の横
断面の底面幅を直線部の導体厚みの０．６７倍より大き
く設定している。
幅をコーナ部の導体厚みの１．０７倍以上、より好まし
くは１．５倍以上に設定している。さらに、直線部の横
断面の底面幅を直線部の導体厚みの０．６７倍より大き
く設定している。
【００１０】以上の構成により、導体パターンのコーナ
部の底面幅が直線部の底面幅より太くなり、コーナ部と
基板の接触面積が従来より大きくなる。従って、導体パ
ターンのコーナ部が基板から浮くなどの不具合が解消さ
れる。
部の底面幅が直線部の底面幅より太くなり、コーナ部と
基板の接触面積が従来より大きくなる。従って、導体パ
ターンのコーナ部が基板から浮くなどの不具合が解消さ
れる。
【００１１】また、本発明に係る電子部品は、基板の表
面に感光性導電ペーストを塗布し、露光、現像、焼成し
てなる、直線部とこれに連なるＬ字形状のコーナ部を有
する導体パターンを備えた電子部品であって、導体パタ
ーンが前述の特徴を有する導体パターンのいずれか一つ
であることを特徴とする。以上の構成により、信頼性の
高い電子部品が得られる。
面に感光性導電ペーストを塗布し、露光、現像、焼成し
てなる、直線部とこれに連なるＬ字形状のコーナ部を有
する導体パターンを備えた電子部品であって、導体パタ
ーンが前述の特徴を有する導体パターンのいずれか一つ
であることを特徴とする。以上の構成により、信頼性の
高い電子部品が得られる。
【００１２】
【発明の実施の形態】以下、本発明に係る導体パターン
および該導体パターンを備えた電子部品の実施形態につ
いて添付図面を参照して説明する。本実施形態は、イン
ダクタ用導体パターンおよびインダクタを例にして説明
する。
および該導体パターンを備えた電子部品の実施形態につ
いて添付図面を参照して説明する。本実施形態は、イン
ダクタ用導体パターンおよびインダクタを例にして説明
する。
【００１３】図１に示すように、インダクタ用導体パタ
ーン５は、渦巻形状をしており、直線部５ａとこれに連
なるコーナ部５ｂを有している。そして、このインダク
タ用導体パターン５は、図２に示すように、その横断面
の底面幅Ｗ１が表面幅Ｗ２以下である。さらに、コーナ
部５ｂの横断面の底面幅Ｗ１は直線部５ａの横断面の底
面幅Ｗ１より太くなるように設定されている。従って、
コーナ部５ｂと基板の接触面積が従来より広くなり、コ
ーナ部５ｂと基板の接合強度が従来と比較して大きくな
る。この結果、インダクタ用導体パターン５は、焼成時
に、コーナ部５ｂが基板から剥がれにくい。
ーン５は、渦巻形状をしており、直線部５ａとこれに連
なるコーナ部５ｂを有している。そして、このインダク
タ用導体パターン５は、図２に示すように、その横断面
の底面幅Ｗ１が表面幅Ｗ２以下である。さらに、コーナ
部５ｂの横断面の底面幅Ｗ１は直線部５ａの横断面の底
面幅Ｗ１より太くなるように設定されている。従って、
コーナ部５ｂと基板の接触面積が従来より広くなり、コ
ーナ部５ｂと基板の接合強度が従来と比較して大きくな
る。この結果、インダクタ用導体パターン５は、焼成時
に、コーナ部５ｂが基板から剥がれにくい。
【００１４】このインダクタ用導体パターン５は、以下
のようにして形成される。図３に示すように、基板１の
上面の略全面に、感光性導電ペースト２を印刷法などの
方法により塗布し、乾燥して膜状にする。本実施形態で
は、感光性導電ペースト２の乾燥後の目標厚みは１５μ
ｍとした。基板１の材料としては、ガラス、ガラスセラ
ミック、アルミナ、フェライトなどが用いられる。感光
性導電ペースト２の材料としては、Ａｇ，Ｃｕなどが使
用される。
のようにして形成される。図３に示すように、基板１の
上面の略全面に、感光性導電ペースト２を印刷法などの
方法により塗布し、乾燥して膜状にする。本実施形態で
は、感光性導電ペースト２の乾燥後の目標厚みは１５μ
ｍとした。基板１の材料としては、ガラス、ガラスセラ
ミック、アルミナ、フェライトなどが用いられる。感光
性導電ペースト２の材料としては、Ａｇ，Ｃｕなどが使
用される。
【００１５】次に、図４および図５に示すように、基板
１の上面に、所定の画像パターン３ａがマトリックス状
に配置されているフォトマスク３を被せ、紫外線Ｂを照
射して、感光性導電ペースト２の所望の部分を光硬化さ
せる（露光工程）。このとき、紫外線Ｂは感光性導電ペ
ースト２の下部に達しにくいため、図５に示すように、
光硬化したエリア２ａは下部に進むにつれて小さくな
る。なお、フォトマスク３の不透光部３ｂによって紫外
線Ｂが遮られたエリア２ｃは、光未硬化エリアとなる。
フォトマスク３の画像パターン３ａは、直線部のライン
幅よりコーナ部のライン幅の方が太くなっている。
１の上面に、所定の画像パターン３ａがマトリックス状
に配置されているフォトマスク３を被せ、紫外線Ｂを照
射して、感光性導電ペースト２の所望の部分を光硬化さ
せる（露光工程）。このとき、紫外線Ｂは感光性導電ペ
ースト２の下部に達しにくいため、図５に示すように、
光硬化したエリア２ａは下部に進むにつれて小さくな
る。なお、フォトマスク３の不透光部３ｂによって紫外
線Ｂが遮られたエリア２ｃは、光未硬化エリアとなる。
フォトマスク３の画像パターン３ａは、直線部のライン
幅よりコーナ部のライン幅の方が太くなっている。
【００１６】次に、基板１の上面に現像液をスプレー噴
射して、感光性導電ペースト２を現像する。こうして、
現像液で感光性導電ペースト２の光未硬化エリア２ｃを
除去する。残った感光性導電ペースト２は、図１に示し
た渦巻形状のインダクタ用導体パターン５とされる。イ
ンダクタ用導体パターン５の横断面形状は、通常、逆台
形となる。ただし、導体パターン５の横断面形状は、矩
形であってもよい。各インダクタ用導体パターン５は、
図６に示すように、基板１上にマトリックス状に配置さ
れている。
射して、感光性導電ペースト２を現像する。こうして、
現像液で感光性導電ペースト２の光未硬化エリア２ｃを
除去する。残った感光性導電ペースト２は、図１に示し
た渦巻形状のインダクタ用導体パターン５とされる。イ
ンダクタ用導体パターン５の横断面形状は、通常、逆台
形となる。ただし、導体パターン５の横断面形状は、矩
形であってもよい。各インダクタ用導体パターン５は、
図６に示すように、基板１上にマトリックス状に配置さ
れている。
【００１７】この後、高温（例えば８００℃）で処理し
てインダクタ用導体パターン５を焼成する。このとき、
図１に示すように、導体パターン５の直線部５ａに大き
な収縮応力Ｋ１が発生する。この直線部５ａの収縮応力
Ｋ１によって、コーナ部５ｂには大きな引張り応力Ｋ２
が加わる。しかし、導体パターン５のコーナ部５ｂは、
その横断面の底面幅Ｗ１が直線部５ａの横断面の底面幅
Ｗ１より太く、コーナ部５ｂと基板１との接合強度が大
きいので、引張り応力Ｋ２が加わっても、コーナ部５ｂ
は基板１から剥がれない。
てインダクタ用導体パターン５を焼成する。このとき、
図１に示すように、導体パターン５の直線部５ａに大き
な収縮応力Ｋ１が発生する。この直線部５ａの収縮応力
Ｋ１によって、コーナ部５ｂには大きな引張り応力Ｋ２
が加わる。しかし、導体パターン５のコーナ部５ｂは、
その横断面の底面幅Ｗ１が直線部５ａの横断面の底面幅
Ｗ１より太く、コーナ部５ｂと基板１との接合強度が大
きいので、引張り応力Ｋ２が加わっても、コーナ部５ｂ
は基板１から剥がれない。
【００１８】さらに、図７に示すように、インダクタ用
導体パターン５を形成した基板１の上面の略全面に感光
性絶縁ペースト８を印刷法などの方法により塗布し、乾
燥して膜状にする。感光性絶縁ペースト８の材料として
は、ポリイミド樹脂などが使用される。
導体パターン５を形成した基板１の上面の略全面に感光
性絶縁ペースト８を印刷法などの方法により塗布し、乾
燥して膜状にする。感光性絶縁ペースト８の材料として
は、ポリイミド樹脂などが使用される。
【００１９】次に、図８に示すように、基板１の上面に
所定の画像パターン９ａが形成されたフォトマスク９を
被せ、紫外線などを照射して感光性絶縁ペースト８のビ
アホール形成部分以外の部分を硬化させる（露光工
程）。この後、基板１を前記インダクタ用導体パターン
５の現像条件と略同様の条件で現像する。こうして、現
像液で感光性絶縁ペースト８の不要な部分を除去してビ
アホール１１（図９参照）を形成する。残った感光性絶
縁ペースト８は絶縁膜１０とされる。この後、高温で処
理してビアホール１１を有する絶縁膜１０を焼成する。
ビアホール１１には、インダクタ用導体パターン５の一
端部が露出している。
所定の画像パターン９ａが形成されたフォトマスク９を
被せ、紫外線などを照射して感光性絶縁ペースト８のビ
アホール形成部分以外の部分を硬化させる（露光工
程）。この後、基板１を前記インダクタ用導体パターン
５の現像条件と略同様の条件で現像する。こうして、現
像液で感光性絶縁ペースト８の不要な部分を除去してビ
アホール１１（図９参照）を形成する。残った感光性絶
縁ペースト８は絶縁膜１０とされる。この後、高温で処
理してビアホール１１を有する絶縁膜１０を焼成する。
ビアホール１１には、インダクタ用導体パターン５の一
端部が露出している。
【００２０】次に、図１０に示すように、ビアホール１
１を形成した絶縁膜１０の上面の略全面に感光性導電ペ
ースト１５を印刷法などの方法により塗布し、乾燥して
膜状にする。次に、図１１に示すように、基板１の上面
に、所定の画像パターン１６ａがマトリックス状に配置
されているフォトマスク１６を被せ、紫外線を照射し
て、感光性導電ペースト１５の所望の部分を硬化させる
（露光工程）。
１を形成した絶縁膜１０の上面の略全面に感光性導電ペ
ースト１５を印刷法などの方法により塗布し、乾燥して
膜状にする。次に、図１１に示すように、基板１の上面
に、所定の画像パターン１６ａがマトリックス状に配置
されているフォトマスク１６を被せ、紫外線を照射し
て、感光性導電ペースト１５の所望の部分を硬化させる
（露光工程）。
【００２１】次に、基板１を前記インダクタ用導体パタ
ーン５の現像手順と同様の手順で現像する。こうして、
現像液で感光性導電ペースト１５の所望の部分以外の不
要な部分を除去する（現像工程）。残った感光性導電ペ
ースト１５は図１２に示すように、渦巻形状のインダク
タ用導体パターン１７とされる。それぞれのインダクタ
用導体パターン１７は、その一端部がビアホール１１を
介してインダクタ用導体パターン５の一端部に電気的に
接続している。
ーン５の現像手順と同様の手順で現像する。こうして、
現像液で感光性導電ペースト１５の所望の部分以外の不
要な部分を除去する（現像工程）。残った感光性導電ペ
ースト１５は図１２に示すように、渦巻形状のインダク
タ用導体パターン１７とされる。それぞれのインダクタ
用導体パターン１７は、その一端部がビアホール１１を
介してインダクタ用導体パターン５の一端部に電気的に
接続している。
【００２２】以下、同様にして、絶縁膜とインダクタ用
導体パターンを交互に積層する。インダクタ用導体パタ
ーン５，１７などは絶縁膜１０に形成されたビアホール
１１を介して電気的に直列に接続され、コイルを構成す
る。そして、最上層に保護膜を積層した後、この基板１
を製品サイズ（チップ）毎に切り出す。図１３に示すよ
うに、切り出されたチップ２２の両端部に、塗布法、ス
パッタリング法、あるいは湿式めっき法などの方法を用
いて外部電極２３，２４を形成する。この外部電極２
３，２４はコイルの両端部にそれぞれ電気的に接続され
る。こうして、多層インダクタ２５が得られる。
導体パターンを交互に積層する。インダクタ用導体パタ
ーン５，１７などは絶縁膜１０に形成されたビアホール
１１を介して電気的に直列に接続され、コイルを構成す
る。そして、最上層に保護膜を積層した後、この基板１
を製品サイズ（チップ）毎に切り出す。図１３に示すよ
うに、切り出されたチップ２２の両端部に、塗布法、ス
パッタリング法、あるいは湿式めっき法などの方法を用
いて外部電極２３，２４を形成する。この外部電極２
３，２４はコイルの両端部にそれぞれ電気的に接続され
る。こうして、多層インダクタ２５が得られる。
【００２３】なお、本発明に係る導体パターンおよび該
導体パターンを備えた電子部品は、前記実施形態に限定
するものではなく、その要旨の範囲内で種々に変更する
ことができる。特に、前記実施形態はインダクタ用導体
パターンを例にして説明したが、必ずしもこれに限るも
のではなく、ストリップラインパターンなどの各種電子
部品の導体パターンにも本発明を適用することができ
る。
導体パターンを備えた電子部品は、前記実施形態に限定
するものではなく、その要旨の範囲内で種々に変更する
ことができる。特に、前記実施形態はインダクタ用導体
パターンを例にして説明したが、必ずしもこれに限るも
のではなく、ストリップラインパターンなどの各種電子
部品の導体パターンにも本発明を適用することができ
る。
【００２４】
【実施例】前記実施形態の露光工程において、フォトマ
スク３として、画像パターン３ａの直線部のライン幅を
２５μｍとし、ライン間隔を１５μｍとするとともに、
コーナ部のライン幅を種々変えたものを使って露光した
場合のインダクタ用導体パターン５の評価結果を表１に
示す。評価は、焼成時におけるインダクタ用導体パター
ン５のコーナ部５ｂの剥がれと、得られた多層インダク
タ２５の耐湿負荷後のＱ劣化とを行った。Ｑ劣化は、多
層インダクタ２５に耐湿負荷（７０℃、９５％ＲＨ、２
０００時間）をかけた後のＱが、初期値の±１０％以内
であれば合格とした。表１には、比較のために、コーナ
部のライン幅と直線部のライン幅とが等しい画像パター
ン３ａを使用して露光した場合の評価結果も併せて記載
している。
スク３として、画像パターン３ａの直線部のライン幅を
２５μｍとし、ライン間隔を１５μｍとするとともに、
コーナ部のライン幅を種々変えたものを使って露光した
場合のインダクタ用導体パターン５の評価結果を表１に
示す。評価は、焼成時におけるインダクタ用導体パター
ン５のコーナ部５ｂの剥がれと、得られた多層インダク
タ２５の耐湿負荷後のＱ劣化とを行った。Ｑ劣化は、多
層インダクタ２５に耐湿負荷（７０℃、９５％ＲＨ、２
０００時間）をかけた後のＱが、初期値の±１０％以内
であれば合格とした。表１には、比較のために、コーナ
部のライン幅と直線部のライン幅とが等しい画像パター
ン３ａを使用して露光した場合の評価結果も併せて記載
している。
【００２５】
【表１】
【００２６】表１より、インダクタ用導体パターン５の
コーナ部５ｂの横断面の底面幅Ｗ１を導体厚みＤの１．
０７倍以上に設定したときには、コーナ部５ｂの剥がれ
を抑えることができるとともに、Ｑ劣化も少ないことが
わかった。特に、コーナ部５ｂの横断面の底面幅Ｗ１を
導体厚みＤの１．５倍以上に設定したときには、Ｑの劣
化はみられなかった。
コーナ部５ｂの横断面の底面幅Ｗ１を導体厚みＤの１．
０７倍以上に設定したときには、コーナ部５ｂの剥がれ
を抑えることができるとともに、Ｑ劣化も少ないことが
わかった。特に、コーナ部５ｂの横断面の底面幅Ｗ１を
導体厚みＤの１．５倍以上に設定したときには、Ｑの劣
化はみられなかった。
【００２７】さらに、インダクタ用導体パターン５の直
線部５ａの底面幅Ｗ１を細くし過ぎると、焼成後に直線
部５ａの蛇行が発生しやすい。そこで、これを抑えるた
め、直線部５ａの底面幅Ｗ１と導体厚みＤとの関係を評
価した。評価結果を表２に示す。
線部５ａの底面幅Ｗ１を細くし過ぎると、焼成後に直線
部５ａの蛇行が発生しやすい。そこで、これを抑えるた
め、直線部５ａの底面幅Ｗ１と導体厚みＤとの関係を評
価した。評価結果を表２に示す。
【００２８】
【表２】
【００２９】表２より、直線部５ａの底面幅Ｗ１を導体
厚みＤの０．６７倍より大きく設定することにより、直
線部５ａの蛇行が抑えられることがわかった。
厚みＤの０．６７倍より大きく設定することにより、直
線部５ａの蛇行が抑えられることがわかった。
【００３０】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、Ｌ字形状のコーナ部の横断面の底面幅を、直線
部の横断面の底面幅より大きくしたので、コーナ部と基
板の接触面積が従来より大きくなり、コーナ部が基板か
ら剥がれにくい導体パターンを得ることができる。この
結果、電子部品の信頼性を向上させることができる。
よれば、Ｌ字形状のコーナ部の横断面の底面幅を、直線
部の横断面の底面幅より大きくしたので、コーナ部と基
板の接触面積が従来より大きくなり、コーナ部が基板か
ら剥がれにくい導体パターンを得ることができる。この
結果、電子部品の信頼性を向上させることができる。
【図１】本発明に係る導体パターンの一実施形態を示す
平面図。
平面図。
【図２】図１のＩＩ−ＩＩ断面図。
【図３】図１に示した導体パターンの製造手順を示す斜
視図。
視図。
【図４】図３に続く製造手順を示す斜視図。
【図５】図４に続く製造手順を示す断面図。
【図６】図５に続く製造手順を示す斜視図。
【図７】図６に続く製造手順を示す斜視図。
【図８】図７に続く製造手順を示す斜視図。
【図９】図８に続く製造手順を示す斜視図。
【図１０】図９に続く製造手順を示す斜視図。
【図１１】図１０に続く製造手順を示す斜視図。
【図１２】図１１に続く製造手順を示す斜視図。
【図１３】図１２に続く製造手順を示す斜視図。
【図１４】従来の導体パターンを示す断面図。
【図１５】図１４に示した導体パターンの平面図。
１…基板
２，１５…感光性導電ペースト
５，１７…インダクタ用導体パターン
５ａ…直線部
５ｂ…コーナ部
２５…多層インダクタ
Ｗ１…底面幅
Ｗ２…表面幅
Ｄ…導体厚み
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開2000−68142（ＪＰ，Ａ)
特開 昭64−42110（ＪＰ，Ａ)
特開 平３−244181（ＪＰ，Ａ)
特開2000−40633（ＪＰ，Ａ)
特開2000−150303（ＪＰ，Ａ)
特開 平10−41597（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01F 17/00
H01F 27/29
Claims (5)
- 【請求項１】 基板上に感光性導電ペーストを塗布し、
露光、現像、焼成してなる、直線部とこれに連なるＬ字
形状のコーナ部を有する導体パターンにおいて、 前記導体パターンの横断面の形状が逆台形状であるとと
もに前記横断面の底面幅が表面幅以下で、かつ、前記コ
ーナ部の横断面の底面幅が前記直線部の横断面の底面幅
より大きいことを特徴とする導体パターン。 - 【請求項２】 前記コーナ部の横断面の底面幅がコーナ
部の導体厚みの１．０７倍以上であることを特徴とする
請求項１記載の導体パターン。 - 【請求項３】 前記コーナ部の横断面の底面幅がコーナ
部の導体厚みの１．５倍以上であることを特徴とする請
求項１記載の導体パターン。 - 【請求項４】 前記直線部の横断面の底面幅が直線部の
導体厚みの０．６７倍より大きいことを特徴とする請求
項１ないし請求項３記載の導体パターン。 - 【請求項５】 基板の表面に感光性導電ペーストを塗布
し、露光、現像、焼成してなる、直線部とこれに連なる
Ｌ字形状のコーナ部を有する導体パターンを備えた電子
部品において、前記導体パターンが請求項１ないし請求
項４記載の導体パターンのいずれか一つであることを特
徴とする電子部品。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214908A JP3438704B2 (ja) | 2000-07-14 | 2000-07-14 | 導体パターンおよび該導体パターンを備えた電子部品 |
| US09/903,792 US6723494B2 (en) | 2000-07-14 | 2001-07-12 | Conductor pattern and electronic component having the same |
| KR10-2001-0042571A KR100431147B1 (ko) | 2000-07-14 | 2001-07-14 | 도체 패턴과 이를 갖는 전자부품 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214908A JP3438704B2 (ja) | 2000-07-14 | 2000-07-14 | 導体パターンおよび該導体パターンを備えた電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033215A JP2002033215A (ja) | 2002-01-31 |
| JP3438704B2 true JP3438704B2 (ja) | 2003-08-18 |
Family
ID=18710411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214908A Expired - Lifetime JP3438704B2 (ja) | 2000-07-14 | 2000-07-14 | 導体パターンおよび該導体パターンを備えた電子部品 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6723494B2 (ja) |
| JP (1) | JP3438704B2 (ja) |
| KR (1) | KR100431147B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002344789A1 (en) * | 2001-06-19 | 2003-01-02 | E.L. Specialists, Inc. | Uv-curable inks for ptf laminates (including flexible circuitry) |
| KR100481197B1 (ko) * | 2002-05-29 | 2005-04-13 | 전자부품연구원 | 내장형 세라믹 인덕터의 제조방법 |
| KR100818266B1 (ko) * | 2002-09-13 | 2008-03-31 | 삼성전자주식회사 | 고주파 집적회로에 사용되는 인덕터 |
| RU2008152362A (ru) * | 2006-05-30 | 2010-07-10 | Асахи Гласс Компани, Лимитед (Jp) | Способ получения стеклянной пластины с печатным проводником и стеклянная пластина с печатным проводником |
| JP2008010783A (ja) * | 2006-06-30 | 2008-01-17 | Tdk Corp | 薄膜デバイス |
| US20100019346A1 (en) * | 2008-07-28 | 2010-01-28 | Mete Erturk | Ic having flip chip passive element and design structure |
| US20100022063A1 (en) * | 2008-07-28 | 2010-01-28 | Mete Erturk | Method of forming on-chip passive element |
| JP2011015292A (ja) * | 2009-07-03 | 2011-01-20 | Tdk Corp | 積層型コモンモードフィルタ |
| KR20130023622A (ko) | 2011-08-29 | 2013-03-08 | 삼성전기주식회사 | 도체 패턴 및 이를 포함하는 전자부품 |
| KR101862402B1 (ko) | 2011-12-06 | 2018-05-30 | 삼성전기주식회사 | 도체 패턴 및 이를 포함하는 코일 부품 |
| JP6422783B2 (ja) * | 2015-01-09 | 2018-11-14 | シャープ株式会社 | ループアンテナおよびループアンテナの製造方法 |
| JP6766649B2 (ja) * | 2015-08-20 | 2020-10-14 | 東レ株式会社 | アンテナ基板の製造方法、配線と電極付きアンテナ基板の製造方法およびｒｆｉｄ素子の製造方法 |
| TWI577248B (zh) * | 2016-07-19 | 2017-04-01 | 欣興電子股份有限公司 | 線路載板及其製作方法 |
| US20190174632A1 (en) * | 2017-12-05 | 2019-06-06 | Canon Components, Inc. | Flexible printed circuit and electronic device |
| JP7223525B2 (ja) * | 2018-08-09 | 2023-02-16 | 新光電気工業株式会社 | インダクタ及びインダクタの製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442110A (en) * | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Formation of conductor pattern |
| JPH03244181A (ja) * | 1990-02-21 | 1991-10-30 | Fujitsu Ltd | プリント配線板の導体パターン形成方法 |
| US5635892A (en) * | 1994-12-06 | 1997-06-03 | Lucent Technologies Inc. | High Q integrated inductor |
| JPH1041597A (ja) * | 1996-07-26 | 1998-02-13 | Asahi Chem Ind Co Ltd | プリント配線板及びその製造方法 |
| JPH10106840A (ja) | 1996-09-27 | 1998-04-24 | Tokin Corp | 積層インダクタンス素子 |
| KR19990003185U (ko) * | 1997-06-30 | 1999-01-25 | 배순훈 | 전자렌지용 고압트랜스의 권심구조 |
| KR19990025053U (ko) * | 1997-12-16 | 1999-07-05 | 왕중일 | 플라이백 트랜스포머의 박막코일 구조 |
| US6407345B1 (en) * | 1998-05-19 | 2002-06-18 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
| JP3094993B2 (ja) * | 1998-07-23 | 2000-10-03 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP3166720B2 (ja) * | 1998-08-25 | 2001-05-14 | 株式会社村田製作所 | インダクタの製造方法 |
| JP2000124024A (ja) * | 1998-10-19 | 2000-04-28 | Omron Corp | フラットコイルおよびこの製造方法 |
| JP2000150303A (ja) * | 1998-11-16 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 固体複合部品の製造方法 |
| GB2348205B (en) * | 1999-03-25 | 2001-06-27 | Murata Manufacturing Co | Paste composition green sheet and multilayer substrate |
| JP2002082449A (ja) * | 2000-06-30 | 2002-03-22 | Murata Mfg Co Ltd | 厚膜パターンの形成方法及びそれに用いられる感光性ペースト |
| TW583503B (en) * | 2000-12-01 | 2004-04-11 | Kansai Paint Co Ltd | Method of forming conductive pattern |
-
2000
- 2000-07-14 JP JP2000214908A patent/JP3438704B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-12 US US09/903,792 patent/US6723494B2/en not_active Expired - Lifetime
- 2001-07-14 KR KR10-2001-0042571A patent/KR100431147B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020007220A (ko) | 2002-01-26 |
| JP2002033215A (ja) | 2002-01-31 |
| US6723494B2 (en) | 2004-04-20 |
| KR100431147B1 (ko) | 2004-05-12 |
| US20020048630A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3438704B2 (ja) | 導体パターンおよび該導体パターンを備えた電子部品 | |
| EP1968364B1 (en) | Wired circuit board and producing method thereof | |
| AU628726B2 (en) | A multilayer structure and its fabrication method | |
| US7007379B2 (en) | Production method of printed circuit board | |
| JPH0254903A (ja) | チップ型コイル及びその製造方法 | |
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| JP3995253B2 (ja) | 感光性ポリイミドパターンの形成方法及び該パターンを有する電子素子 | |
| JP4687205B2 (ja) | 電子部品 | |
| JPH1197243A (ja) | 電子部品及びその製造方法 | |
| EP2111086A1 (en) | Method of manufacturing wiring circuit board | |
| JP3164068B2 (ja) | 電子部品及びその製造方法 | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| JP3166720B2 (ja) | インダクタの製造方法 | |
| JP4513166B2 (ja) | インダクタンス素子の製造方法 | |
| WO1991019303A1 (en) | High frequency coil and method of manufacturing the same | |
| JP2002025843A (ja) | 導体パターンの形成方法およびインダクタの製造方法 | |
| JP2002367801A (ja) | チップ形抵抗器およびその製造方法 | |
| JP4311157B2 (ja) | 半導体装置用基板の製造方法 | |
| JP4281136B2 (ja) | チップ型サーミスタの抵抗値修正方法 | |
| JP3982655B2 (ja) | 電子部品の製造方法 | |
| JPH0831603A (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JP4178896B2 (ja) | Ｌｒ複合部品 | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| JP2003059725A (ja) | Ｌｒ複合部品 | |
| JPS58130589A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3438704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |