JP4513166B2 - インダクタンス素子の製造方法 - Google Patents
インダクタンス素子の製造方法 Download PDFInfo
- Publication number
- JP4513166B2 JP4513166B2 JP2000123854A JP2000123854A JP4513166B2 JP 4513166 B2 JP4513166 B2 JP 4513166B2 JP 2000123854 A JP2000123854 A JP 2000123854A JP 2000123854 A JP2000123854 A JP 2000123854A JP 4513166 B2 JP4513166 B2 JP 4513166B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive paste
- insulating
- inductance element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の属する技術分野】
本発明は、インダクタンス素子の製造方法に関する。
【0002】
【従来の技術】
従来より、インダクタンス素子の製造方法として、図11に示されている製造方法が知られている。このインダクタンス素子の製造方法は、工程S11で絶縁性マザー基板の裏面に格子状にブレーク溝を形成した後、工程S12で絶縁性マザー基板の表面に所定のコイル電極と絶縁保護膜を交互に積層する。次に、工程S13で、絶縁性マザー基板を、前記格子状に形成したブレーク溝の一方向のブレーク溝を利用して折って短冊状に1次分割し、工程S14で導電ペーストを前記短冊状基板の分割両側面部に塗布、焼成して外部電極の下地となる焼結電極を形成する。次に、工程S15で、短冊状基板をブレーク溝を利用して折って所定サイズのチップに2次分割した後、工程S16で湿式電解めっきなどによりめっき膜を形成する。
【0003】
【発明が解決しようとする課題】
しかしながら、従来の製造方法は、導電ペーストを焼成(工程S14)した後、所定サイズのチップに分割する(工程S15)。このため、図12の(A)に示すように、焼結電極52の分割面52aが、チップ51の分割面51aから寸法d11(代表値:0.005〜0.010mm)だけ突出した状態となる。この状態で、電解めっきなどによりめっき膜53(53a,53b)を形成すると、めっきつのが成長して、めっき膜53の端部は、図12の(B)に示すように、分割面51aから寸法d12(代表値:0.010〜0.025mm)だけ突出することになる。従って、この突出量の分だけ外部電極の寸法が大きくなる。
【0004】
ところが、規格上、製品サイズが決められており、外部電極の突出量もサイズ内に納めなければならず、小型のインダクタンス素子(例えば、0.6mm×0.3mmのサイズ)の場合には、よりチップの基板寸法を小さく設計しなければならず、この結果コイル電極形成面積が小さくなるとともに、コイル電極が構成するコイルの内径が減少する。このため、インダクタンス値やQ値が低下するという問題があった。
【0005】
また、短冊状基板を所定サイズのチップに分割した際には、基板上に形成されている絶縁保護膜も分割される。このとき、絶縁保護膜の分割面にバリや欠けなどが生ずることがある。これらのバリや欠けは、後工程(めっき膜53の形成など)において、チップ同士が擦れ合ったりしたときに、チッピングや欠け発生の原因となっていた。
【0006】
そこで、本発明の目的は、チップ端面からの突出量が少ない外部電極を有し、インダクタンス値やQ値が高いインダクタンス素子の製造方法を提供することにある。
【0007】
【課題を解決するための手段】
以上の目的を達成するため、本発明に係るインダクタンス素子の製造方法は、
(a)複数のコイル電極を表面に焼成した短冊状絶縁性基板の両側面部に外部電極用導電ペーストを塗布、乾燥して導電ペースト膜を形成する工程と、
(b)前記短冊状絶縁性基板を所定サイズのチップに分割するとともに前記導電ペースト膜を分割する工程と、
(c)前記分割されたチップの導電ペースト膜を焼成して焼結電極を形成する工程と、
(d)前記焼結電極の表面にめっき膜を形成する工程と、
を備えたことを特徴とする。複数のコイル電極を表面に焼成した絶縁性マザー基板を分割して前記短冊状絶縁性基板を製作する工程をさらに備えてもよい。
【0008】
【作用】
外部電極用導電ペーストが塗布、乾燥された短冊状絶縁性基板を、所定サイズのチップに分割した後、導電ペースト膜を焼成するため、焼成時における導電ペースト膜の収縮現象により、焼結された電極の分割面がチップの分割面より後退する。従って、チップの分割面から焼結電極およびめっき膜の端部が突出する量を抑えることができる。
【0009】
【発明の実施の形態】
以下、本発明に係るインダクタンス素子の製造方法の一実施形態について添付図面を参照して説明する。
【0010】
図1に示すように、絶縁性マザー基板1の裏面をスクライブ又は切削加工して格子状にブレーク溝2a,2bを形成する。絶縁性マザー基板1の材料としては、ガラス、ガラスセラミックス、アルミナ、フェライト、Si、SiO2等が用いられる。
【0011】
次に、図2に示すように絶縁性マザー基板1の表面を平滑な面になるように研磨した後、コイル電極3と絶縁保護膜4を交互に絶縁性マザー基板1の表面上に形成する。コイル電極3はAg,Ag−Pd,Cu,Ni,Alなどからなり、厚膜印刷法あるいはスパッタリング、蒸着などの薄膜形成法により形成する。
【0012】
厚膜印刷法は、例えば所望のパターン形状を有した開口を備えたスクリーン版を絶縁性マザー基板1の表面に被せた後、導電性ペーストをスクリーン版の上から塗布し、スクリーン版の開口から露出した絶縁性マザー基板1の表面に、比較的膜厚の厚い所望のパターン形状の導電体を形成する方法である。
【0013】
また、薄膜形成法は、例えば以下に説明する方法である。絶縁性マザー基板1の表面の略全面に比較的膜厚の薄い導電性膜を形成した後、レジスト膜(例えば感光性樹脂膜等)をスピンコート又は印刷により導電性膜の略全体に形成する。次に、レジスト膜の上面に所定の画像パターンが形成されたマスクフィルムを被せ、紫外線等を照射する等の方法により、レジスト膜の所望の部分を硬化させる。次に、硬化した部分を残してレジスト膜を剥がした後、露出した部分の導電性膜を除去し、所望のパターン形状の導電体を形成する。この後、硬化したレジスト膜を除去する。
【0014】
さらに、別の形成方法として、絶縁性マザー基板1の表面に感光性導電ペーストを塗布し、その後所定の画像パターンが形成されたマスクフィルムを被せて露光し、現像する方法でもよい。
【0015】
一方、絶縁保護膜4は、液状の絶縁性材料を絶縁性マザー基板1の表面の全面にスピンコート又は印刷等により塗布、乾燥及び焼成して形成される。絶縁性材料には、例えば感光性ポリイミド樹脂や感光性ガラスペースト等が使用される。絶縁保護膜4には、絶縁保護膜4を間に挟んで積層されている二つのコイル電極3を層間接続するための開口部が形成される。すなわち、絶縁保護膜4の上面に所定の画像パターンが形成されたマスクフィルムを被せ、紫外線等を照射する等の方法により、絶縁保護膜4の所望の部分を硬化させる。次に、絶縁保護膜4の未硬化部分を除去し、開口部を形成する。開口部にはコイル電極3の端部が露出している。
【0016】
こうして、絶縁保護膜4を間に挟んで積層されている各コイル電極3が、絶縁保護膜4に形成した開口部を通して電気的に直列に接続され、螺旋状コイルを構成している。さらに、液状の絶縁性材料を絶縁性マザー基板1の表面側全面にスピンコート又は印刷等により塗布、乾燥および焼成して、コイル電極3にて構成された螺旋状コイルを被覆した絶縁保護膜4を形成する。
【0017】
次に、図3に示すように、絶縁性マザー基板1を、裏面に形成されているブレーク溝2aを利用して折って短冊状に1次分割する。この後、図4に示すように、短冊状基板10の分割両側面部にそれぞれ外部電極用導電ペースト膜11,12を設ける。外部電極用導電ペースト膜11はコイル電極3にて構成されたコイルの一端に電気的に接続し、外部電極用導電ペースト膜12はコイルの他端に電気的に接続している。外部電極用導電ペースト膜11,12は、金属の含有量が50〜70%のAgまたはCu系の焼成タイプの導電ペーストを塗布、乾燥した状態(未焼成状態)で次工程へ送られる。
【0018】
次に、図5に示すように、短冊状基板10を、裏面に形成されているブレーク溝2bを利用して折って所定サイズのチップ20に2次分割する。このとき、図6の(A)に示すように、外部電極用導電ペースト膜11,12の分割面13がチップ20の分割面20aから寸法d1(代表値:0.005〜0.010mm)だけ突出した状態になることがある。なお、図6は、図5に表示されているA部の拡大断面図である。
【0019】
この後、チップ20の外部電極用導電ペースト膜11,12を800〜900℃の高温で焼成する。これにより、外部電極用導電ペースト膜11,12が焼結されて収縮し、図6の(B)に示すように、分割面13がチップ20の分割面20aから寸法d2(代表値:0.005〜0.015mm)だけ後退した焼結電極となる。
【0020】
また、短冊状基板10をチップ20に2次分割した際には、絶縁保護膜4も分割される。このとき、図7の(A)に示すように、絶縁保護膜4の分割面14のエッジ部14aにバリや欠けなどが生ずることがある。そこで、少なくとも最上層の絶縁保護膜4の材料としてガラスペーストを使用することにより、外部電極用導電ペースト膜11,12の焼成温度で絶縁保護膜4のガラスエッジ部14aが、一旦、溶融した後、R状に凝固する。これにより、図7の(B)に示すように、絶縁保護膜4の分割面14のエッジ部14aが丸み形状になり、後工程(めっき膜の形成など)において、チップ20同士が擦れ合ったりしても、チッピングや欠けが発生しにくい。なお、図7は、図5に表示されているB部の拡大断面図である。
【0021】
次に、図8および図9に示すように、導電ペースト膜11,12が焼結された焼結電極の表面に、湿式電解めっきによりNi系電極膜23aおよびSn(またはPb)系電極膜23bからなるめっき膜21,22を形成する。本実施形態では、Ni系電極膜23aの膜厚を約0.002〜0.006mmに設定し、Sn系電極膜23bの膜厚を約0.003〜0.008mmに設定した。形成されためっき膜21の端部は、チップ20の分割面20aから寸法d3(代表値:0〜0.010mm)だけ突出することになる。この突出量は、従来のインダクタンス素子の突出量と比較すると、0.010〜0.015mm(代表値)小さい。
【0022】
従って、小型のインダクタンス素子(例えば0.6mm×0.3mmのサイズ)の場合、外部電極の突出量の割合が小さくなることで、コイル電極の形成面積を大きくできるとともに、コイル電極にて構成される螺旋状コイルの内径を大きくできる。この結果、インダクタンス値やQ値の高いインダクタンス素子を得ることができる。
【0023】
図10は、前述のインダクタンス素子の製造方法のフローチャートである。工程S1で絶縁性マザー基板1の裏面に格子状にブレーク溝2a,2bを形成した後、工程S2で絶縁性マザー基板1の表面に所定のコイル電極3と絶縁保護膜4を交互に積層する。次に、工程S3で、絶縁性マザー基板1をブレーク溝2aを利用して短冊状に1次分割し、工程S4で焼成タイプの導電ペーストを短冊状基板10の分割両側面部に塗布、乾燥して外部電極用導電ペースト膜11,12(未焼成状態)を形成する。次に、工程S5で、短冊状基板10をブレーク溝2bを利用して所定サイズのチップ20に2次分割した後、工程S6で外部電極用導電ペースト膜11,12を高温で焼成する。次に、工程S7で湿式電解めっきなどによりめっき膜21,22を形成する。
【0024】
なお、本発明に係るインダクタンス素子の製造方法は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【0025】
【発明の効果】
以上の説明で明らかなように、本発明によれば、外部電極用導電ペーストが塗布、乾燥された短冊状絶縁性基板を、所定サイズのチップに分割した後、導電ペースト膜を焼成するため、焼成時における導電ペースト膜の収縮現象により、焼結された電極の分割面がチップの分割面より後退する。従って、チップの分割面から焼結電極およびめっき膜の端部が突出する量を抑えることができる。従って、コイル電極の形成面積を大きくできるとともに、コイル電極にて構成されるコイルの内径を大きくでき、インダクタンス値やQ値の高いインダクタンス素子を得ることができる。
【0026】
さらに、外部電極用導電ペースト膜の焼成温度で絶縁保護膜のガラスエッジ部が、一旦、溶融した後、R状に凝固する。これにより、絶縁保護膜の分割面のエッジ部が丸み形状になり、後工程において、チップ同士が擦れ合ったりしても、チッピングや欠けが発生しにくい。
【図面の簡単な説明】
【図1】 本発明に係るインダクタンス素子の製造方法の一実施形態を示す平面図。
【図2】 図1に続く製造手順を示す平面図。
【図3】 図2に続く製造手順を示す斜視図。
【図4】 図3に続く製造手順を示す斜視図。
【図5】 図4に続く製造手順を示す斜視図。
【図6】 図5のA部の拡大断面図。
【図7】 図5のB部の拡大断面図。
【図8】 本発明によって製造されたインダクタンス素子の外観斜視図。
【図9】 図8のA部の拡大断面図。
【図10】 本発明に係るインダクタンス素子の製造方法を示すフローチャート。
【図11】 従来のインダクタンス素子の製造方法を示すフローチャート。
【図12】 従来のインダクタンス素子を説明するための拡大断面図。
【符号の説明】
1…絶縁性マザー基板
3…コイル電極
4…絶縁保護膜
10…短冊状基板
11,12…外部電極用導電ペースト膜
13…分割面
20…チップ
20a…チップの分割面
21,22…めっき膜
Claims (2)
- 複数のコイル電極を表面に焼成した短冊状絶縁性基板の両側面部に外部電極用導電ペーストを塗布、乾燥して導電ペースト膜を形成する工程と、
前記短冊状絶縁性基板を所定サイズのチップに分割するとともに前記導電ペースト膜を分割する工程と、
前記分割されたチップの導電ペースト膜を焼成して焼結電極を形成する工程と、
前記焼結電極の表面にめっき膜を形成する工程と、
を備えたことを特徴とするインダクタンス素子の製造方法。 - 複数のコイル電極を表面に焼成した絶縁性マザー基板を分割して前記短冊状絶縁性基板を製作する工程をさらに備えたことを特徴とする請求項1記載のインダクタンス素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000123854A JP4513166B2 (ja) | 2000-04-25 | 2000-04-25 | インダクタンス素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000123854A JP4513166B2 (ja) | 2000-04-25 | 2000-04-25 | インダクタンス素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001307928A JP2001307928A (ja) | 2001-11-02 |
JP4513166B2 true JP4513166B2 (ja) | 2010-07-28 |
Family
ID=18634078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000123854A Expired - Lifetime JP4513166B2 (ja) | 2000-04-25 | 2000-04-25 | インダクタンス素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4513166B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203629A (ja) * | 2004-01-16 | 2005-07-28 | Murata Mfg Co Ltd | 電子部品 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56164514A (en) * | 1980-05-21 | 1981-12-17 | Nippon Electric Co | Method of producing laminated porcelain capacitor |
JPH07106134A (ja) * | 1993-09-29 | 1995-04-21 | Kyocera Corp | チップフィルター部品 |
-
2000
- 2000-04-25 JP JP2000123854A patent/JP4513166B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56164514A (en) * | 1980-05-21 | 1981-12-17 | Nippon Electric Co | Method of producing laminated porcelain capacitor |
JPH07106134A (ja) * | 1993-09-29 | 1995-04-21 | Kyocera Corp | チップフィルター部品 |
Also Published As
Publication number | Publication date |
---|---|
JP2001307928A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3755453B2 (ja) | インダクタ部品およびそのインダクタンス値調整方法 | |
JP3438704B2 (ja) | 導体パターンおよび該導体パターンを備えた電子部品 | |
JP6870427B2 (ja) | 電子部品 | |
JP3935687B2 (ja) | 薄膜抵抗素子およびその製造方法 | |
JP4513166B2 (ja) | インダクタンス素子の製造方法 | |
JPH0363205B2 (ja) | ||
JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
JP2003298200A (ja) | 電子部品およびその製造方法 | |
JP2668375B2 (ja) | 回路部品の電極製造方法 | |
JP2004095641A (ja) | 薄膜積層電子部品の製造方法及び薄膜積層電子部品 | |
JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
JP2008171853A (ja) | 電子部品製造方法及び電子部品 | |
JPH07336118A (ja) | 薄膜積層電極の製造方法 | |
JP3982655B2 (ja) | 電子部品の製造方法 | |
JP2003330161A (ja) | 電子部品の製造方法およびその製造方法を用いた電子部品 | |
JP4281136B2 (ja) | チップ型サーミスタの抵抗値修正方法 | |
JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
JPH11121264A (ja) | チップ型lcフィルタの製造方法 | |
JP2003059725A (ja) | Lr複合部品 | |
JPH0496301A (ja) | 角形チップ抵抗器 | |
JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2000331590A (ja) | 回路保護素子及びその製造方法 | |
JP2000188204A (ja) | 抵抗器およびその製造方法 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JP2654655B2 (ja) | 抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100503 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4513166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |