JP2008171853A - 電子部品製造方法及び電子部品 - Google Patents

Abstract

【課題】焼成時のおける内部電極と絶縁層との挙動差を無くして、うねりや空洞がない平坦な内部電極を有した電子部品を製造することができる電子部品製造方法及び電子部品を提供する。
【解決手段】チップ２と外部電極６−１，６−２とを具備する。チップ２は、絶縁層３１〜３４と内部電極４１〜４３で成るコイル体４とで構成する。そして、コイル体４の各内部電極４１〜４３には、スリット５−１〜５−３をそれぞれ形成する。さらに、スリット５−１〜５−３を、チップ２を焼成する前に、内部電極４１〜４３に形成することにより、焼成時における内部電極４１〜４３と絶縁層３１〜３４との挙動差を無くする。
【選択図】図１

Description

この発明は、積層型の電子部品を製造するための電子部品製造方法及び電子部品に関し、特に、基板レスのインダクタ等の如く、チップを一度に焼成して製造する電子部品製造方法及び電子部品に関するものである。

近年、インダクタ等の電子部品の薄型化と高密度化の点から、厚い基板を用いずに、フォトリソグラフィ等の微細加工で形成したいわゆる基板レスの積層型電子部品が提案されている（例えば、特許文献１参照）。
この種の電子部品は、次のようにして製造される。
キャリアフィルム等のような剥離可能な基材上に、感光性絶縁ペーストや感光性内部電極パターンを交互に積層しながら、フォトリソグラフィ工法で露光及び現像することにより、積層体を形成する。そして、この積層体をチップに分割した後、基材を各チップから剥離し、基材が剥離された各チップを一度に焼成する。しかる後、チップの両端に外部電極を形成することで、所望特性の電子部品を製造する。

特開２００５−１０９０９７号公報

しかし、上記した従来の電子部品製造方法では、次のような問題がある。
つまり、電子部品のインダクタンス値を小さくし、かつ高いＱを得たい場合には、内部電極の幅を広げる手法が用いられる。しかしながら、内部電極の幅を広げると、内部電極と絶縁層との線膨張係数や焼成収縮率が異なるために、内部電極と絶縁層との収縮時に挙動差が生じる。このため、広げる幅の大きさによっては、内部電極が波状にうねったり、内部電極と絶縁層との間に空洞が発生したりするという問題があった。

この発明は、上述した課題を解決するためになされたもので、焼成時のおける内部電極と絶縁層との挙動差を無くして、うねりや空洞がない平坦な内部電極を有した電子部品を製造することができる電子部品製造方法及び電子部品を提供する。
ことを目的とする。

上記課題を解決するために、請求項１の発明は、絶縁層及び内部電極を剥離可能な基材上に積層して成る未焼成の積層体をフォトリソグラフィ工法で形成する第１工程と、積層体を複数のチップに切断した後、各チップを基材から剥離して、各チップを焼成する第２工程と、外部電極を焼成された各チップの両端に形成する第３工程とを備える電子部品製造方法であって、第１工程において、内部電極は少なくとも一部がライン形状を有し、ライン形状の部分において、ライン方向に沿った１以上のスリットを、ライン幅内に１列以上形成する構成とした。
かかる構成により、第１工程を実行することで、未焼成の積層体がフォトリソグラフィ工法によって微細且つ高精度に形成され、第２工程を実行することで、積層体が複数のチップに切断された後、チップが基材から剥離されて、焼成される。このとき、内部電極と絶縁層との線膨張係数や焼成収縮率の違いから、内部電極と絶縁層との収縮時に挙動差が生じる。したがって、内部電極の幅が広いと、その挙動差も大きくなり、内部電極が波状にうねったり、内部電極と絶縁層との間に空洞が生じるおそれがる。しかし、この発明では、第１工程において、内部電極の長さ方向に沿った１以上のスリットを、内部電極内に１列以上形成している。このとき、スリットで分けられた小幅の内部電極部分と絶縁層の間の挙動差は、極めて小さくなるため、これらの内部電極部分にうねりが生じたり、内部電極部分と絶縁層の間に空洞が生じたりすることがなくなる。

請求項２の発明は、請求項１に記載の電子部品製造方法において、各列のスリットは、内部電極の一方端から他方端に至る１本の切り込みである構成とした。
かかる構成により、内部電極のほぼ全体に亘って、うねりや空洞の発生を防止することができる。

請求項３の発明は、請求項１に記載の電子部品製造方法において、各列のスリットは、離散的に内部電極の一方端から他方端に至る複数の切り込みである構成とした。
かかる構成により、スリットを内部電極のうねり等が生じやすい部分に設けて、かかる部分のうねりや空洞の発生を防止することができる。

請求項４の発明は、請求項１ないし請求項３のいずれかに記載の電子部品製造方法において、内部電極の折り曲げ部に、孔又はスリットを形成した構成とする。
かかる構成により、剥離が生じやすい折り曲げ部の剥離防止を図ることができる。

請求項５の発明は、絶縁層及び内部電極が積層されたチップと、チップの両端に設けられた外部電極とを備える電子部品であって、内部電極は、内部電極の長さ方向に沿った１以上のスリットを、１列以上有する構成とした。

請求項６の発明は、請求項５に記載の電子部品において、各列のスリットは、内部電極の一方端から他方端に至る１本の切り込みである構成とした。

請求項７の発明は、請求項５に記載の電子部品において、各列のスリットは、離散的に内部電極の一方端から他方端に至る複数の切り込みである構成とした。

請求項８の発明は、請求項５ないし請求項７のいずれかに記載の電子部品において、内部電極は、その折り曲げ部に、孔又はスリットを有する構成とした。

以上詳しく説明したように、この発明によれば、焼成時における内部電極と絶縁層の挙動差を緩和し、内部電極のうねりや内部電極と絶縁層間の空洞の発生を防止して、平坦な内部電極を有した電子部品を提供することができるという優れた効果がある。そして、フォトリソグラフィ工法を用いることによって、スリットを微細且つ高精度で形成することができるので、内部電極のうねりや内部電極及び絶縁層間の空洞がない、高特性の電子部品を提供することができるという効果がある。

以下、この発明の最良の形態について図面を参照して説明する。

図１は、この発明の第１実施例に係る電子部品であるインダクタの分解斜視図であり、図２は、インダクタを透視して示す斜視図であり、図３は、図２の矢視Ａ−Ａ断面図である。
図１に示すように、この実施例の電子部品は、所謂基板レスの積層型インダクタ１であり、チップ２と一対の外部電極６−１，６−２とを具備している。

チップ２は、絶縁層３１〜３４を積層し、その内部にコイル体４を内包した構造を成す。
チップ２を構成する絶縁層３１〜３４は、ガラスを主成分とする素材で構成されている。
コイル体４は、銀を主成分とする内部電極４１〜４３で構成されている。具体的には、内部電極４１が絶縁層３１上にパターン形成され、内部電極４２が絶縁層３２上にパターン形成され、内部電極４３が絶縁層３３上にパターン形成されている。そして、内部電極４１の内端部４１ａと内部電極４２の内端部４２ａとがビアホール４４で接続され、内部電極４２の他方の内端部４２ｂと内部電極４３の内端部４３ａとがビアホール４５で接続されて、約２．５ターンのコイル体４がチップ２の内部に形成されている。

また、内部電極４１〜４３は、スリット５−１〜５−３をそれぞれ有する。
図４は、スリット５−１〜５−３の形態を示す平面図である。
すなわち、内部電極４１には、図４の（ａ）に示すように、内部電極４１の長さ方向に沿ったスリット５−１が１列だけ形成されている。具体的には、スリット５−１は、内部電極４１の略中央部において、一方端である内端部４１ａから他方端である外端部４１ｂに至る１本の切り込みで形成されている。
同様に、図４の（ｂ）及び（ｃ）に示すように、内部電極４２，４３にも、内部電極４２，４３の長さ方向に沿ったスリット５−２，５−３がそれぞれの電極において１列だけ形成されている。具体的には、スリット５−２は、内部電極４２の略中央部において、一方端である内端部４２ａから他方端である内端部４２ｂに至る１本の切り込みで形成され、スリット５−３は、内部電極４３の略中央部において、一方端である内端部４３ａから他方端である内端部４３ｂに至る１本の切り込みで形成されている。

上記のように、スリット５−１〜５−３を有するコイル体４を内包したチップ２には、図２及び図３に示すように、外部電極６−１，６−２が形成されている。具体的には、外部電極６−１，６−２は、銀，ニッケル，銅，錫等を素材としており、外部電極６−１が、チップ２の左端面から露出した内部電極４１の外端部４１ｂに接続され、外部電極６−２が、チップ２の右端面から露出した内部電極４３の外端部４３ｂに接続されている。

次に、上記インダクタ１の製造方法を説明する。
この製造方法は、第１工程〜第３工程の３つの工程から成る。
なお、この製造方法は、請求項１及び請求項２の発明に係る製造方法を具体的に実現するものである。
図５は、第１工程を示す断面図であり、図６は、第２工程を示す断面図である。図５及び図６では、理解を容易にするため、１つのウエハに３つのチップ部分を形成する場合を表示した。

第１工程は、フォトリソグラフィ工法により、３つのチップを載せたウエハを形成する工程である。
具体的には、図５の（ａ）に示すように、まず、ペースト状の絶縁層３１を剥離可能なフィルム状の基材１０上に塗布して、紫外線により全面露光する。そして、図５の（ｂ）に示すように、ペースト状の内部電極４１をこの絶縁層３１上に塗布し、露光及び現像することで、内部電極４１をパターン形成する。そして、図５の（ｃ）に示すように、絶縁層３２を内部電極４１上に塗布し、露光及び現像によって、ビアホール４４を絶縁層３２に形成する。そして、内部電極４２をこの絶縁層３２上に形成することで、内部電極４１，４２間の電気的接続を図った。しかる後、図５の（ｄ）に示すように、絶縁層３３を内部電極４２上に塗布し、露光及び現像によって、ビアホール４５を絶縁層３３に形成した後、内部電極４３をこの絶縁層３３上に形成することで、内部電極４２，４３間の電気的接続を図った。これにより、内部電極４１〜４３がビアホール４４，４５で電気的に接続され、これらの電極によって、コイル体４が形成される。最後に、絶縁層３４を内部電極４３上に積層して、全面露光することにより、３つのチップ部分が載った未焼成の積層体としてのウエハ１００を形成する。

ところで、第２工程で、未焼成のチップ２′を焼成すると、内部電極４１〜４３と絶縁層３１〜３４との線膨張係数や焼成収縮率が異なるために、内部電極４１〜４３と絶縁層３１〜３４との収縮時に挙動差が生じる。このため、内部電極４１〜４３の幅の広さによっては、内部電極４１〜４３にうねりが生じたり、内部電極４１〜４３と絶縁層３１〜３４との間に空洞が生じるおそれがある。
そこで、かかる第１工程において、図１及び図４に示したスリット５−１〜５−３を内部電極４１〜４３に形成する。

図７は、スリットの形成方法を示す部分拡大平面図である。
図７の（ａ）に示すように、第１工程においては、内部電極４１（４２，４３）の長さ方向に沿った切り込み状のスリット５−１（５−２，５−３）を、内部電極４１（４２，４３）に１列だけ形成する。このスリット５−１（５−２，５−３）を、図４の（ａ）〜（ｃ）に示したように、内部電極４１（４２，４３）の略中央部において、一方端である内端部４１ａ（４２ａ，４３ａ）から他方端である外端部４１ｂ（４２ｂ，４３ｂ）に至るように、フォトリソグラフィによる微細加工によって形成する。
スリット５−１（５−２，５−３）の内部電極４１（４２，４３）内の形成位置については、次にように設定する。
つまり、内部電極４１（４２，４３）の幅Ｗが狭い場合には、スリットを設けなくとも、焼成した際に、内部電極４１（４２，４３）が部分的にも剥離することはなく、うねりや空洞も生じない。しかし、内部電極４１（４２，４３）の幅Ｗを所定値より広くすると、内部電極４１（４２，４３）に剥離が生じ、うねりや空洞が発生するという現象が起きる。したがって、この第１工程では、まず、焼成した際に部分的にも剥離が生じないであろうスリット無し内部電極４１（４２，４３）の幅Ｗのうち、最大の幅値Ｄ０を基準値とする。そして、スリット有り内部電極４１（４２，４３）において、スリット５−１（５−２，５−３）を境界とする内部電極部分４１Ａ，４１Ｂ（４２Ａ，４２Ｂ、４３Ａ，４３Ｂ）の幅Ｄ１，Ｄ２が、この基準値Ｄ０以下になるように、スリット５−１（５−２，５−３）の形成位置を設定した。したがって、スリット５−１（５−２，５−３）は、図７の（ａ）に示すように、内部電極４１（４２，４３）の一方の側縁４１ｃ（４２ｃ，４３ｃ）からＤ１（≦Ｄ０）の距離で、他方の側縁４１ｄ（４２ｃ，４２ｄ）からＤ２（≦Ｄ０）の距離に位置する。
なお、この実施例では、内部電極４１（４２，４３）の幅Ｗを基準値Ｄ０の２倍よりもやや狭く設定したので、スリット５−１（５−２，５−３）を基準値Ｄ０よりも共に狭い距離Ｄ１，Ｄ２の位置に形成することができた。しかし、内部電極４１（４２，４３）の幅Ｗが基準値Ｄ０の２倍よりも広い場合には、内部電極部分４１Ａ（４２Ａ、４３Ａ）の幅Ｄ１を基準値Ｄ０以下に設定しても、内部電極部分４１Ｂ（４２Ｂ、４３Ｂ）の幅Ｄ２が基準値Ｄ０を超えてしまう事態が生じる。したがって、かかる場合には、図７の（ｂ）に示すように、２本（２列）のスリット５−１（５−２，５−３）を内部電極４１（４２，４３）に設け、内部電極部分４１Ａ，４１Ｂ，４１Ｃ（４２Ａ，４２Ｂ，４２Ｃ、４３Ａ，４３Ｂ，４３Ｃ）の幅Ｄ１，Ｄ２，Ｄ３を全て基準値Ｄ０以下に設定する必要がある。

第２工程は、ウエハを切断して得たチップを焼成する工程である。
具体的には、図６の（ａ）に示すように、ウエハ１００上の隣り合う外端部４１ｂと外端部４３ｂとの境界をカッタ１１０を用いて、所謂ギロチンカットする。
ところで、次の焼成処理においては、銀を主成分とする内部電極４１〜４３が７０％に収縮し、ガラスを主成分とする絶縁層３１〜３４が８０％に収縮する。したがって、かかる収縮を考慮した大きさチップ２′に分割しておく必要がある。
そして、図６の（ｂ）に示すように、分割されたチップ２′から基材１０を剥離することで、３つの未焼成チップ２′を１つのウエハ１００から得、しかる後、図６の（ｃ）に示すように、各チップ２′を焼成する。
かかる焼成時においては、内部電極４１〜４３の幅が広いと、内部電極４１〜４３と絶縁層３１〜３４との収縮時に挙動差が生じ、内部電極４１〜４３にうねりが生じたり、内部電極４１〜４３と絶縁層３１〜３４との間に空洞が生じるおそれがあるが、この実施例では、図７の（ａ）に示したように、スリット５−１（５−２，５−３）を境界とする内部電極部分４１Ａ，４１Ｂ（４２Ａ，４２Ｂ、４３Ａ，４３Ｂ）の幅Ｄ１，Ｄ２を、剥離しない内部電極幅の最大値Ｄ０以下に設定したので、内部電極部分４１Ａ，４１Ｂ（４２Ａ，４２Ｂ、４３Ａ，４３Ｂ）は、焼成によっても、うねらず、また、絶縁層３１（３２，３３）との間に空洞を生じさせることもない。この結果、内部電極部分４１Ａ，４１Ｂ（４２Ａ，４２Ｂ、４３Ａ，４３Ｂ）の総計である内部電極４１（４２，４３）にうねりや空洞が発生することはない。
さらに、スリット５−１（５−２，５−３）が内部電極４１（４２，４３）のほぼ全体に亘って、形成されているので、内部電極４１（４２，４３）には、うねりや空洞が部分的にも発生することはない。

第３工程は、インダクタ１を完成させるまでの工程である。
この第３工程では、第２工程で焼成されたチップ２を図示しないバレルを用いて研磨し、チップ２のエッジの丸めやバリ取りを行うと共に、内部電極４１，４３の外端部４１ｂ，４３ｂをチップ２から露出させる。
そして、このチップ２の両端部を銀ペーストにディップして焼き付けた後、この銀層の上から、ニッケル，銅，錫等をメッキすることで、図３に示したように、外部電極６−１，６−２をチップ２の両端部に形成し、インダクタ１の製造を完了する。

次に、発明者等は、この実施例の効果を確認すべく、次のような実験を行った。
図８は、実験結果を示す表図である。
まず、０６０３（縦０．６ｍｍ、横０．３ｍｍ、高さ０．３ｍｍ）のチップ２′を３０個用意した。そして、これらのチップ２′の内部電極４１（４２，４３）の焼成前の電極幅Ｗを３０μｍに設定し、内部電極４１（４２，４３）にスリット５−１（５−２，５−３）を設けずに、これら３０個のチップ２′を焼成した。そして、焼成後に電極うねりや空洞が生じたチップ２の個数を調べたところ、図８の実験１に示すように、うねりや空洞が生じたチップ２は存在しなかった。図８の実験２に示すように、各内部電極４１（４２，４３）の焼成前の電極幅Ｗを３８μｍに設定した場合においても、同様であった。
しかし、図８の実験３〜５に示すように、内部電極４１（４２，４３）の電極幅Ｗを４６μｍ以上に設定して焼成すると、電極幅Ｗが広くなるほど、多くのうねりや空洞が発生することが確認された。
したがって、焼成時にうねりや空洞が発生しない内部電極４１（４２，４３）の電極幅Ｗは、４６μｍ未満であり、うねり等を生じさせない最大電極幅Ｄ０は、３８μｍ以上４６μｍ未満内に存在すると考えられる。そして、スリットを境界とする内部電極４１（４２，４３）の内部電極部分４１Ａ，４１Ｂ（４２Ａ，４２Ｂ、４３Ａ，４３Ｂ）の幅Ｄ１，Ｄ２（図７の（ａ）参照）が当該最大電極幅即ち基準値Ｄ０以下になるような位置に、スリット５−１（５−２，５−３）を形成することで、内部電極４１（４２，４３）全体におけるうねりや空洞の発生を防止することができると考えられる。
そこで、内部電極４１（４２，４３）の電極幅Ｗがそれぞれ３０μｍ，３８μｍ，４６μｍ，５４μｍ，６２μｍの各チップ２′について、スリット位置がＤ１≦Ｄ０，Ｄ２≦Ｄ０を満たすように、スリット幅１０μｍのスリット５−１（５−２，５−３）を内部電極４１（４２，４３）の中央に形成して、焼成したところ、 図８の実験６〜１０に示すように、うねりや空洞の発生は皆無であった。

次に、この発明の第２実施例について説明する。
図９は、この発明の第２実施例に係るインダクタの要部を示す平面図である。
この実施例は、各列のスリットを離散的な複数の切り込みで形成した点が、上記第１実施例と異なる。
すなわち、第１工程時において、内部電極４１には、図９の（ａ）に示すように、内部電極４１の長さ方向に沿った複数の切り込み５１ａ〜５１ｉでなるスリット５−１を１列だけ形成する。具体的には、スリット５−１を、内部電極４１の略中央部において、一方端である内端部４１ａから他方端である外端部４１ｂの間に離散的に配した複数の切り込み５１ａ〜５１ｉで形成する。
同様に、図９の（ｂ）（及び図９の（ｃ））に示すように、内部電極４２（４３）にも、内部電極４２（４３）の長さ方向に沿った複数の切り込み５２ａ〜５２ｆ（５３ａ〜５３ｈ）でなるスリット５−２（５−３）を１列だけ形成する。
かかる構成により、スリット５−１（５−２，５−３）の切り込み５１ａ〜５１ｉ（５２ａ〜５２ｆ，５３ａ〜５３ｈ）を内部電極４１（４２，４３）のうねり等が生じやすい部分にのみ設けることで、焼成時に、かかる部分のうねりや空洞の発生を防止することができると共に、内部電極４１（４２，４３）の抵抗値の増大を避けることができる。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。

次に、この発明の第３実施例について説明する。
図１０は、この発明の第３実施例に係るインダクタの要部を示す平面図である。
この実施例は、円形孔を内部電極４１（４２，４３）の折り曲げ部に形成した点が、上記第１及び第２実施例と異なる。
図１０の（ａ）〜（ｃ）に示す内部電極４１（４２，４３）の折り曲げ部４１ｅ〜４１ｇ（４２ｅ〜４２ｇ、４３ｅ，４３ｆ）では、かかる部分の露光及び現像時に所謂サイドエッチが生じることが多く、かかる部分が、焼成時において、絶縁層３１（３２，３３）との僅かな挙動差によって剥離してしまうおそれがある。
そこで、この実施例では、図１０の（ａ）〜（ｃ）に示すように、第１工程時に、円形孔５１（５２，５３）を、内部電極４１（４２，４３）の折り曲げ部４１ｅ〜４１ｇ（４２ｅ〜４２ｇ、４３ｅ，４３ｆ）にそれぞれ形成した。
かかる構成により、焼成時における内部電極４１（４２，４３）の折り曲げ部４１ｅ〜４１ｇ（４２ｅ〜４２ｇ、４３ｅ，４３ｆ）の剥離を防止することができる。
その他の構成、作用及び効果は、上記第１及び第２実施例と同様であるので、その記載は省略する。

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、スパイラル形状のコイル体４を有したインダクタについて例示したが、コイル体としてはこれに限定されるものではなく、図１１に示すように、ミアンダ形状のコイル体を適用することもできる。
すなわち、図１１の（ａ）に示すように、１本のスリット５をミアンダ形状の内部電極４０に形成したものや、図１１の（ｂ）に示すように、離散的な複数のスリット５′を内部電極４０に形成したものや、図１１の（ｃ）に示すように、円形孔５０を内部電極４０の折り曲げ部に形成したものをも用いることができる。

また、上記実施例では、電子部品としてインダクタ１を例示したが、電子部品はインダクタに限定されるものではなく、積層型のチップコンデンサやチップ抵抗器等の各種の電子部品に適用することができることは勿論である。

この発明の第１実施例に係る電子部品であるインダクタの分解斜視図である。 インダクタを透視して示す斜視図である。 図２の矢視Ａ−Ａ断面図である。 スリットの形態を示す平面図である。 第１工程を示す断面図である。 第２工程を示す断面図である。 スリットの形成方法を示す部分拡大平面図である。 実験結果を示す表図である。 この発明の第２実施例に係るインダクタの要部を示す平面図である。 この発明の第３実施例に係るインダクタの要部を示す平面図である。 この実施例の各種変形例を示す平面図である。

符号の説明

１…インダクタ、 ２，２′…チップ、 ４…コイル体、 ５−１〜５−３，５′…スリット、 ６−１，６−２…外部電極、 １０…基材、 ３１〜３４…絶縁層、 ４０〜４３…内部電極、 ４１Ａ，４１Ｂ…内部電極部分、 ４１ａ，４２ａ，４２ｂ，４３ａ…内端部、 ４１ｂ，４３ｂ…外端部、 ４４，４５…ビアホール、 ５０〜５３…円形孔、 １００…ウエハ、 １１０…カッタ。

Claims (8)

1. 絶縁層及び内部電極を剥離可能な基材上に積層して成る未焼成の積層体をフォトリソグラフィ工法で形成する第１工程と、積層体を複数のチップに切断した後、各チップを上記基材から剥離して、各チップを焼成する第２工程と、外部電極を焼成された各チップの両端に形成する第３工程とを備える電子部品製造方法であって、
   上記第１工程において、上記内部電極は少なくとも一部がライン形状を有し、上記ライン形状の部分において、ライン方向に沿った１以上のスリットを、ライン幅内に１列以上形成する、
   ことを特徴とする電子部品製造方法。
2. 請求項１に記載の電子部品製造方法において、
   上記各列のスリットは、内部電極の一方端から他方端に至る１本の切り込みである、
   ことを特徴とする電子部品製造方法。
3. 請求項１に記載の電子部品製造方法において、
   上記各列のスリットは、離散的に内部電極の一方端から他方端に至る複数の切り込みである、
   ことを特徴とする電子部品製造方法。
4. 請求項１ないし請求項３のいずれかに記載の電子部品製造方法において、
   上記内部電極の折り曲げ部に、孔又はスリットを形成した、
   ことを特徴とする電子部品製造方法。
5. 絶縁層及び内部電極が積層されたチップと、当該チップの両端に設けられた外部電極とを備える電子部品であって、
   上記内部電極は、当該内部電極の長さ方向に沿った１以上のスリットを、１列以上有する、
   ことを特徴とする電子部品。
6. 請求項５に記載の電子部品において、
   上記各列のスリットは、内部電極の一方端から他方端に至る１本の切り込みである、
   ことを特徴とする電子部品。
7. 請求項５に記載の電子部品において、
   上記各列のスリットは、離散的に内部電極の一方端から他方端に至る複数の切り込みである、
   ことを特徴とする電子部品。
8. 請求項５ないし請求項７のいずれかに記載の電子部品において、
   上記内部電極は、その折り曲げ部に、孔又はスリットを有する、
   ことを特徴とする電子部品。

Images