JP4682608B2 - チップ部品の製造方法 - Google Patents

チップ部品の製造方法 Download PDF

Info

Publication number
JP4682608B2
JP4682608B2 JP2004359412A JP2004359412A JP4682608B2 JP 4682608 B2 JP4682608 B2 JP 4682608B2 JP 2004359412 A JP2004359412 A JP 2004359412A JP 2004359412 A JP2004359412 A JP 2004359412A JP 4682608 B2 JP4682608 B2 JP 4682608B2
Authority
JP
Japan
Prior art keywords
chip
manufacturing
frame
insulating resin
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004359412A
Other languages
English (en)
Other versions
JP2006173160A (ja
Inventor
浩司 下山
美智央 大庭
伸哉 松谷
祐一 ▲高▼橋
慎一 守本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004359412A priority Critical patent/JP4682608B2/ja
Priority to CN 200510134262 priority patent/CN1801415B/zh
Priority to US11/301,097 priority patent/US20060091534A1/en
Publication of JP2006173160A publication Critical patent/JP2006173160A/ja
Priority to US12/815,784 priority patent/US8426249B2/en
Application granted granted Critical
Publication of JP4682608B2 publication Critical patent/JP4682608B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明は各種電子機器等に用いるチップ部品に関するものである。
以下、従来のチップ部品について図面を参照しながら説明する。
図5は従来のチップ部品の製造工程を示す工程図、図6は図5のA部の分解斜視図である。
図5に示すように、チップ部品の製造工程は、シート形成工程(A)と、コイル部形成工程(B)と、素体分離工程(C)と、電極形成工程(D)とを備えている。
まず、図5(A)に示すように、グリーンシート1を複数形成する(シート形成工程(A))。
次に、図5(B)および図6に示すように、複数のグリーンシート1上にAgペーストからなる弧状導体2を印刷し、これらのグリーンシート1を積層して、螺旋状導体からなるコイル部3を形成する(コイル部形成工程(B))。このとき、上下に隣接するグリーンシート1に印刷された弧状導体2は、互いにグリーンシート1に形成したスルーホール4を介して電気的に接続され、コイル部3を形成する。
次に、図5(C)に示すように、ダイシング切断法やトムソン切断法等を用いて、隣接する素体5を切断機6で切断し、チップ部品7を複数形成する(素体分離工程(C))。
そして、このチップ部品7に電極等を形成するとともに、焼成して完成品を製造する(電極形成工程(D))。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平11−186084号公報
上記従来の構成では、素体分離工程(C)において、ダイシング切断法やトムソン切断法等を用いて、隣接する素体5を切断機6で切断するので、切断機6の刃の厚み分だけ切断幅が必要となる。
すなわち、グリーンシート1の単位面積に対するチップ部品の取り数を多くするために、切断機6の切断幅を小さくすると、切断機6による切断応力がチップ部品7に加わりやすくなり、チップ部品7の変形を生ずるという問題点を有していた。
本発明は上記問題点を解決するもので、チップ部品の変形が抑制された分離工程を有するチップ部品の製造方法を提供することを目的としている。
上記目的を達成するために本発明は以下の構成を有する。
本発明の請求項1記載の発明は、連結部で互いに連結された複数のチップ部品を個片に分離する工程を有し、前記連結部はレジストで形成するとともに、前記レジストをレジスト剥離剤により溶融して除去することにより前記連結部で互いに連結された複数の前記チップ部品を個片に分離する構成である。
上記構成により、複数のチップ部品はレジストからなる連結部で予め互いに連結されており、このレジストレジスト剥離剤により溶融して除去し、連結部で互いに連結された複数のチップ部品を個片に分離するので、チップ部品に切断応力が発生しにくい。
すなわち、チップ部品の変形が抑制されたチップ部品の製造方法を提供することができる。
以下、本発明の全請求項に記載の発明について図面を参照しながら説明する。
図1は本発明の一実施の形態におけるチップ部品の透視斜視図、図2は複数連結された同チップ部品の平面図、図3は図2のA部の拡大平面図、図4は同チップ部品の製造工程を示す工程図である。
図1において、本発明の一実施の形態におけるチップ部品は、チップコイル部品であって、方形状の透明な素体12と、この素体12の下面に配置した電極14と、素体12に埋設した螺旋状金属16からなるコイル部18を備えており、素体12は感光性樹脂を硬化させた感光性樹脂硬化物からなる絶縁樹脂層20で積層して形成している。
また、実装面に対して垂直な面が互いに隣接して形成される第1角部22を略弧状にするとともに、実装面に対して垂直な面と平行な面が互いに隣接して形成される第2角部24を略直角状に形成しており、第1角部22を素体12に形成するとともに、第2角部24を電極14に形成している。素体12の側面にも電極14を配置した場合は、第1角部22および第2角部24を電極14に形成することとなる。
さらに、コイル部18の最外周の螺旋状金属16と素体12の側面との最小距離(端面マージン(W))は5μm以上で50μm以下とし、コイル部18の最大径は5μm〜150μmとし、複数の積層した絶縁樹脂層20からなる素体の高さは50μm〜1mmとしている。
次に、上記のチップ部品26の製造工程を説明する。
上記のチップ部品26は、図2、図3に示すように、複数のチップ部品26を互いに連結した状態で、一度に複数個形成し、最終的に、枠状連結部28で連結された複数のチップ部品26を分離し個片化して製造する。
図4において、チップ部品26の製造工程は次の通りである。
第1に、素体12の下面に配置する電極14を形成する(電極形成工程(A))。
剥離層が形成された基板30に、フォトリソグラフィ工法により、電極用空隙部34を有する絶縁樹脂層20を形成する。隣接する電極用空隙部34間には複数のチップ部品26を互いに連結する枠状連結部28としてレジスト35を形成する。
この電極用空隙部34および絶縁樹脂層20上およびレジスト35上には金属層36を形成する。この金属層36は、無電解めっき工法またはスパッタまたは蒸着工法により形成した下地導体層38を有し、この下地導体層38上に電解めっき工法により形成している。
この金属層36は、絶縁樹脂層20の少なくとも上面まで研磨して、電極用空隙部34に金属からなる電極14を形成する。
第2に、さらに、フォトリソグラフィ工法により、所定の空隙部を有する絶縁樹脂層20を形成する(絶縁樹脂層形成工程(B))。
この空隙部は、互いに隣接する複数の枠状空隙部32と、この枠状空隙部32の内側に配置した螺旋状空隙部40と、スルーホール用空隙部42とからなり、この枠状空隙部32は、電極形成工程(A)で形成したレジスト35に重なるように形成している。
第3に、枠状空隙部32にレジスト35を形成する(レジスト形成工程(C))。
枠状空隙部32にレジスト35からなる枠状連結部28を形成する。
第4に、螺旋状空隙部40、スルーホール用空隙部42、絶縁樹脂層20上に金属層36を形成する(金属層形成工程(D))。
この金属層36は、無電解めっき工法またはスパッタまたは蒸着工法により形成した下地導体層38を有し、この下地導体層38上に電解めっき工法により形成している。
第5に、螺旋状金属16からなる2層のコイル部18を形成する(コイル部形成工程(E))。
金属層形成工程(D)で形成した金属層36は、絶縁樹脂層20の少なくとも上面まで研磨して、螺旋状空隙部40に螺旋状金属16からなるコイル部18を形成し、スルーホール用空隙部42に金属からなるスルーホール44を形成する。
さらに、絶縁樹脂層形成工程(B)、レジスト形成工程(C)、金属層形成工程(D)を繰り返し、2層のコイル部18を形成する。2層のコイル部18、電極14とコイル部18とは、スルーホール44により導通させている。
第6に、さらに、絶縁樹脂層20を形成するとともに、フォトリソグラフィ工法により、所定の空隙部を有する絶縁樹脂層20を形成して保護層とする(保護層形成工程(F))。
この空隙部は、互いに隣接する複数の枠状空隙部32からなり、この枠状空隙部32は、レジスト形成工程(C)で形成した枠状空隙部32に重なるように形成している。
第7に、枠状空隙部32に形成したレジスト35をレジスト剥離剤により溶融して除去し、枠状連結部28により互いに連結された複数のチップ部品26を分離するとともに、基板30の剥離層からチップ部品26を剥離して(溶剤やアルカリ等で溶融して)個片化する(分離工程(G))。
このようにして、素体12は、電極形成工程(A)、絶縁樹脂層形成工程(B)、保護層形成工程(F)による積層された絶縁樹脂層20で形成され、この素体12の下面または側面には電極14が配置され、素体12にはコイル部18が埋設されることとなる。
この製造方法において、金属層36はCu、Al、Ag、Au、Niあるいは金属の合金等の良導電性金属が好ましい。また、その下地導体層38としてCu、Al、Ag、Au、Ni、Cr、Ti等の絶縁樹脂層20との密着性の高い金属が好ましく、無電解めっき工法、スパッタまたは蒸着工法等で形成することが好ましい。
この製造方法において、絶縁樹脂層20は、感光性樹脂を硬化させた透明な感光性樹脂硬化物からなる。この絶縁樹脂層20は、エポキシ系、フェノール系、ポリイミド系等の樹脂を用いて、フォトリソグラフィ工法により所定形状に加工するが、一般的なフォトリソグラフィ工法で用いるレジスト35とは異なり、最終的なチップ部品26の素体12を構成する樹脂であるため、一般的には静電気が発生しやすいので、静電気の発生を抑制した樹脂を選択したり、静電気を発散する構成を付加したりしてもよい。
研磨方法は、CMPスラリーを用いたCMP(ケミカルメカニカルポリッシング)研磨を用いるとよい。金属層36をCMP研磨によりエッチングしながら、金属のみを選択的に研磨するので、精度が向上する。その他の研磨方法としては、ダイヤモンドスラリー、アルミナスラリーを用いた機械的研磨を用いてもよいが、精度の点でCMP研磨よりも不利である。金属層36として、エッチングに適さないものを用いた場合は、その部分の研磨を機械的研磨で行ってもよい。
上記構成により、複数のチップ部品26は金属からなる枠状連結部28で予め互いに連結されており、この金属をエッチング剤により溶融して除去し、枠状連結部28で互いに連結された複数のチップ部品26を分離するので、チップ部品26に切断応力が発生しにくい。すなわち、チップ部品26の変形を抑制して、チップ部品26を製造することができる。特に、枠状空隙部32にレジスト35を形成することにより、枠状空隙部32にチップ部品26を連結するレジスト35からなる枠状連結部28を形成するので容易に枠状連結部28を形成できる。
また、フォトリソグラフィ工程で枠状連結部28、螺旋状金属16を形成し、応力が発生しにくい個片化工程を行うため、チップ部品26の端面からの端面マージン(W)を極小化でき、チップ部品26のサイズを最大限に生かした導体位置精度の良い設計が可能である。そのため、チップ部品26のサイズが、例えば1005、0603等の小型になればなるほど端面からの端面マージン(W)の影響が大きくなり、チップ特性、例えばチップインダクタの場合はインダクタンス値およびQ値を、従来工法に比べより高特性にできる。
枠状空隙部32は、略方形状にするとともに内周角部を弧状にしているので、チップ部品26は、実装面に対して垂直な面が互いに隣接して形成される第1角部22を略弧状にすることができる。これにより、パーツフィーダ等で複数のチップ部品26を実装機に供給する際、互いのチップ部品26が接触し合っても、チップ部品26の第1角部22が略弧状なので、滑らかに供給可動させ、チップ部品26の割れや欠けを抑制できる。一方、実装面に対して垂直な面と平行な面が互いに隣接して形成される第2角部24は略直角状に形成しているので、実装時には、チップ立ちを抑制できる。なお、枠状空隙部32の内周角部を面取り形状やその他の形状にすることも上記方法によれば容易である。
また、絶縁樹脂層20は、フォトリソグラフィ工法により形成するので、導体位置精度、チップ寸法精度等が容易に高精度に形成できる。また、絶縁樹脂層20に、透明な感光性樹脂を用いることにより素体12は透明となり、一層ごとに導体の外観検査が容易となるとともに、アスペクト比を大きくし、コイル部18の厚みを容易に厚くすることができる。
さらに、金属層36は、無電解めっき工法、スパッタまたは蒸着工法により形成した下地導体層38を有し、この下地導体層38上に電解めっき工法により形成することにより、密度を大きくしたコイル部18を容易に形成できる。
以上のように本発明にかかるチップ部品の製造方法は、チップ部品の変形を抑制して製造できるので、各種電子機器に適用できる。
本発明の一実施の形態におけるチップ部品の透視斜視図 複数連結された同チップ部品の平面図 図2のA部の拡大平面図 同チップ部品の製造工程を示す工程図 従来のチップ部品の製造工程を示す工程図 図5のA部の分解斜視図
符号の説明
12 素体
14 電極
16 螺旋状金属
18 コイル部
20 絶縁樹脂層
22 第1角部
24 第2角部
26 チップ部品
28 枠状連結部
30 基板
32 枠状空隙部
34 電極用空隙部
35 レジスト
36 金属層
38 下地導体層
40 螺旋状空隙部
42 スルーホール用空隙部
44 スルーホール

Claims (7)

  1. 連結部で互いに連結された複数のチップ部品を個片に分離する工程を有し、前記連結部はレジストで形成するとともに、前記レジストをレジスト剥離剤により溶融して除去することにより前記連結部で互いに連結された複数の前記チップ部品を個片に分離するチップ部品の製造方法。
  2. 互いに隣接する複数の枠状空隙部と、前記枠状空隙部の内側に配置した螺旋状空隙部とを有する絶縁樹脂層を形成する工程と、前記枠状空隙部に前記レジストを形成する工程と、前記螺旋状空隙部および前記絶縁樹脂層上に金属層を形成する工程とを有し、前記絶縁樹脂層の少なくとも上面まで前記金属層を研磨して、前記螺旋状空隙部に螺旋状金属からなるコイル部を形成する請求項1記載のチップ部品の製造方法。
  3. 前記枠状空隙部は、略方形状にするとともに内周角部を弧状にした請求項2記載のチップ部品の製造方法。
  4. 前記枠状空隙部と前記螺旋状空隙部とを有する前記絶縁樹脂層は、フォトリソグラフィ工法により形成する請求項2記載のチップ部品の製造方法。
  5. 前記絶縁樹脂層は、感光性樹脂を硬化させた感光性樹脂硬化物からなる請求項4記載のチップ部品の製造方法。
  6. 前記金属層は、めっき工法により形成する請求項2記載のチップ部品の製造方法。
  7. 前記金属層は、無電解めっき工法またはスパッタまたは蒸着工法により形成した下地導体層を有し、前記下地導体層上に電解めっき工法により形成する請求項2記載のチップ部品の製造方法。
JP2004359412A 2002-12-13 2004-12-13 チップ部品の製造方法 Expired - Fee Related JP4682608B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004359412A JP4682608B2 (ja) 2004-12-13 2004-12-13 チップ部品の製造方法
CN 200510134262 CN1801415B (zh) 2004-12-13 2005-12-13 芯片部件的制造方法和芯片部件
US11/301,097 US20060091534A1 (en) 2002-12-13 2005-12-13 Chip part manufacturing method and chip parts
US12/815,784 US8426249B2 (en) 2004-12-13 2010-06-15 Chip part manufacturing method and chip parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004359412A JP4682608B2 (ja) 2004-12-13 2004-12-13 チップ部品の製造方法

Publications (2)

Publication Number Publication Date
JP2006173160A JP2006173160A (ja) 2006-06-29
JP4682608B2 true JP4682608B2 (ja) 2011-05-11

Family

ID=36676036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004359412A Expired - Fee Related JP4682608B2 (ja) 2002-12-13 2004-12-13 チップ部品の製造方法

Country Status (1)

Country Link
JP (1) JP4682608B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173162A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品
JP4682609B2 (ja) * 2004-12-13 2011-05-11 パナソニック株式会社 チップ部品の製造方法
JP7347037B2 (ja) 2019-09-06 2023-09-20 Tdk株式会社 電子部品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277008A (ja) * 2004-03-24 2005-10-06 Tdk Corp 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
JP2006173163A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップコイル
JP2006173159A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品の製造方法
JP2006173162A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品
JP2006173161A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277008A (ja) * 2004-03-24 2005-10-06 Tdk Corp 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
JP2006173163A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップコイル
JP2006173159A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品の製造方法
JP2006173162A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品
JP2006173161A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品の製造方法

Also Published As

Publication number Publication date
JP2006173160A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4636160B2 (ja) 電子部品の製造方法および親基板
CN109390138B (zh) 电感器部件
JP4548110B2 (ja) チップ部品の製造方法
US8426249B2 (en) Chip part manufacturing method and chip parts
US10181378B2 (en) Magnetic core inductor chip and method of making the same
JP4682608B2 (ja) チップ部品の製造方法
JP4924163B2 (ja) 電子部品とその製造方法
JP2006173163A (ja) チップコイル
JP4682609B2 (ja) チップ部品の製造方法
JP2006324460A (ja) チップ部品の製造方法
JP2006324566A (ja) チップ部品
US10020114B2 (en) Method of making a high frequency inductor chip
JP2006173162A (ja) チップ部品
JP2008251590A (ja) インダクタンス部品の製造方法
US10109408B2 (en) Magnetic patterned wafer used for production of magnetic-core-inductor chip bodies and methods of making the same
JP2006324462A (ja) チップ部品
JP2008172048A (ja) チップ部品の製造方法
JP2007096097A (ja) 電子部品素子及びその集合基板並びに電子部品素子の製造方法
US20180033675A1 (en) Patterned Wafer and Method of Making the Same
JP2006324461A (ja) チップ部品の製造方法
JP2008172049A (ja) チップ部品の製造方法
JP6750603B2 (ja) 巻線用コアの製造方法ならびに巻線用コア集合体
JP7435528B2 (ja) インダクタ部品
JPH07283060A (ja) 薄膜チップインダクタの製造方法
JP2010212544A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees