JP2005277008A - 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法 - Google Patents

外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法 Download PDF

Info

Publication number
JP2005277008A
JP2005277008A JP2004086644A JP2004086644A JP2005277008A JP 2005277008 A JP2005277008 A JP 2005277008A JP 2004086644 A JP2004086644 A JP 2004086644A JP 2004086644 A JP2004086644 A JP 2004086644A JP 2005277008 A JP2005277008 A JP 2005277008A
Authority
JP
Japan
Prior art keywords
electronic component
multilayer electronic
external electrode
manufacturing
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004086644A
Other languages
English (en)
Other versions
JP4291187B2 (ja
Inventor
Masayuki Yoshida
政幸 吉田
Shunji Aoki
俊二 青木
Junichi Sudo
純一 須藤
Genichi Watanabe
源一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004086644A priority Critical patent/JP4291187B2/ja
Publication of JP2005277008A publication Critical patent/JP2005277008A/ja
Application granted granted Critical
Publication of JP4291187B2 publication Critical patent/JP4291187B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 外部電極塗布工程が不要となるとともにバレル研磨工程が削減された積層型電子部品の製造方法の提供。
【解決手段】 セラミックグリーンシートを構成する材料に所定の処理によって消失する材料を用い、絶縁体、内部電極用導電体、外部電極用導電体、および前記消失材料を、各シート毎にパターンニングした複数のセラミックグリーンシートを積層し、チップ型電子部品を形成するにあたり、積層型電子部品の角部となる部分が略球状となるようパターンニングおよび積層を行う際に、当該略球状の丸み部分の外側には前記消失材料を有するパターンニングを用いることを特徴とする。
【選択図】 図2

Description

本発明は、外部電極内蔵層の形成方法、およびそれを使用する積層型電子部品、多層基板、モジュール等に関する。
一般に、積層型電子部品を製造するにおいて、外部電極塗布工程での電極材付着性の向上、内部電極からの引き出し導体の露出、さらにチップ縁端部の欠損防止、すなわちチップ縁端部の丸み付けなどの理由でバレル研磨工程が行なわれる。
しかしバレル研磨には、(1)多量のチップ型電子部品をバッチ処理するため、内部電極からの引き出し導体の露出状態の確認ができず引き出し導体と外部電極の接続信頼性に劣る;(2)研磨粉塵が発生し環境を汚染する;(3)外部電極塗布後のバレル研磨では導電性の粉塵がチップ型電子部品に付着し、製品の信頼性を損なうという種々の問題点がある。
上記問題点(1)に対しては、外部電極形成用貫通溝に外部電極材料を付与して電気的接続の信頼性を強める方法(特許文献1)、積層したシートの上下面に外部電極となるべき導体膜を形成し、個々の素子への導体ペーストの塗り付け工程を不要とする方法(特許文献2)、グリーンシート形成時に外部電極となる領域を設けて積層することにより外部電極塗布工程を不要とした方法が公知となっている(特許文献3、特許文献4)。
特開2001−167966 特開2002−75768 特開平11−214235 特開2001−332424
特許文献1は、コイル導体の端部がセラミック焼結体の外表面に引き出されている積層インダクタの製造に際し、コイル導体を構成するための内部電極が形成されており、かつコイル導体端部が引き出される位置に相当する部分に貫通溝が形成されている複数枚のグリーンシートを積層し、積層体を焼成し、セラミック焼結体を得、セラミック焼結体の外表面において、複数枚のグリーンシートの貫通溝が重なり合って形成されている外部電極形成用貫通溝に外部電極材料を付与し、外部電極を形成する、積層インダクタの製造方法を開示する。この発明は、外部端子電極となるべき箇所を空隙として貫通溝とし、焼成後にその溝に外部電極材料を付与する方法であり、バレル研磨を必要とし、上記問題点(2)、(3)が解消されない。
特許文献2は、表裏面に露出した内部導体パターンの端部を覆う導体膜を両面に形成した後に、素子に分割し、セラミックの焼成と端子電極の焼付けを同時に行うという方法である。この発明も、バレル研磨を必要とし、上記問題点(2)、(3)が解消されない。
特許文献3では積層するシートの段階で、積層後に外部電極となる領域に導体を包含し、それらのシートを積層することによって、結果外部電極塗布工程を不要とするものである。これは上記問題点(1)を解決することになる。しかし、この発明においては、図1に示すように、積層シートをチップ状態に切断分離した際、チップの各辺にエッジを持った状態となり、欠損防止目的の丸み付けのためのバレル研磨工程は依然必要であり、上記問題点(2)、(3)は解消されていない。
さらに特許文献4では、前述のチップ縁端部の欠損防止に関し、「外部電極の内側、セラミック素地と接する面に丸みを設け、外部電極をバレル研磨してもセラミック素地が露出しないようにした(同公報、図15a、図16)。外部電極の外側、積層シート平面方向から見た方向にRを設け、バレル研磨工程を簡略化させることとした(同公報、図15b)。同図中のDにあたる箇所にセラミック素地が充填されている場合はバレル研磨で当該素地を除去し、同じくDにあたる箇所が空隙の場合は、その限りではない。」という記述がされている。しかし、同公報、図16の方向(シート積層方向に垂直な断面)は外部電極の外側に略球状の丸み(R)を形成しておらず、結果バレル研磨工程による外部電極の略球状丸み付けが必要となる。同公報、図15bのDにあたる箇所にセラミック素地が充填されている場合は、その除去のためにバレル研磨は必須となる。同公報、図15bのDにあたる箇所が空隙の場合、その空隙の形成方法が開示されていない。つまり特許文献4も、電極塗布工程は不要となるもののバレル研磨工程が必須な製造方法であり、前述の問題点(2)および(3)は依然として解決されていない。
本発明は、セラミックグリーンシート積層体からなる積層型電子部品の略球状丸み付けをシート積層段階で行うことができ、外部電極塗布工程が不要となるとともにバレル研磨工程が削減された積層型電子部品の製造方法を提供する。
一般に、積層型電子部品の製造においては、チップ型電子部品の内部引き出し電極と外部電極は別工程で形成されるため、その接続信頼性を確保するために、内部引き出し電極を露出させる工程が必要となる。かかる要求に応えるために、(1)外部電極塗布工程の前に、チップ型電子部品をバレル研磨し、内部引き出し電極を露出させる方法、さらに(2)内部電極と外部電極を同一のシート内に形成し、そのシートを積層することによって外部電極塗布工程を不要とする方法などが提唱されている。しかしながら、(1)の方法では、上記問題点(2)が解消されず、また(2)の方法では、バレル研磨工程を必要とするため上記問題点(3)が依然として解消されない。
さらに、バレル研磨工程はバッチ処理のため、内部引き出し電極の露出状態の確認が困難であり、バレル研磨工程には、粉塵発生や導電性混合物の付着などの弊害がある。従って、従来技術においては、チップ縁端部の欠損防止のためのバレル研磨工程が必要となり、かかる問題点は依然として解消されていない。
従って、本発明は、上記問題点に鑑みてなされたものであり、内部電極、外部電極と共に、外形が略球状の丸みを形成するための領域を同一シート内に形成することにより、得られる積層型電子部品の製造においてバレル研磨工程を全く必要としない方法を提供するものである。
従って、本発明の一実施態様は、セラミックグリーンシートの積層体から構成される積層型電子部品の製造方法であって、
絶縁体、内部電極用導電体、外部電極用導電体、および消失材料または切り代材料が、積層した後に積層型電子部品の角部となる部分が略球状の丸み形状となるようにパターンニングされた複数のセラミックグリーンシートを、当該略球状の丸み部分の外側に前記消失材料がパターンニングされるように積層する工程;
該セラミックグリーンシートの積層体を特定な処理によって消失材料からなる領域を消失させる工程;および
消失材料からなる領域が消失したセラミックグリーンシートの積層体を切断手段によって切断する工程からなる積層型電子部品の製造方法である。
本発明のもう一つの実施態様は、前記消失工程と切断工程とが逆である、上記に記載の積層型電子部品の製造方法である。
本発明の別の実施態様は、上記に記載の積層型電子部品の製造方法であって、
前記積層工程において、積層型電子部品の角部となる部分が略球状の丸み形状となるようパターンニングおよび積層を行う際に、当該略球状の丸み部分を形成するための外部電極用導電体と消失材の境界に、積層シート断面方向から見て傾斜を設けたことを特徴とする積層型電子部品の製造方法である。
本発明のさらにもう一つの実施態様は、積層型電子部品の前記角部となる部分が外部端子電極の一部となるようにパターンニングされるように積層されたことを特徴とする、上記に記載の積層型電子部品の製造方法である。
本発明のさらにもう一つの別の実施態様は、上記に記載の積層型電子部品の製造方法であって、
前記積層工程が、絶縁体、内部電極用導電体、外部電極用導電体、および消失材料または切り代材料が、積層した後に積層型電子部品の稜線となる部分が略円柱状の丸み形状となるようにパターンニングされた複数のセラミックグリーンシートを、当該略円柱状の丸み部分の外側に前記消失材料がパターンニングされるように積層することを特徴とする、積層型電子部品の製造方法である。
本発明のさらなる別の実施態様は、前記稜線となる部分に一以上の外部端子電極が存在するようにパターンニングされたことを特徴とする、上記に記載の積層型電子部品の製造方法である。
本発明は、セラミックグリーンシート積層体からなる積層型電子部品の略球状丸み付けをシート積層段階で行うことができ、外部電極塗布工程を不要とするとともにバレル研磨工程が削減された積層型電子部品の製造方法を提供することができることから、チップと比較して取り扱いが極めて容易であり、バレル研磨による問題点、即ち(1)多量のチップ型電子部品をバッチ処理するため、内部電極からの引き出し導体の露出状態の確認ができず引き出し導体と外部電極の接続信頼性に劣る;(2)研磨粉塵が発生し環境を汚染する;(3)外部電極塗布後のバレル研磨では導電性の粉塵がチップ型電子部品に付着し、製品の信頼性を損なうという点が解消された、積層型電子部品の製造方法を提供できる。
以下、本発明を図面を参照して、詳細に説明する。
図2は本発明の積層型電子部品の製造方法の一例を示す工程図である。
本発明においては、最初に内部電極、外部電極と共に、外形が略球状の丸みを形成するための領域を同一シート内に形成する。次に、異なるパターンニングを有する複数のグリーンシートを外部端子電極が略球状の丸み部分を有するように積層し、グリーンシート積層体を形成する。
工程1は、積層型電子部品の製造工程における、グリーンシート積層体の断面図である。本図はチップ型コンデンサを例示するものであるが、チップ型インダクタやチップ型LC複合部品などでも同様な構成をとる。
この断面図においては、周知である絶縁体(誘電体)4、内部電極5、引き出し電極6に加え、先行公報で公知の外部電極1が示されている。
しかしながら本発明においては、さらに切り代部3および消失部2を有する点を特徴としている。
この切り代部3は切断分離工程(工程3)での切断ブレード7により切断されるべき領域である。また、この消失部2は特定の処理を行うことによって消失する部分である(工程2)。この消失部についての詳細は後述する。
なお、この積層型電子部品の製造方法における、工程2(焼失処理)と工程3(切断分離)の工程順序は逆となっても良く、その順序は目的とする電子部品に応じ任意選択される。
図3は、図2の工程1におけるA部の詳細をグリーンシートの積層前後の状態で示したものである。
図3において、グリーンシート積層体は、層1〜nによって構成されている。各層には、絶縁材料、導電材料、消失材料または切り代材料が各々の層に適したパターンニングによって配置されている。これら異なるパターンを有する層1〜nを順次積層することによって、外部電極1に略球状の丸み部分を持ち、隣り合うチップ型電子部品の間に消失部2および切り代部3を持つグリーンシート積層体を得ることができる。
図2の工程3に示す切り代部の材料は任意選択できる。図2および図3に示されているように絶縁部と同材質であっても良いが、切断し易いように材料密度の低い材質を用いるのが好ましい。さらに、切り代部の残渣を防止する観点から外部電極と同一の材料を用いても良く、また、切断ブレードを使用する切断位置の誤差による切断ズレを防止する必要から、図2に示す切り代部の幅W1は切断ブレードの幅W2より狭くなっていることが望ましい。
工程3に示す消失部の消失材料は、特定の処理を行なうことによって消失し、且つ当該処理によってグリーンシート積層体を構成する材料に悪影響を与えないことが望ましい。この消失部の消失材料と処理方法の具体的な例としては、消失材料が水溶性アクリル樹脂、水溶性ワックス等である場合は、水洗による除去方法、消失材料がパラフィン、グリース等である場合は、高温処理による除去方法、消失材料がポジレジスト等である場合は、露光現像による除去方法、消失材料がネガレジストや各種樹脂である場合は、焼成処理による除去(この場合には図2における工程2と工程3の順序は逆となる)などが挙げられ、またこれらに限定されるものではない。
本発明において、グリーンシート積層体を構成する層の形成方法は、任意選択的であり、周知である種々の方法、例えばブレード塗布、スクリーン印刷、フォトリソ、泳動電着など、さらにそれらの組合わせによって層を形成すればよく、またこれらに限定されるものではない。
即ち、本発明は図2に示すように、グリーンシート積層体には外部電極1を包含し、その外部電極には略球状の丸みが施され、チップ型電子部品となる領域の間には切り代部3が配置され、且つ外部電極の略球状の丸み部分には切り代部と連続した形状を持った消失部2が配置され、この消失部2を特定の処理によって消失させ、最終的に切り代部の位置に合わせて切断ブレードにより切断分離加工を行う。
以上の構成および工程により、外部電極の角部に略球状の丸みを持った積層型電子部品を、外部電極塗布工程を必要とせず、かつバレル研磨工程を全く行なうことなく形成することができる。
以下、グリーンシート積層体を構成する層の具体的形成方法の例を挙げる。
図4に示すように、チップ製品多数個取りサイズの、基体8上に感光性セラミックスラリー9を形成したシートに、製品の端子電極となる部分に任意の方法で貫通溝加工を施し、そこに端子電極材料10を充填する(シートタイプ(1))。
同様に別途基体上に、消失材11が形成されたシートも準備する(シートタイプ(2))。各シートは必要に応じてホールやライン溝等の加工を施されていてもよい。次に各シートに必要に応じて内部導体を形成する。これらの各シートを実施例1と同様にして積層、プレスして基板を形成した後、消失処理し、切断ブレードにより切断して個々の素子に分離する。この分離した素子を夫々焼成して積層型電子部品を得る。
図3に示したグリーンシート積層体構造における略球状の丸み付け加工層(R付け加工層)について、略球状の丸みをさらに滑らかにするために、以下の工程によって、導電材料と消失材料との境界面に角度を設けても良い。
図5に示した工程では、露光・現像時の条件により、外部電極1と消失材料2の境界にテーパをつけ、そのテーパが連続するように積層することにより、より滑らかな略球状の丸み形状を得ることができる。
すなわち、基体12上に絶縁層13を塗布したシートをパターンニングして、スルーホールに消失材14を充填し、マスク露光、現像してテーパをつける。これに電極を充填した後、基体を剥離して、異なるパターンを有する複数のグリーンシートを積層することにより、テーパを連続して積層した、滑らかな略球状の丸み形状を有するグリーンシート積層体が得られる。
この方法において、基体上に予め消失材14を塗布したシートをパターンニングして、絶縁材を充填して、上記と同様な方法によりグリーンシート積層体を形成できる。
なお、露光・現像において、そのパターン境界にテーパをつけることは公知である。例えば、露光量が多目でかつ弱い現像(例えばスプレー現像におけるスプレー圧力が低い、またはスプレー時間が短い場合、或いはその両方)である場合には、 テーパをつけることが出来る。一方、露光量が通常でかつ強い現像(スプレー圧力が高い、またはスプレー時間が長い場合、或いはその両方)である場合には、逆テーパを付けることが出来る。上記の組み合わせを駆使することにより略球状の丸み形状を形成するために所望の角度を得ることが出来るが、勿論材料、厚さにも依存するので、目的とする略球状の丸みに対しその最適範囲が決定される。
本実施例では、セラミックグリーンシート積層体からなるチップ型インダクタ、チップ型LC複合部品などの製造方法について説明する。
前記実施例1から3は積層型電子部品がチップ型コンデンサである場合を例示したものであるが、チップ型インダクタやチップ型LC複合部品などでも同様な構成をとることができる。その場合、略球状の丸み部位が必ずしも外部端子電極に相当するとは限られず、セラミック等の絶縁体部分が略球状の丸みを持つこともあり得る。図6は、積層型電子部品の絶縁部18が略球状の丸みを有する場合のセラミックグリーンシートの積層前後の状態を示したものである。図6に示す様に、絶縁材料16と消失材料15などで絶縁部18が略球状の丸みを形成するようにパターンニングした各セラミックグリーンシートを積層することで所望の材料構成或いは形状を有する積層型電子部品を製造することができる。
本実施例では、実施例4のセラミックグリーンシート積層体から製造される電子部品の一例としてのアレイ或いはネットワーク型のチップ型電子部品の製造方法を説明する。図7に示す通り、複数の外部端子電極(図7では8つの外部端子電極を有する場合を示す)は図中側面から上面および下面に一部回りこんでいる。この場合、実施例4で説明したように、略球状の丸みは外部端子電極部分ではなく絶縁体部分に形成されている。
さらに、セラミックグリーンシートの積層工程において積層型電子部品の稜線の部分に略円柱状の丸みをつけるようにパターンニングすることにより略円柱状の丸みを有する積層型電子部品を製造することができる。この略円柱状の丸みは、図7に示す外部端子電極の形状に対して、実施例1から3に記載の略球状の丸みと同様の効果を持たせることができる。
本発明の積層型電子部品の製造方法は、外部電極塗布工程のみならずバレル研磨工程を不要とする方法であることから、積層型電子部品、多層基板、モジュール等に好適に使用できる。
なお、本明細書中に記載の略球状の丸みや略円柱状の丸みは、バレル研磨工程で得られる角部或いは稜線部分の面取り形状に相当するものを表し、本発明の工程からは設計次第で任意の面取り形状を得られることは言うまでもない。また、本明細書中で使用する稜線部分とは積層型電子部品の二つの面が交わる部分を意味する。
バレル研磨工程の有無によるチップ型電子部品を示す。 本発明の積層型電子部品の製造方法の一例を示す工程図である。 図2の工程1におけるA部の詳細をグリーンシート積層前後で示した図である。 グリーンシート積層体を構成する層の形成方法の一例を示すフローチャートである。 グリーンシート積層体を構成する層の形成方法の別の一例を示すフローチャートである。 本発明の積層型電子部品の他の製造方法におけるグリーンシート積層前後の状態を示す図である。 本発明の方法により製造された他の積層型電子部品を示す。
符号の説明
1:外部電極
2:消失部
3:切り代
4:絶縁体
5:内部電極
6:引き出し電極
7:切断ブレード
8:基体
9:感光性セラミックスラリー
10:端子電極材
11:消失材
12:基体
13:絶縁層
14:消失材
15:消失材料
16:絶縁材料
17:消失部
18:絶縁部
19:外部端子電極
20:チップ型電子部品

Claims (6)

  1. セラミックグリーンシートの積層体から構成される積層型電子部品の製造方法であって、
    絶縁体、内部電極用導電体、外部電極用導電体、および消失材料または切り代材料が、積層した後に積層型電子部品の角部となる部分が略球状の丸み形状となるようにパターンニングされた複数のセラミックグリーンシートを、当該略球状の丸み部分の外側に前記消失材料がパターンニングされるように積層する工程;
    該セラミックグリーンシートの積層体を特定な処理によって消失材料からなる領域を消失させる工程;および
    消失材料からなる領域が消失したセラミックグリーンシートの積層体を切断手段によって切断する工程からなる積層型電子部品の製造方法。
  2. 前記消失工程と切断工程とが逆である、請求項1記載の積層型電子部品の製造方法。
  3. 請求項1および2に記載の積層型電子部品の製造方法であって、
    前記積層工程において、積層型電子部品の角部となる部分が略球状の丸み形状となるようパターンニングおよび積層を行う際に、当該略球状の丸み部分を形成するために外部電極用導電体と消失材の境界に、積層シート断面方向から見て傾斜を設けたことを特徴とする積層型電子部品の製造方法。
  4. 積層型電子部品の前記角部となる部分が外部端子電極の一部となるようにパターンニングされるように積層されたことを特徴とする、請求項1乃至3に記載の積層型電子部品の製造方法。
  5. 請求項1乃至4に記載の積層型電子部品の製造方法であって、
    前記積層工程が、絶縁体、内部電極用導電体、外部電極用導電体、および消失材料または切り代材料が、積層した後に積層型電子部品の稜線となる部分が略円柱状の丸み形状となるようにパターンニングされた複数のセラミックグリーンシートを、当該略円柱状の丸み部分の外側に前記消失材料がパターンニングされるように積層することを特徴とする、積層型電子部品の製造方法。
  6. 積層型電子部品の前記稜線となる部分に一以上の外部端子電極が存在するようにパターンニングされるように積層されたことを特徴とする、請求項1乃至5に記載の積層型電子部品の製造方法。
JP2004086644A 2004-03-24 2004-03-24 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法 Expired - Fee Related JP4291187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086644A JP4291187B2 (ja) 2004-03-24 2004-03-24 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086644A JP4291187B2 (ja) 2004-03-24 2004-03-24 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005277008A true JP2005277008A (ja) 2005-10-06
JP4291187B2 JP4291187B2 (ja) 2009-07-08

Family

ID=35176363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086644A Expired - Fee Related JP4291187B2 (ja) 2004-03-24 2004-03-24 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4291187B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173160A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品の製造方法
WO2007080680A1 (ja) * 2006-01-16 2007-07-19 Murata Manufacturing Co., Ltd. インダクタの製造方法
WO2008018227A1 (fr) * 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. Procédé de production d'un substrat céramique multicouche
EP1954111A1 (en) * 2005-11-25 2008-08-06 Murata Manufacturing Co., Ltd. Process for producing multilayer ceramic substrate
JPWO2007138826A1 (ja) * 2006-05-29 2009-10-01 株式会社村田製作所 セラミック多層基板の製造方法
US8426249B2 (en) 2004-12-13 2013-04-23 Panasonic Corporation Chip part manufacturing method and chip parts
JP2018065206A (ja) * 2016-10-18 2018-04-26 株式会社ディスコ 切削ブレード
CN112466653A (zh) * 2019-09-06 2021-03-09 Tdk株式会社 电子部件的制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682608B2 (ja) * 2004-12-13 2011-05-11 パナソニック株式会社 チップ部品の製造方法
US8426249B2 (en) 2004-12-13 2013-04-23 Panasonic Corporation Chip part manufacturing method and chip parts
JP2006173160A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd チップ部品の製造方法
EP1954111A1 (en) * 2005-11-25 2008-08-06 Murata Manufacturing Co., Ltd. Process for producing multilayer ceramic substrate
EP1954111A4 (en) * 2005-11-25 2010-11-10 Murata Manufacturing Co PROCESS FOR MANUFACTURING MULTILAYER CERAMIC SUBSTRATE
WO2007080680A1 (ja) * 2006-01-16 2007-07-19 Murata Manufacturing Co., Ltd. インダクタの製造方法
JPWO2007080680A1 (ja) * 2006-01-16 2009-06-11 株式会社村田製作所 インダクタの製造方法
US8201318B2 (en) 2006-01-16 2012-06-19 Murata Manufacturing Co., Ltd. Method of manufacturing inductor
JP4816971B2 (ja) * 2006-01-16 2011-11-16 株式会社村田製作所 インダクタの製造方法
JPWO2007138826A1 (ja) * 2006-05-29 2009-10-01 株式会社村田製作所 セラミック多層基板の製造方法
JP4803185B2 (ja) * 2006-05-29 2011-10-26 株式会社村田製作所 セラミック多層基板の製造方法及びセラミック多層基板の集合基板
US8105453B2 (en) 2006-05-29 2012-01-31 Murata Manufacturing Co., Ltd. Method for producing multilayer ceramic substrate
KR101011196B1 (ko) * 2006-08-07 2011-01-26 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층 기판의 제조 방법
US7833370B2 (en) 2006-08-07 2010-11-16 Murata Manufacturing Co., Ltd. Method for manufacturing a ceramic multi-layered substrate
JPWO2008018227A1 (ja) * 2006-08-07 2009-12-24 株式会社村田製作所 セラミック多層基板の製造方法
JP5090185B2 (ja) * 2006-08-07 2012-12-05 株式会社村田製作所 セラミック多層基板の製造方法
WO2008018227A1 (fr) * 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. Procédé de production d'un substrat céramique multicouche
JP2018065206A (ja) * 2016-10-18 2018-04-26 株式会社ディスコ 切削ブレード
CN112466653A (zh) * 2019-09-06 2021-03-09 Tdk株式会社 电子部件的制造方法
CN112466653B (zh) * 2019-09-06 2022-12-13 Tdk株式会社 电子部件的制造方法
US11705276B2 (en) 2019-09-06 2023-07-18 Tdk Corporation Method for manufacturing electronic-component

Also Published As

Publication number Publication date
JP4291187B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
JP2006179873A (ja) 積層型チップキャパシタ及びその製造方法
JP2010092896A (ja) 積層セラミック電子部品およびその製造方法
JP2005197530A (ja) 積層セラミック電子部品
JP4291187B2 (ja) 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
JP2009206110A (ja) 電子部品
JP2006080248A (ja) セラミック電子部品及びその製造方法
JP2000012377A (ja) 積層セラミック電子部品及びその製造方法
JP2010021386A (ja) セラミック部品の製造方法
JP2011151281A (ja) 電子部品の製造方法
JP2011044681A (ja) セラミック基板及びその製造方法
JP2006324460A (ja) チップ部品の製造方法
JP2007035715A (ja) 積層電子部品の製造方法
JP2009099699A (ja) 電子部品の製造方法
JP4291198B2 (ja) 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法
JP2005123508A (ja) 積層型電子部品の製造方法
JP2009135209A (ja) 積層コンデンサの製造方法
CN105575923A (zh) 基板结构及其制法
JP4548612B2 (ja) 積層セラミック電子部品の製造方法
JP2004200602A (ja) セラミック電子部品およびその製造方法
JP5831984B2 (ja) 配線基板の製造方法
JP2006173162A (ja) チップ部品
JP2006041319A (ja) 表面実装型多連コンデンサ及びその実装構造
JP2006324461A (ja) チップ部品の製造方法
JP2005123507A (ja) 積層型電子部品の製造方法
JP2005086056A (ja) 積層チップ形成部材及び積層チップ電子部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

R150 Certificate of patent or registration of utility model

Ref document number: 4291187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees