CN105575923A - 基板结构及其制法 - Google Patents

基板结构及其制法 Download PDF

Info

Publication number
CN105575923A
CN105575923A CN201410538000.7A CN201410538000A CN105575923A CN 105575923 A CN105575923 A CN 105575923A CN 201410538000 A CN201410538000 A CN 201410538000A CN 105575923 A CN105575923 A CN 105575923A
Authority
CN
China
Prior art keywords
layer
line layer
loading plate
sublayer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410538000.7A
Other languages
English (en)
Inventor
林俊贤
邱士超
白裕呈
沈子杰
陈嘉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105575923A publication Critical patent/CN105575923A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种基板结构及其制法，依序在第一承载板上形成第一线路层、介电层、第二线路层及绝缘保护层。接着形成第二承载板于绝缘保护层上后，移除第一承载板。藉由第二承载板提供的刚性，使得该基板结构可朝薄型化设计，且不会发生碎裂或翘曲的情况。

Description

基板结构及其制法
技术领域
本发明有关一种基板结构及其制法，尤指一种可减少基板翘曲及厚度的基板结构及其制法。
背景技术
电子产业近年来的蓬勃发展，电子产品逐渐要求薄型化。为满足此一薄型化的需求，减少基板厚度成为薄型化其中一个重要的发展方向。然而，目前基板结构的制法仍无法有效降低基板厚度。请参阅图1A至图1D所示的现有基板结构1的制法。
如图1A所示，提供一承载板10，接着，于该承载板10的表面形成种子层11后，于该种子层11上形成第一线路层12。
如图1B所示，于第一线路层12上形成介电层13，于该介电层13中形成多个开孔14以外露部分该第一线路层12后，溅渡第二种子层15于该介电层13、多个开孔14及外露的部分第一线路层12上。接着，形成图案化光阻层18于部分该第二种子层15上，以外露部分该第二种子层15，电镀第二线路层16于外露的部分该第二种子层15上，该第二线路层16电性连接该第一线路层12。
如图1C所示，移除承载板10及种子层11，以外露该第一线路层12。
最后，如图1D所示，移除图案化光阻层18，并于该介电层13的相对二表面形成如绿漆(soldermask)的绝缘保护层19，以得到基板结构1。
然而，现有基板结构1的制法在移除承载板10及种子层11后，介电层13必须维持一定厚度，或是在基板结构1的二面设置一定厚度的绝缘保护层19，方能产生足够的材料强度，防止在运送、封装或其他制程中发生变形。而此介电层13或绝缘保护层19有最低厚度的限制，导致无法符合电子产品薄型化的需求。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种基板结构及其制法，使得该基板结构可朝薄型化设计，且不会发生碎裂或翘曲的情况。
本发明的基板结构的制法，包括：形成具有相对的第一表面与第二表面的第一线路层于第一承载板上，其中，该第一线路层藉其第一表面结合至该第一承载板；形成介电层于该第一线路层的第二表面上，其中，该介电层具有至少一外露部分该第一线路层的开孔；于该介电层上形成第二线路层，并于该外露部分该第一线路层的开孔中形成电性连接该第二线路层与第一线路层的导电盲孔；形成绝缘保护层于该介电层及第二线路层表面上，且该绝缘保护层形成有至少一外露部分该第二线路层的开口；形成第二承载板于该绝缘保护层上；以及移除该第一承载板。
本发明还提供一种基板结构，包括：介电层，其具有相对的顶面和底面及形成于该介电层中并连通至该底面的至少一开孔；第一线路层，其嵌埋于该介电层中，且外露于该介电层的顶面；第二线路层，其形成于该介电层的底面上；导电盲孔，其形成于该开孔中，以电性连接该第一线路层和第二线路层；绝缘保护层，其形成于该介电层的底面及第二线路层上，且该绝缘保护层具有至少一开口，以外露部分该第二线路层；以及承载板，其接触承载于该绝缘保护层。
由上可知，本发明的基板结构及其制法，其将承载板形成在绝缘保护层及第二线路层上之后，藉由该承载板提供所需的刚性，使本发明的基板结构在后续运送、封装或其他制程中有效抑制基板变形、碎裂、翘曲的现象，进而减少介电层厚度或绿漆的设置，达到电子产品薄型化的需求。
附图说明
图1A至图1D为现有基板结构的制法示意图；
图2A至图2I为本发明基板结构的制法示意图；以及
图3A至图3I为本发明基板结构的另一制法示意图。
符号说明
1、2、3a、3b基板结构
10承载板
11种子层
21、31第一承载板
211、311本体
212、312a、312b第一种子层
12、22、32a、32b第一线路层
221、321a、321b第一表面
222、322a、322b第二表面
13、23、33a、33b介电层
14、231、331a、331b开孔
232顶面
233底面
24、34a、34b导电盲孔
15、25、35a、35b第二种子层
16、26、36a、36b第二线路层
261、361a、361b第一表面
262、362a、362b第二表面
19、27、37a、37b绝缘保护层
271、371a、371b开口
28、38a、38b第二承载板
18、29、29’、39a、39b、39a’、39b’图案化光阻层。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」、「顶」及「底」等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2I，其为本发明基板结构的制法示意图。
如图2A所示，提供一第一承载板21，该第一承载板21包括本体211及形成于该本体211上的第一种子层212。接着设置图案化光阻层29于部分第一种子层212上，以部分外露该第一种子层212。
如图2B所示，于该第一种子层212的外露部分上以电镀方式形成第一线路层22。
如图2C所示，第一线路层22具有相对的第一表面221及第二表面222，第一表面221与该第一种子层212结合。于一实施例中，第一线路层22可直接形成于第一承载板21的本体211上，以使第一线路层22的第一表面221与该第一承载板21的本体211结合。
接着，移除该图案化光阻层29后，形成介电层23于该第一线路层22的第二表面222以及第一种子层212上，并于该介电层23上形成第二种子层25。
于本实施例中，以无电镀(Electro-less)法或溅镀法，以形成第一种子层212或第二种子层25，且该第一种子层212或第二种子层25的材料可为铜。
如图2D所示，介电层23中具有至少一外露部分该第一线路层22的第二表面222的开孔231。于本实施例中，开孔231自该第二种子层25向该介电层23以激光钻孔或机械钻孔所形成。
如图2E所示，形成开孔231后，设置图案化光阻层29’于部分第二种子层25上，且该图案化光阻层29’不可遮蔽该开孔231，并部分外露该第二种子层25。于该第二种子层25的外露部分与该开孔231上以电镀方式形成第二线路层26以及导电盲孔24，该第二线路层26具有第一表面261及第二表面262。该导电盲孔24电性连接该第一线路层22的第二表面222及该第二线路层26的第一表面261。于一实施例中，第二线路层26可直接形成于介电层23上，以使该第二线路层26的第一表面261与该介电层23结合。
如图2F所示，移除该图案化光阻层29’及其下的部份第二种子层25。
如图2G所示，形成绝缘保护层27于该介电层23及该第二线路层26的部分第二表面262上。该绝缘保护层27上形成至少一开口271，以外露该第二线路层26的部分第二表面262。
于本实施例中，该绝缘保护层27的材质为绿漆(soldermask)。
如图2H所示，形成第二承载板28于该绝缘保护层27以及因开口271而外露的第二线路层26的部分第二表面262上，即第二承载板28的部份填入该开口271中，并接触承载该绝缘保护层27。
最后，如图2I所示，移除该第一承载板21，即移除本体211及第一种子层212，以取得本发明的基板结构2。
于本实施例中，第一承载板21的本体211的材质可为玻璃或金属。第二承载板28的材质可为胶材或离型材，或其他容易剥除或移除的材质，而第二承载板28可在晶片接合及模压(molding)后便可移除，以进行后续制程(如植球ballplacement)。
请参阅图3A至图3I，其为本发明基板结构的另一制法示意图。
如图3A所示，提供一第一承载板31，该第一承载板31具有相对的两侧，于本实施例中的制法皆于该两侧对应形成第一线路层、介电层、第二线路层、绝缘保护层及第二承载板。以下详细说明本实施例的制法。
于第一承载板31的本体311的两侧上分别形成第一种子层312a、312b。接着于部分第一种子层312a、312b上分别设置图案化光阻层39a、39b，以部份外露该第一种子层312a、312b。
如图3B所示，于第一种子层312a、312b的外露部分上分别以电镀方式形成第一线路层32a、32b。
如图3C所示，第一线路层32a、32b具有相对的第一表面321a、321b及第二表面322a、322b，第一表面321a、321b分别与第一种子层312a、312b结合。于一实施例中，第一线路层32a、32b可直接形成于该第一承载板31的本体311的两侧上，以使第一线路层32a、32b的第一表面321a、321b与该第一承载板31的本体311结合。
接着，移除该图案化光阻层39a、39b后，分别于第一线路层32a、32b的第二表面322a、322b及第一种子层312a、312b上形成介电层33a、33b，并于介电层33a、33b上分别形成有第二种子层35a、35b。
于本实施例中，以无电镀(Electro-less)法或溅镀法，以形成第一种子层312a、312b或第二种子层35a、35b，且该第一种子层312a、312b或第二种子层35a、35b的材料可为铜。
如图3D所示，于介电层33a、33b中分别具有至少一外露部分该第一线路层32a、32b的第二表面322a、322b的开孔331a、331b。
于本实施例中，开孔331a、331b自该第二种子层35a、35b向该介电层33a、33b以激光钻孔或机械钻孔所形成。
如图3E所示，形成开孔331a、331b后，分别于部分第二种子层35a、35b上设置图案化光阻层39a’、39b’，且该图案化光阻层39a’、39b’不可遮蔽该开孔331a、331b，并分别部分外露第二种子层35a、35b。于第二种子层35a、35b的外露部分与该开孔331a、331b上分别以电镀方式形成第二线路层36a、36b及导电盲孔34a、34b，该第二线路层36a、36b分别具有第一表面361a、361b及第二表面362a、362b。该导电盲孔34a、34b分别电性连接该第一线路层32a、32b的第二表面322a、322b及该第二线路层36a、36b的第一表面361a、361b。于一实施例中，第二线路层36a、36b可直接分别形成于介电层33a、33b上，以使该第二线路层36a、36b的第一表面361a、361b与该介电层33a、33b结合。
如图3F所示，移除该图案化光阻层39a’、39b’及其下的部份第二种子层35a、35b。
如图3G所示，分别于该介电层33a、33b及该第二线路层36a、36b的部分第二表面362a、362b上形成绝缘保护层37a、37b。该绝缘保护层37a、37b上分别形成至少一开口371a、371b，以分别外露该第二线路层36a、36b的部分第二表面362a、362b。
于本实施例中，该绝缘保护层37a、37b的材质为绿漆(soldermask)。
如图3H所示，分别于该绝缘保护层37a、37b以及因开口371a、371b而外露的第二线路层36a、36b的部分第二表面362a、362b上形成第二承载板38a、38b，即第二承载板38a、38b的部份分别填入该开口371a、371b中，并接触承载该绝缘保护层37a、37b。
最后，如图3I所示，移除该第一承载板31，即移除本体311及第一种子层312a、312b后，可一次取得二个本发明的基板结构3a、3b。
于本实施例中，第一承载板31的本体311的材质可为玻璃或金属。第二承载板38a、38b的材质可为胶材或离型材，或其他容易剥除或移除的材质，而第二承载板38a、38b可在晶片接合及模压(molding)后便可移除，以进行后续制程(如植球ballplacement)。
本发明此一制法，在同一第一承载板31的本体311的两侧同时制作基板结构3a、3b，因此具备节省工时的功效。
请再参阅图2I，本发明还提供一种基板结构2，包括第一线路层22、介电层23、第二种子层25、第二线路层26、绝缘保护层27以及第二承载板28。
该介电层23具有相对的顶面232和底面233，且该介电层23中形成有连通该底面233的至少一开孔231。
该第一线路层22嵌埋于该介电层23中，且外露于该介电层23的顶面232。于一实施例中，该第一线路层22与该介电层23的顶面232齐平。
第二线路层26形成于该介电层23的底面233上，且该介电层23的底面233与第二线路层26之间更形成有第二种子层25。导电盲孔24形成于该介电层23中的开孔231中，以电性连接该第一线路层22和第二线路层26。
绝缘保护层27形成在该介电层23的底面233及第二线路层26上，且该绝缘保护层27具有至少一开口271，该开口271外露部份该第二线路层26。其中，该绝缘保护层27的材质为绿漆(soldermask)。
第二承载板28接触承载于该绝缘保护层27上，且该第二承载板28的部份填入该绝缘保护层27的开口271。其中，该第二承载板28的材质可为胶材或离型材，或其他容易剥除或移除的材质。
藉由本发明所提供的基板结构及其制法，于形成绝缘保护层后，先设置第二承载板，再移除第一承载板，以利在后续运送、封装或其他制程中，藉由第二承载板提供所需刚性，防止基板变形、碎裂、翘曲的现象，更可令本发明的介电层可进行薄化，如从80μm降低至60μm。且相较于现有技术，本发明的制法可减少一道绝缘保护层的设置，不需于基板结构的二侧皆必须设置绝缘保护层，而具备薄化结构的优点，并有效提高产品的可靠度及节省材料成本。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (15)

1.一种基板结构的制法，包括：
形成具有相对的第一表面与第二表面的第一线路层于第一承载板上，其中，该第一线路层藉其第一表面结合至该第一承载板；
形成介电层于该第一线路层的第二表面上，其中，该介电层具有至少一外露部分该第一线路层的开孔；
于该介电层上形成第二线路层，并于该外露部分该第一线路层的开孔中形成电性连接该第二线路层与第一线路层的导电盲孔；
形成绝缘保护层于该介电层及第二线路层表面上，且该绝缘保护层形成有至少一外露部分该第二线路层的开口；
形成第二承载板于该绝缘保护层上；以及
移除该第一承载板。
2.如权利要求1所述的基板结构的制法，其特征为，该第一承载板包括本体及形成于该本体上的第一种子层，该第一线路层形成于该第一种子层上。
3.如权利要求2所述的基板结构的制法，其特征为，该第一线路层的形成包括下述步骤：
于该第一种子层上形成外露部分该第一种子层的图案化光阻层，以令该第一线路层形成于该外露的第一种子层上；以及
移除该图案化光阻层。
4.如权利要求1所述的基板结构的制法，其特征为，该第二线路层和导电盲孔的形成包括下述步骤：
形成该介电层于该第一线路层的第二表面上；
于该介电层表面形成第二种子层；
激光钻孔或机械钻孔自该第二种子层向该介电层形成至少一外露部分该第一线路层的开孔；以及
形成该第二线路层于该第二种子层上，并于该外露部分该第一线路层的开孔中形成导电盲孔。
5.如权利要求4所述的基板结构的制法，其特征为，于形成该第二线路层之前，该制法还包括于该第二种子层上形成外露部分该第二种子层的图案化光阻层，以令该第二线路层形成于该外露的第二种子层上；以及移除该图案化光阻层。
6.如权利要求1所述的基板结构的制法，其特征为，该绝缘保护层的材质为绿漆。
7.如权利要求1所述的基板结构的制法，其特征为，该第二承载板为胶材或离型材。
8.如权利要求1所述的基板结构的制法，其特征为，该第二承载板接触承载该绝缘保护层，且该第二承载板的部分填入该开口中。
9.如权利要求1所述的基板结构的制法，其特征为，该第一承载板具有相对的两侧，且该制法皆于该两侧对应形成该第一线路层、介电层、第二线路层、绝缘保护层及第二承载板。
10.一种基板结构，包括：
介电层，其具有相对的顶面和底面及形成于该介电层中并连通至该底面的至少一开孔；
第一线路层，其嵌埋于该介电层中，且外露于该介电层的顶面；
第二线路层，其形成于该介电层的底面上；
导电盲孔，其形成于该开孔中，以电性连接该第一线路层和第二线路层；
绝缘保护层，其形成于该介电层的底面及第二线路层上，且该绝缘保护层具有至少一开口，以外露部分该第二线路层；以及
承载板，其接触承载于该绝缘保护层。
11.如权利要求10所述的基板结构，其特征为，该第一线路层与该介电层的顶面齐平。
12.如权利要求10所述的基板结构，其特征为，该基板结构还包括种子层，其形成于该介电层底面与第二线路层之间。
13.如权利要求10所述的基板结构，其特征为，该绝缘保护层的材质为绿漆。
14.如权利要求10所述的基板结构，其特征为，该承载板为胶材或离型材。
15.如权利要求10所述的基板结构，其特征为，该承载板的部分填入该开口中。
CN201410538000.7A 2014-09-12 2014-10-13 基板结构及其制法 Pending CN105575923A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103131511A TWI551207B (zh) 2014-09-12 2014-09-12 基板結構及其製法
TW103131511 2014-09-12

Publications (1)

Publication Number Publication Date
CN105575923A true CN105575923A (zh) 2016-05-11

Family

ID=55456243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410538000.7A Pending CN105575923A (zh) 2014-09-12 2014-10-13 基板结构及其制法

Country Status (3)

Country Link
US (2) US20160081186A1 (zh)
CN (1) CN105575923A (zh)
TW (1) TWI551207B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242400A (zh) * 2016-12-24 2018-07-03 碁鼎科技秦皇岛有限公司 封装载板及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819176A (zh) * 2005-02-07 2006-08-16 恩益禧电子股份有限公司 互连衬底和半导体器件
CN101567326A (zh) * 2008-04-24 2009-10-28 相互股份有限公司 印刷电路板及其形成方法
US20130146336A1 (en) * 2011-12-12 2013-06-13 Advance Materials Corporation Packaging substrate and fabrication method thereof
CN103167727A (zh) * 2011-12-14 2013-06-19 揖斐电株式会社 电路板及其制造方法
CN103456643A (zh) * 2012-05-31 2013-12-18 富葵精密组件(深圳)有限公司 Ic载板及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102282765B (zh) * 2008-11-21 2014-02-12 L&L建筑公司 一种数字脉宽调制器方法及系统
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
TWI390687B (zh) * 2009-01-05 2013-03-21 Unimicron Technology Corp 封裝基板及其製法
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
TWI388019B (zh) * 2009-09-02 2013-03-01 Unimicron Technology Corp 封裝結構之製法
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819176A (zh) * 2005-02-07 2006-08-16 恩益禧电子股份有限公司 互连衬底和半导体器件
CN101567326A (zh) * 2008-04-24 2009-10-28 相互股份有限公司 印刷电路板及其形成方法
US20130146336A1 (en) * 2011-12-12 2013-06-13 Advance Materials Corporation Packaging substrate and fabrication method thereof
CN103167727A (zh) * 2011-12-14 2013-06-19 揖斐电株式会社 电路板及其制造方法
CN103456643A (zh) * 2012-05-31 2013-12-18 富葵精密组件(深圳)有限公司 Ic载板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242400A (zh) * 2016-12-24 2018-07-03 碁鼎科技秦皇岛有限公司 封装载板及其制造方法

Also Published As

Publication number Publication date
TWI551207B (zh) 2016-09-21
TW201611699A (zh) 2016-03-16
US20160081186A1 (en) 2016-03-17
US20170171981A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
TWI615071B (zh) 封裝基板之線路製作方法及利用該方法製作之封裝基板
CN104349609A (zh) 印刷线路板及其制作方法
CN102186316A (zh) 任意层印制电路板制作方法
CN105742256A (zh) 封装结构及其制法
US8058566B2 (en) Packaging substrate structure and manufacturing method thereof
US8416577B2 (en) Coreless substrate and method for making the same
US20070274028A1 (en) Method for repairing elecrical circuit of circuit board
CN105470230A (zh) 封装结构及其制法
CN112165778A (zh) 一种避免选择性塞孔过程磨板露基材的方法
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102014003462B4 (de) Substrat-Routing mit lokaler hoher Dichte und Verfahren zum Herstellen einer entsprechenden Vorrichtung
CN104902683B (zh) 台阶槽电路板及其加工方法
CN105575923A (zh) 基板结构及其制法
CN104735926B (zh) 一种用于电路板的树脂塞孔方法
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
US9370110B2 (en) Method of manufacturing a multilayer substrate structure for fine line
JP4291187B2 (ja) 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法
US11510319B2 (en) Connecting structure
CN201805023U (zh) 基于线路板工艺的usb插接件
CN108401385A (zh) 一种侧壁非金属化的阶梯槽的制作方法及pcb
CN105491791A (zh) 一种带盲孔电路板及其加工方法
CN104902698A (zh) 电路板金手指的加工方法和具有金手指的电路板
US11289413B2 (en) Wiring board and manufacture method thereof
CN115023067B (zh) 一种提升印刷线路板对位精度的加工工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160511

WD01 Invention patent application deemed withdrawn after publication