JP4636160B2 - 電子部品の製造方法および親基板 - Google Patents
電子部品の製造方法および親基板 Download PDFInfo
- Publication number
- JP4636160B2 JP4636160B2 JP2008260165A JP2008260165A JP4636160B2 JP 4636160 B2 JP4636160 B2 JP 4636160B2 JP 2008260165 A JP2008260165 A JP 2008260165A JP 2008260165 A JP2008260165 A JP 2008260165A JP 4636160 B2 JP4636160 B2 JP 4636160B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- conductor
- pattern
- electronic component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004020 conductor Substances 0.000 claims description 295
- 238000007667 floating Methods 0.000 claims description 72
- 238000005520 cutting process Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- 238000000206 photolithography Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 165
- 239000011229 interlayer Substances 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000010408 film Substances 0.000 description 16
- 239000011810 insulating material Substances 0.000 description 15
- 230000032798 delamination Effects 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000003825 pressing Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910003322 NiCu Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、複数の導体パターンが絶縁層を介しながら積層形成されている構成を備えた電子部品の製造方法および親基板に関するものである。
図５ａには電子部品であるコイル部品の一形態例が模式的な斜視図により示されている。図５ｂには図５ａのコイル部品のＡ−Ａ部分の模式的な断面図が示されている（例えば特許文献１参照）。このコイル部品３０は、複数の渦巻き状の導体パターン３１（３１Ａ，３１Ｂ）が絶縁層３２を介して積層されている構成を有している。
このようなコイル部品３０は次に示すように製造される。例えば、図６ａに示されるように、複数の導体パターン３１が同一平面上に間隔を介して形成して成る導体パターン層を形成する。そして、そのような複数の導体パターン層を絶縁層３２を介しながら積層して、図６ｂに示されるような積層体３３を作製する。この積層体３３は、複数のコイル部品３０が集合形成されているものである。このため、積層体３３の作製後には、各コイル部品３０の境界に沿って設定された切断ラインＬに従って積層体３３を切断して、各コイル部品３０毎に分離分割する。このような製造工程を経てコイル部品３０が製造される。
ところで、コイル部品３０の製造工程中に作製される積層体３３においては、例えば、図７の模式的な断面図に示されるように、隣り合うコイル部品３０の導体パターン３１間は広い間隙Ｓとなっている。このために、絶縁層３２から、導体パターン３１間の間隙Ｓに入り込む絶縁材料の入り込み量が多い。これにより、導体パターン３１Ａ，３１Ｂ間の積層方向の間隔ｄが設定よりも狭くなったり、導体パターン３１Ａ，３１Ｂ間の間隔ｄがばらつくというような問題が発生する。このため、コイル部品３０の電気的な特性がばらついてコイル部品３０の性能の信頼性向上が難しかった。
そこで、図８に示されるような手法が提案されている。つまり、その提案の手法では、積層体３３の導体パターン層には、電子部品構成用の導体パターン３１を形成すると共に、導体パターン３１と電気的に接続されていないダミーパターン３５を切断ラインに沿って形成する。このようなダミーパターン３５を形成することによって、隣り合うコイル部品３０の導体パターン３１間の間隙Ｓにおける導体パターンの形成量が増加する。このため、絶縁層３２から、その間隙Ｓに入り込む絶縁材料の量を抑制することができる。これにより、導体パターン３１Ａ，３１Ｂ間の間隔ｄをほぼ設定通りとすることが容易となる。
しかしながら、例えば、ダミーパターン３５を形成することにより、次に示すような問題が発生する。例えば、ダミーパターン３５は、隣り合うコイル部品３０の導体パターン３１間の間隙Ｓの導体パターン形成量を増加させる目的のものである。このことを考慮すると、ダミーパターン３５は幅広である方が好ましい。しかし、ダミーパターン３５を幅広に形成すると、次に示すような問題が発生する。すなわち、例えば、ダミーパターン３５を幅広に形成すると、ダミーパターン３５の形成位置が少しずれただけでも、ダミーパターン３５が、積層体３３の切断加工により除去される切断除去領域から電子部品形成領域に入り込んで形成されてしまう。この場合、図９ｂの断面図に示されるように、積層体３３から分離分割した後のコイル部品３０にダミーパターン３５の一部分が残ってしまう事態が発生する。また、ダミーパターン３５を幅広に形成すると、図９ａに示されるように積層体３３の切断加工時に切断ずれが生じた場合にも、図９ｂの断面図に示されるように、積層体３３から分離分割した後のコイル部品３０にダミーパターン３５の一部分が残ってしまう事態が発生し易くなる。そのダミーパターン３５の切断面はコイル部品３０の側面から露出した状態となる。この残留ダミーパターン３５により次に示すような問題が発生する。
つまり、積層体３３から分離分割されたコイル部品３０は、表面処理としてメッキ処理が行われる場合があり、この場合には、ダミーパターン３５の露出部分に不要にメッキが成長するという不具合が発生する。また、ダミーパターン３５に電圧が印加されて、ダミーパターン３５と導体パターン３１との間に電位差が発生すると、ダミーパターン３５と導体パターン３１間にマイグレーションが発生してコイル部品３０の電気的な特性を劣化させるという問題が発生する。
このような問題を防止するために、ダミーパターン３５を細く形成すると、デラミネーション（層間剥離）が次に示すように発生してしまうという問題が生じる。つまり、ダミーパターン３５を形成することによって、積層体３３の上面には、そのダミーパターン３５の形成領域に、ダミーパターン３５の形状に応じた凸部が生じる。また、その凸部の両側には、ダミーパターン３５とこれに隣接する導体パターン３１との間の間隙に絶縁層が落ち込んで凹部が形成される。ダミーパターン３５を細くするに従って、当該ダミーパターン３５と、これに隣接する導体パターン３１との間の間隙が広くなるため、その間隙における絶縁層の落ち込みが大きくなる。これにより、図１０の模式的な断面図に示されるように、積層体３３におけるダミーパターン３５に応じた凸部３６の頂部と、その両側の凹部３７の底部との高低差が大きくなる。また、ダミーパターン３５を細く形成すると、ダミーパターン３５に応じた凸部３６も細くなるので、積層体３３を分離分割する前に行われる積層体３３の加圧工程において、その細い凸部３６には大きな押圧力が加えられることとなる。
その凸部３６に加えられた大きな押圧力は、図１０の矢印Ｆに示されるように、凹部３７の底部（つまり、層が薄い部分）に向かって逃げる。また、積層体３３の上面には導体パターン３１に起因した凸部３８も生じており、積層体３３の加圧工程において、その凸部３８に加えられた押圧力も、図１０の矢印Ｆ'に示されるように、凹部３７の底部に向かって逃げる。このように、層が薄い部分に、互いに向かい合う力Ｆ，Ｆ'が加えられるために、当該層の薄くて弱い部分に図１０の矢印Ｕに示されるような上向きの力が発生する。これにより、例えば絶縁層がその下側の導体パターンから剥離してしまうというようなデラミネーション（層間剥離）が発生する。これにより、コイル部品３０の電気的特性が大幅に悪化して不良品となってしまうという問題がある。
この発明の電子部品の製造方法の構成の一つは、導体パターン層が絶縁層を介して積層されて複数の導体パターン層が積層一体化されている電子部品の製造方法であって、
層面方向に間隔を介して導体パターンが複数形成されている導体パターン層と、絶縁層とを交互に積層形成して、電子部品を構成する導体パターンの積層部位が複数集合形成されている積層体を作製し、
その積層体を積層方向に力を加えて加圧一体化した後に、当該積層体を、各電子部品を構成する導体パターンの積層部位の境界に沿った切断ラインに従って切断して各電子部品毎に分離分割することとし、
前記各電子部品を構成する導体パターンの積層部位の少なくとも１つの導体パターン層には、その表面に絶縁層が積層形成される前に電子部品を構成する導体パターンとは電気的に接続されていない浮遊ダミーパターンを、切断除去領域と間隔を介して切断除去領域の外側近傍に配置形成し、
一方の導体パターン層の浮遊ダミーパターンに重なり合う位置に、浮遊ダミーパターンが形成されていない他の導体パターン層を配し、該他の導体パターン層には当該他の導体パターン層の電子部品を構成する導体パターンから伸長形成されて切断除去領域を横断する伸長導体を形成し、前記一方の導体パターン層の浮遊ダミーパターンと他の導体パターン層の前記伸長導体とを重なり合う位置に設けることを特徴としている。
層面方向に間隔を介して導体パターンが複数形成されている導体パターン層と、絶縁層とを交互に積層形成して、電子部品を構成する導体パターンの積層部位が複数集合形成されている積層体を作製し、
その積層体を積層方向に力を加えて加圧一体化した後に、当該積層体を、各電子部品を構成する導体パターンの積層部位の境界に沿った切断ラインに従って切断して各電子部品毎に分離分割することとし、
前記各電子部品を構成する導体パターンの積層部位の少なくとも１つの導体パターン層には、その表面に絶縁層が積層形成される前に電子部品を構成する導体パターンとは電気的に接続されていない浮遊ダミーパターンを、切断除去領域と間隔を介して切断除去領域の外側近傍に配置形成し、
一方の導体パターン層の浮遊ダミーパターンに重なり合う位置に、浮遊ダミーパターンが形成されていない他の導体パターン層を配し、該他の導体パターン層には当該他の導体パターン層の電子部品を構成する導体パターンから伸長形成されて切断除去領域を横断する伸長導体を形成し、前記一方の導体パターン層の浮遊ダミーパターンと他の導体パターン層の前記伸長導体とを重なり合う位置に設けることを特徴としている。
また、この発明の親基板の構成の一つは、層面方向に間隔を介して導体パターンが複数形成されている導体パターン層と、絶縁層とが交互に積層形成されて、電子部品を構成する導体パターンの積層部位が複数集合形成されている積層体であり、その積層体を、各電子部品を構成する導体パターンの積層部位の境界に沿った切断ラインに従って切断することにより、各電子部品毎に分離分割した複数の電子部品を切り出すための親基板であって、
前記各電子部品を構成する導体パターンの積層部位の少なくとも１つの導体パターン層には、電子部品を構成する導体パターンとは電気的に接続されていない浮遊ダミーパターンが、前記切断除去領域と間隔を介して該切断除去領域の外側近傍に配置形成され、
前記浮遊ダミーパターンが形成されている導体パターン層の浮遊ダミーパターンに重なり合う位置に浮遊ダミーパターンが形成されていない他の１つ以上の導体パターン層が配され、当該他の１つ以上の導体パターン層には、当該他の導体パターン層の電子部品を構成する導体パターンから伸張形成されて切断除去領域を横断する伸長導体が形成され、前記導体パターン層の浮遊ダミーパターンと他の導体パターン層の前記伸長導体とは重なり合う位置に設けられていることを特徴としている。
前記各電子部品を構成する導体パターンの積層部位の少なくとも１つの導体パターン層には、電子部品を構成する導体パターンとは電気的に接続されていない浮遊ダミーパターンが、前記切断除去領域と間隔を介して該切断除去領域の外側近傍に配置形成され、
前記浮遊ダミーパターンが形成されている導体パターン層の浮遊ダミーパターンに重なり合う位置に浮遊ダミーパターンが形成されていない他の１つ以上の導体パターン層が配され、当該他の１つ以上の導体パターン層には、当該他の導体パターン層の電子部品を構成する導体パターンから伸張形成されて切断除去領域を横断する伸長導体が形成され、前記導体パターン層の浮遊ダミーパターンと他の導体パターン層の前記伸長導体とは重なり合う位置に設けられていることを特徴としている。
この発明の電子部品の製造方法では、層面方向に間隔を介して導体パターンが複数形成されている導体パターン層と、絶縁層とを交互に積層形成して、電子部品を構成する導体パターンの積層部が複数集合形成されている積層体を作製する際に、積層される複数の導体パターン層のうちの少なくとも１つの導体パターン層には、電子部品構成用の導体パターンを形成すると共に、その導体パターンを形成しない部分に、除去ダミーパターンや、浮遊ダミーパターンを形成することとした。このため、除去ダミーパターンや浮遊ダミーパターンを設けた分、電子部品構成用の導体パターンが形成されていない部分のパターンの形成量を増加させることができる。換言すれば、層面方向のパターン間の間隙を少なくできる。これにより、層面方向のパターン間の間隙への絶縁層の絶縁材料の入り込み量を抑制できる。このため、導体パターン層間の積層方向の間隔をほぼ設定通りにすることが容易となる。
また、この発明の電子部品の製造方法では、層面方向のパターン間の間隙への絶縁層の絶縁材料の入り込み量を抑制できるので、導体パターン層と絶縁層から成る積層体の上面の凹凸を小さく抑制できて、積層体上面の平坦化を図ることができる。これにより、積層体の加圧工程において、押圧力を積層体全体にほぼ均等に加えることが可能となり、デラミネーションの発生を防止することができる。
以下に、この発明に係る実施例を図面に基づいて説明する。
図２ａの模式的な斜視図および図２ｂの模式的な分解図には、この実施例の電子部品であるコイル部品（コモンモードチョークコイル部品）１が示されている。このコイル部品１は、基部側磁性体基板２と、下地絶縁層３と、コイルパターンである導体パターン４，５から成る一次コイル６と、コイルパターンである導体パターン７，８から成る二次コイル９と、導体パターン層間絶縁層１０，１１，１２と、保護絶縁層１３と、蓋側磁性体基板１４と、浮遊ダミーパターン１５と、外部接続用電極１６（１６ａ，１６ｂ），１７（１７ａ，１７ｂ）とを有して構成されている。
このコイル部品１の構成を製造工程例と共に以下に説明する。この実施例のコイル部品１の製造工程では、まず、図１に示されるような、複数のコイル部品１を作製することができる大きさを持つ基部側磁性体基板２を用意する。そして、その基部側磁性体基板２の上面全面に下地絶縁層３を積層形成する。なお、基部側磁性体基板２および蓋側磁性体基板１４を構成する基板としては、例えばフェライト基板や、磁性材料が含有されているセラミックス基板や、磁性材料が含有されている樹脂基板などを挙げることができる。そのような基板の中から適宜選択された基板により基部側磁性体基板２や蓋側磁性体基板１４が構成されている。また、下地絶縁層３と導体パターン層間絶縁層１０〜１２と保護絶縁層１３との各絶縁層を構成する絶縁材料としては、例えば、ポリイミド樹脂やエポキシ樹脂やベンゾシクロブテン樹脂等の樹脂材料や、感光性樹脂材料や、ＳｉＯ2等のガラス材料や、ガラスセラミックス等を挙げることができる。そのような絶縁材料の中から適宜選択された絶縁材料により各絶縁層が構成されている。
次に、下地絶縁層３の上側には、予め定められた各電子部品形成領域Ｒに、それぞれ、電子部品構成用の導体パターン４を積層形成すると共に、電子部品構成用の導体パターン４と電気的に接続されていない浮遊ダミーパターン１５（１５ａ）を形成する。また、後述する切断工程で切削除去される予め定められた切断除去領域Ｚには、除去ダミーパターン１８（１８ａ）を形成する。なお、図１に示される例では、図の前後方向に隣り合う電子部品構成用の導体パターン４の一端側同士は、互いに伸長形成されて連結されている。つまり、その導体パターン４の伸長形成部分は電子部品形成領域Ｒから切断除去領域Ｚを横断する態様でもって伸長形成された伸張導体となっている。
ところで、後述する切断工程で切断ずれが生じても、その切断ずれがコイル部品１の特性に大きな悪影響を及ぼさない許容範囲が予め求められて定められている。除去ダミーパターン１８（１８ａ）は、そのような許容範囲内の切断ずれを考慮して切断工程で確実に切削除去できるように、その形成位置および太さが設定されている。また、この実施例では、除去ダミーパターン１８ａの形成位置は、次に示す点も考慮して設定される。つまり、電子部品構成用の導体パターン４の上側に積層形成される電子部品構成用の導体パターン７，８においても、導体パターン４と同様に、前後方向に隣り合う電子部品構成用の導体パターン７の一端側同士や、導体パターン８の一端側同士は、それぞれ、互いに伸長形成されて連結されている。当該導体パターン７，８の連結部分（伸張導体）Ｘは電子部品形成領域Ｒから切断除去領域Ｚを横断する態様でもって伸長形成されている。この実施例では、除去ダミーパターン１８ａは、その切断除去領域Ｚに形成されている電子部品構成用の導体パターン７，８の連結部分（伸張導体）Ｘに重なり合う位置に形成する。
この実施例では、浮遊ダミーパターン１５（１５ａ）は、切断工程での許容範囲内の切断ずれを考慮し、各電子部品１の側面（切断面）に浮遊ダミーパターン１５（１５ａ）が露出しないように切断除去領域Ｚと間隔を介して切断除去領域Ｚの外側近傍の位置であり、かつ、除去ダミーパターン１８ａに間隔を介し隣接させて設けられている。
上記のような電子部品構成用の導体パターン４と浮遊ダミーパターン１５ａと除去ダミーパターン１８ａから成る第１の導体パターン層を形成する手法には様々な手法があり、何れの手法を用いて形成してもよいが、ここでは、その一例として、フォトリソグラフィ技術を利用して形成する手法を説明する。
フォトリソグラフィ技術を利用する場合には、例えば、まず、下地絶縁層３の上面全面に、成膜形成技術（例えば、スパッタリングや蒸着等の薄膜形成技術や、スクリーン印刷等の厚膜形成技術など）を用いて、導体パターン４，１５ａ，１８ａを形成するための導電性材料の膜を形成する。その導電性材料としては、例えば、Ａｇ、Ｐｂ、Ｃｕ、Ａｌ等の金属や、それら金属の合金等を挙げることができる。なお、導体パターンを構成する導電性材料と、絶縁層３，１０〜１３を構成する絶縁材料とは、それぞれの加工性と、それら導体パターンと絶縁層の密着性などを考慮し互いに関係づけて設定することが好ましく、例えば、絶縁材料はポリイミド樹脂により構成し、導体パターンはＡｇにより構成する。
下地絶縁膜３の上面全面に導電性材料の膜を形成した後には、その導電性材料の膜の全面にレジスト膜を塗布形成する。そして、そのレジスト膜の上方側に、導体パターン４，１５ａ，１８ａの形成用のマスクを配置する。その後、そのマスクを利用して、導体パターン４，１５ａ，１８ａを形成するレジスト膜部分だけに例えば紫外線等の光を照射して光硬化させる。次に、現像処理により、未硬化なレジスト膜部分を除去する。然る後に、レジスト膜が形成されていない導電性材料部分を例えばエッチングにより除去して導体パターン４，１５ａ，１８ａを形作る。その後、導体パターン４，１５ａ，１８ａ上のレジスト膜を除去する。このようなフォトリソグラフィ技術により、導体パターン４と浮遊ダミーパターン１５ａと除去ダミーパターン１８ａを同じ材料で、かつ、同時工程で作製して、当該導体パターン４，１５ａ，１８ａから成る第１の導体パターン層を形成することができる。
第１の導体パターン層の上側には、導体パターン層間絶縁層１０を積層形成する。この導体パターン層間絶縁層１０には、当該絶縁層１０を介して上下に隣り合う電子部品構成用の導体パターン４，５間を接続するためのビアホール２０を形成する。このビアホール２０を形成するために、例えば、フォトリソグラフィ技術を用いて次に示すように導体パターン層間絶縁層１０を形成することができる。
例えば、第１の導体パターン層の上側全面に、導体パターン層間絶縁層１０を構成するための感光性の絶縁材料を積層形成する。その絶縁材料の上方側にビアホール形成用のマスクを配置し、そのマスクを利用して、ビアホール２０の形成部分以外の絶縁材料領域に紫外線等の光を照射して光硬化させる。その後、その絶縁材料の未硬化部分を現像処理により除去する。これにより、ビアホール２０が形成される。このようにして、ビアホール２０が設けられた導体パターン層間絶縁層１０を形成することができる。
導体パターン層間絶縁層１０の上側には、各電子部品形成領域Ｒに、それぞれ、電子部品構成用の導体パターン５を積層形成すると共に、電子部品構成用の導体パターン５と電気的に接続されていない浮遊ダミーパターン１５（１５ｂ）を形成する。また、切断除去領域Ｚには、除去ダミーパターン１８（１８ｂ）を形成する。
電子部品構成用の導体パターン５は第１の導体パターン層の電子部品構成用の導体パターン４とほぼ重なり合うように形成されている。当該電子部品構成用の導体パターン５も、導体パターン４と同様に、図１の前後方向に隣り合う電子部品構成用の導体パターン５の一端側同士は、互いに伸長形成されて連結されている。この連結部分（伸張導体）Ｘは切断除去領域Ｚを横断して設けられ、当該連結部分Ｘは、導体パターン４同士の連結部分Ｘに導体パターン層間絶縁層１０を介して重なり合う位置に配設されている。また、浮遊ダミーパターン１５ｂと除去ダミーパターン１８ｂも、それぞれ、第１の導体パターン層の浮遊ダミーパターン１５ａ、除去ダミーパターン１８ａと同様に、切断ずれを考慮して形成位置や太さが設定されている。この実施例では、浮遊ダミーパターン１５ｂは浮遊ダミーパターン１５ａに、また、除去ダミーパターン１８ｂは除去ダミーパターン１８ａに、それぞれ、導体パターン層間絶縁層１０を介して重なり合うように設けられている。
上記のような電子部品構成用の導体パターン５と浮遊ダミーパターン１５ｂと除去ダミーパターン１８ｂから成る第２の導体パターン層は、例えば、フォトリソグラフィ技術を用いて、第１の導体パターン層と同様に形成することができる。なお、導体パターン５，１５ｂ，１８ｂを構成する導電性材料の一部が導体パターン層間絶縁層１０のビアホール２０に入り込む。このビアホール２０により、導体パターン層間絶縁層１０を介して上下に隣り合う導体パターン４，５を電気的に接続させることができる。
第２の導体パターン層の形成後には、その第２の導体パターン層の上側に導体パターン層間絶縁層１１を形成する。導体パターン層間絶縁層１１の上側には、各電子部品形成領域Ｒに、それぞれ、電子部品構成用の導体パターン７を積層形成すると共に、電子部品構成用の導体パターン７と電気的に接続されていない浮遊ダミーパターン１５（１５ｃ）を形成する。また、切断除去領域Ｚには、除去ダミーパターン１８（１８ｃ）を形成する。
電子部品構成用の導体パターン７は、第１と第２の各導体パターン層の電子部品構成用の導体パターン４，５の形成位置に重なり合うように配設されている。この電子部品構成用の導体パターン７も、導体パターン４，５と同様に、図１の前後方向に隣り合う導体パターン７の一端側同士は、互いに伸長形成されて連結されている。その連結部分（伸張導体）Ｘは、切断除去領域Ｚを横断して設けられている。ただ、当該連結部分Ｘの配置位置は、導体パターン４や導体パターン５の各連結部分Ｘの配置位置とは異なっており、この実施例では、除去ダミーパターン１８ａ，１８ｂと重なり合う位置となっている。
除去ダミーパターン１８ｃは、除去ダミーパターン１８ａ，１８ｂと同様に、切断ずれを考慮して、切断除去領域Ｚ内に収まるサイズに形成されている。この除去ダミーパターン１８ｃは、導体パターン４，５の連結部分（伸張導体）Ｘに重なり合う位置に配設されている。浮遊ダミーパターン１５ｃは、浮遊ダミーパターン１５ａ，１５ｂと同様に、除去ダミーパターン１８ｃと切断ずれを考慮した間隔を介し隣接し、かつ、導体パターン４，５の連結部分Ｘと重なり合う位置に配設されている。
このような電子部品構成用の導体パターン７と浮遊ダミーパターン１５ｃと除去ダミーパターン１８ｃから成る第３の導体パターン層も、第１や第２の各導体パターン層と同様に、フォトリソグラフィ技術を利用して形成することができる。第３の導体パターン層の上側には、導体パターン層間絶縁層１２を積層形成する。この導体パターン層間絶縁層１２には、電子部品構成用の導体パターン７，８を接続するためのビアホール２１が形成される。当該導体パターン層間絶縁層１２も、導体パターン層間絶縁層１０と同様に、フォトリソグラフィ技術を用いて形成することができる。
導体パターン層間絶縁層１２の上側には、各電子部品形成領域Ｒに、それぞれ、電子部品構成用の導体パターン８を積層形成すると共に、電子部品構成用の導体パターン８と電気的に接続されていない浮遊ダミーパターン１５（１５ｄ）を形成する。また、切断除去領域Ｚには、除去ダミーパターン１８（１８ｄ）を形成する。これら導体パターン８と浮遊ダミーパターン１５ｄと除去ダミーパターン１８ｄにより第４の導体パターン層が構成されている。
電子部品構成用の導体パターン８は、第１〜第３の各導体パターン層の電子部品構成用の導体パターン４，５，７とほぼ重なり合うように配設されている。当該電子部品構成用の導体パターン８も、導体パターン７と同様に、図１の前後方向に隣り合う導体パターン８の一端側同士は、互いに伸長形成されて連結されている。その連結部分（伸張導体）Ｘは、切断除去領域Ｚを横断して設けられており、当該連結部分Ｘの配置位置は、導体パターン７の連結部分Ｘと重なり合う位置となっている。つまり、この実施例では、図３ａの模式的な断面図に示されるように、第１の導体パターン層の除去ダミーパターン１８ａと、第２の導体パターン層の除去ダミーパターン１８ｂと、第３の導体パターン層の導体パターン７同士の連結部分（伸張導体）Ｘと、第４の導体パターン層の導体パターン８同士の連結部分（伸張導体）Ｘとは、重なり合って設けられている。換言すれば、第１と第２の導体パターン層の除去ダミーパターン１８ａ，１８ｂに重なり合う位置に除去ダミーパターンが形成されていない他の導体パターン層（つまり、第３と第４の各導体パターン層）には、除去ダミーパターン１８ａ，１８ｂに重なり合う位置に、電子部品構成用の導体パターン７，８の連結部分（伸張導体）Ｘが設けられている。
除去ダミーパターン１８ｄは、除去ダミーパターン１８ａ〜１８ｃと同様に、許容範囲内の切断ずれを考慮して、切断除去領域Ｚ内に収まるサイズに形成されている。この除去ダミーパターン１８ｄは、除去ダミーパターン１８ｃに重なり合う位置に配設されている。つまり、この実施例では、図３ｂの模式的な断面図に示されるように、第１の導体パターン層の導体パターン４の連結部分Ｘと、第２の導体パターン層の導体パターン５の連結部分Ｘと、第３の導体パターン層の除去ダミーパターン１８ｃと、第４の導体パターン層の除去ダミーパターン１８ｄとは、重なり合って設けられている。換言すれば、第３と第４の導体パターン層の除去ダミーパターン１８ｃ，１８ｄに重なり合う位置に除去ダミーパターンが形成されていない他の導体パターン層（つまり、第１と第２の各導体パターン層）には、除去ダミーパターン１８ｃ，１８ｄに重なり合う位置に、電子部品構成用の導体パターン４，５の連結部分（伸張導体）Ｘが設けられている。
浮遊ダミーパターン１５ｄは、浮遊ダミーパターン１５ａ〜１５ｃと同様に、切断ずれを考慮した間隔を介して除去ダミーパターン１８ｄと隣接し、かつ、第３の導体パターン層の浮遊ダミーパターン１５ｃと重なり合うように配設されている。この実施例では、浮遊ダミーパターン１５ｃ，１５ｄを通る積層体の断面を見ると、第１〜第４の全ての導体パターン層に、それぞれ、浮遊ダミーパターン１５あるいは電子部品構成用の導体パターンが形成されている。
上記のような第４の導体パターン層も、第１〜第３の各導体パターン層と同様に、フォトリソグラフィ技術を利用して形成することができる。第４の導体パターン層の上側には、保護絶縁層１３を積層形成する。
然る後に、保護絶縁層１３の上側に蓋側磁性体基板１４を配置する。このとき、保護絶縁層１３と、蓋側磁性体基板１４との互いに対向し合う面には、それぞれ、接着剤（例えば熱硬化性のポリイミド樹脂）を塗布形成しておく。
そして、真空中又は不活性ガスの雰囲気中で、磁性体基板２，１４と第１〜第４の導体パターン層と絶縁層３，１０〜１３から成る積層体を加熱した状態で加圧して、蓋側磁性体基板１４を保護絶縁層１３に接合させる。その後、その積層体を冷却し、加圧状態を解除する。このようにして、コイル部品１を多数切り出すことができる親基板が形成される。
親基板の作製が完了した後には、上記加圧後の積層体を、各電子部品形成領域Ｒの境界に沿って設定された切断ラインに従って例えばダイシングにより切断して、各電子部品１毎に分離分割する。その分離分割された各電子部品１の側面（切断面）には、各導体パターン４，５，７，８の伸張導体の端面が露出された状態となっている。
その後、各電子部品１毎に、導体パターン４，５，７，８の各伸張導体の端面の露出位置に、それぞれ、対応する外部接続用電極１６（１６ａ，１６ｂ），１７（１７ａ，１７ｂ）を形成する。これにより、導体パターン４，５の一端側は外部接続用電極１６ａを介して、また、導体パターン４，５の他端側は外部接続用電極１６ｂを介して、それぞれ、外部と電気的に接続できる状態となる。さらに、導体パターン７，８の一端側は外部接続用電極１７ａを介して、また、導体パターン７，８の他端側は外部接続用電極１７ｂを介して、それぞれ、外部と電気的に接続できる状態となる。
外部接続用電極１６，１７は、例えば、導電性ペーストの塗布技術や、スパッタリングや蒸着等の成膜形成技術を利用して、例えば、Ａｇ、Ｃｕ、ＮｉＣｒ、ＮｉＣｕ等の導電性材料から成る下地電極膜を形成した後に、その下地電極膜の上側に、例えば湿式電解メッキを用いて、Ｎｉ、Ｓｎ、Ｓｎ−Ｐｂ等の金属膜を積層形成することにより、設けることができる。
以上のようにして、コイル部品１を作製することができる。この実施例では、電子部品構成用の導体パターン４，５，７，８の形成領域以外の導体パターン層部分に、除去ダミーパターン１８と、浮遊ダミーパターン１５とを形成しているので、第４の導体パターン層の上側に保護絶縁層１３を積層形成したときに、その保護絶縁層１３の上面の凹凸は抑えられて平坦化できている。このため、保護絶縁層１３の上側に蓋側磁性体基板１４を配置して加圧する際に、積層体全体にほぼ均等に押圧力を加えることができる。これにより、押圧力が不均等に加えられることに起因したデラミネーションの発生を抑制することができる。
特に、この実施例では、導体パターン同士の連結部分（伸張導体）Ｘに重ね合わせて、除去ダミーパターン１８と浮遊ダミーパターン１５を配設している。換言すれば、外部接続用電極１６，１７を形成するのに大きく関与する部分（つまり、従来、デラミネーションが発生し易い領域の中で、最もデラミネーションの発生が問題であった部分）に、除去ダミーパターン１８と浮遊ダミーパターン１５を配設して、デラミネーションの発生を防止している。
また、この実施例では、切断ずれを考慮して除去ダミーパターン１８を切断除去領域Ｚ内に収まるように細く形成しているが、その除去ダミーパターン１８と間隔を介して浮遊ダミーパターン１５を隣接配置するので、除去ダミーパターン１８を細くしても、絶縁層の大きな落ち込み発生が懸念されるようなパターン間の広い間隙が生じることを回避できる。これにより、積層体の保護絶縁層１３の上面の凹凸を抑制することができるため、上記のようにデラミネーションの発生を防止することができる。
さらに、この実施例では、浮遊ダミーパターン１５と除去ダミーパターン１８は、切断ずれが生じても、その切断ずれが予め定められた許容範囲内であれば、ダミーパターン１５，１８の端面がコイル部品１の側面（切断面）に露出しないように設計されている。このため、ダミーパターンと、電子部品構成用の導体パターンとの間にマイグレーション等の不具合が発生することを回避できる。これにより、電子部品の電気的特性の劣化を防止できて、高品質で信頼性の高い電子部品を提供することが容易となる。
さらに、この実施例では、浮遊ダミーパターン１５と除去ダミーパターン１８は、同じ導体パターン層の層面に形成され、当該浮遊ダミーパターン１５と除去ダミーパターン１８を、同じ導体パターン層の電子部品構成用の導体パターン４，５，７，８と同じ材料で、かつ、同時に作製している。これにより、製造工程の増加や、材料コストの増加を抑えながら、上記のような優れた効果を得ることができる。
さらに、この実施例では、例えば第１の導体パターン層の除去ダミーパターン１８ａに重なり合う位置に除去ダミーパターンが形成されていない第３と第４の導体パターン層には、除去ダミーパターン１８ａに重なり合う位置に、導体パターン７，８の伸張導体Ｘが形成されている。このように、この実施例では、除去ダミーパターンが形成されている導体パターン層の除去ダミーパターンに重なり合う位置に除去ダミーパターンが形成されていない他の少なくとも１つ以上の導体パターン層には、その除去ダミーパターンに重なり合う位置に、電子部品構成用の導体パターンの伸張導体が形成されている構成とした。これにより、導体パターンの伸張導体が形成されている部分の積層体の上面の凹凸を小さく抑制することができる。
また、浮遊ダミーパターンが形成されている積層体の部位には、浮遊ダミーパターンが形成されていない導体パターン層に、電子部品構成用の導体パターンが浮遊ダミーパターンに重なり合って設けられている構成とすることにより、浮遊ダミーパターンの形成領域においては、積層されている全ての導体パターン層に、浮遊ダミーパターンあるいは電子部品構成用の導体パターンが形成されて重なり合っていることとなるので、積層体上面の凹凸を効果的に抑制することができる。
この実施例では、フォトリソグラフィ技術を利用して導体パターン層および絶縁層を形成している。このため、フォトリソグラフィ技術の高精度な加工により、導体パターン層および絶縁層をほぼ設計通りに作製することができる。これにより、電子部品の電気的な特性のばらつきを小さく抑えることができて、電気的な特性に対する信頼性をより一層向上させることが容易となる。
なお、この発明はこの実施例の形態に限定されるものではなく、様々な実施の形態を採り得る。例えば、この実施例では、図３ａの断面図に示されるように、第２〜第４の全ての導体パターン層には、それぞれ、第１の導体パターン層の浮遊ダミーパターン１５ａと重なり合う位置に、浮遊ダミーパターン１５あるいは電子部品構成用の導体パターン７，８の一部が形成されている。このように、この実施例では、ある一つの導体パターン層の浮遊ダミーパターンと重なり合う他の全ての導体パターン層の位置には、それぞれ、浮遊ダミーパターンあるいは電子部品構成用の導体パターンの一部が形成されていた。これに対して、例えば、図４の模式的な断面図に示されるように、ある一つの導体パターン層の浮遊ダミーパターン１５と重なり合う他の全ての導体パターン層の位置において浮遊ダミーパターン１５や電子部品構成用の導体パターンの一部が形成されていない導体パターン層があってもよい。また、除去ダミーパターン１８に関しても同様であり、ある一つの導体パターン層の除去ダミーパターン１８と重なり合う他の全ての導体パターン層の位置において除去ダミーパターン１８や電子部品構成用の導体パターンの一部が形成されていない導体パターン層があってもよい。
また、この実施例では、浮遊ダミーパターン１５と除去ダミーパターン１８は、電子部品構成用の導体パターン同士の連結部分（伸張導体）Ｘに重なり合う位置に配設されていたが、浮遊ダミーパターン１５や除去ダミーパターン１８は、電子部品構成用の導体パターンと重なり合わない部分に設けてもよい。この場合には、例えば、切断除去領域Ｚにおいて、第１〜第４の全ての導体パターン層に、それぞれ、除去ダミーパターン１８を形成してもよいし、第１〜第４の導体パターン層の中から予め選択された３層以下の導体パターン層だけに除去ダミーパターン１８を形成してもよい。同様に、電子部品構成用の導体パターンに重なり合わない部分に浮遊ダミーパターン１５を設ける場合には、第１〜第４の全ての導体パターン層に、それぞれ、浮遊ダミーパターン１５を形成してもよいし、第１〜第４の導体パターン層の中から予め選択された３層以下の導体パターン層だけに浮遊ダミーパターン１５を形成してもよい。
さらに、この実施例では、コイル部品１は、磁性体基板を利用していたが、その磁性体基板に代えて、例えば、誘電体基板を設けてもよい。その誘電体基板を構成する絶縁材料としては、例えば、ポリイミド樹脂やエポキシ樹脂やベンゾシクロブテン樹脂等の樹脂材料や、感光性樹脂材料や、ＳｉＯ2等のガラス材料や、ガラスセラミックスや、ＢａＴｉＯ3等の誘電体セラミックス等を挙げることができる。さらに、この実施例では、導体パターン層と絶縁層が交互に積層形成されて成る積層体の上下両側には、それぞれ、基板が設けられていたが、例えば、少なくとも上下一方側の基板に代えて、溶融した絶縁材料を塗布形成した後に硬化させて成る保護層を設けてもよい。このように、積層体の上下両側に必ずしも基板を配設しなくともよい。
さらに、この実施例では、コイル部品（コモンモードチョークコイル部品）を例にして説明したが、この発明は、複数の導体パターン層が絶縁層を介しながら積層形成されている構成を備えていれば、コモンモードチョークコイル部品以外の電子部品や当該電子部品の製造方法や電子部品多数取り用の親基板にも適用することができる。
１ コイル部品
４，５，７，８ 電子部品構成用の導体パターン
１０，１１，１２，１３ 絶縁層
１５ 浮遊ダミーパターン
１８ 除去ダミーパターン
４，５，７，８ 電子部品構成用の導体パターン
１０，１１，１２，１３ 絶縁層
１５ 浮遊ダミーパターン
１８ 除去ダミーパターン
Claims (8)
- 導体パターン層が絶縁層を介して積層されて複数の導体パターン層が積層一体化されている電子部品の製造方法であって、
層面方向に間隔を介して導体パターンが複数形成されている導体パターン層と、絶縁層とを交互に積層形成して、電子部品を構成する導体パターンの積層部位が複数集合形成されている積層体を作製し、
その積層体を積層方向に力を加えて加圧一体化した後に、当該積層体を、各電子部品を構成する導体パターンの積層部位の境界に沿った切断ラインに従って切断して各電子部品毎に分離分割することとし、
前記各電子部品を構成する導体パターンの積層部位の少なくとも１つの導体パターン層には、その表面に絶縁層が積層形成される前に電子部品を構成する導体パターンとは電気的に接続されていない浮遊ダミーパターンを、切断除去領域と間隔を介して切断除去領域の外側近傍に配置形成し、
一方の導体パターン層の浮遊ダミーパターンに重なり合う位置に、浮遊ダミーパターンが形成されていない他の導体パターン層を配し、該他の導体パターン層には当該他の導体パターン層の電子部品を構成する導体パターンから伸長形成されて切断除去領域を横断する伸長導体を形成し、前記一方の導体パターン層の浮遊ダミーパターンと他の導体パターン層の前記伸長導体とを重なり合う位置に設けることを特徴とする電子部品の製造方法。 - 前記複数積層される導体パターンのうちの少なくとも１つの導体パターン層には、その表面に絶縁層が積層される前に、前記切断により切断除去される領域には該切断除去領域内に収まるサイズの除去ダミーパターンを形成し、
複数の導体パターン層のうちの１つ以上の導体パターン層には浮遊ダミーパターンと除去ダミーパターンとを同じ導体パターン層の層面方向に間隔を介して隣接配置し、この同一の導体パターン層に形成する電子部品構成用の導体パターンと、浮遊ダミーパターンと、除去ダミーパターンとは同じ材料で、かつ、同時工程で作製することを特徴とする請求項１記載の電子部品の製造方法。 - フォトリソグラフィ技術を利用して、導体パターン層および絶縁層を形成することを特徴とする請求項１又は請求項２記載の電子部品の製造方法。
- 電子部品構成用の導体パターンはコイルパターン形状と成しており、電子部品はコイル部品であることを特徴とする請求項１乃至請求項３の何れか１つに記載の電子部品の製造方法。
- 層面方向に間隔を介して導体パターンが複数形成されている導体パターン層と、絶縁層とが交互に積層形成されて、電子部品を構成する導体パターンの積層部位が複数集合形成されている積層体であり、その積層体を、各電子部品を構成する導体パターンの積層部位の境界に沿った切断ラインに従って切断することにより、各電子部品毎に分離分割した複数の電子部品を切り出すための親基板であって、
前記各電子部品を構成する導体パターンの積層部位の少なくとも１つの導体パターン層には、電子部品を構成する導体パターンとは電気的に接続されていない浮遊ダミーパターンが、前記切断除去領域と間隔を介して該切断除去領域の外側近傍に配置形成され、
前記浮遊ダミーパターンが形成されている導体パターン層の浮遊ダミーパターンに重なり合う位置に浮遊ダミーパターンが形成されていない他の１つ以上の導体パターン層が配され、当該他の１つ以上の導体パターン層には、当該他の導体パターン層の電子部品を構成する導体パターンから伸張形成されて切断除去領域を横断する伸長導体が形成され、前記導体パターン層の浮遊ダミーパターンと他の導体パターン層の前記伸長導体とは重なり合う位置に設けられていることを特徴とする電子部品多数取り用の親基板。 - 前記複数積層される導体パターンのうちの少なくとも１つの導体パターン層には前記切断により切断除去される領域には該切断除去領域内に収まるサイズの除去ダミーパターンが形成され、
複数の導体パターン層のうちの１つ以上の導体パターン層には浮遊ダミーパターンと除去ダミーパターンとが間隔を介して隣接配置されており、この同一の導体パターン層に形成される電子部品構成用の導体パターンと、浮遊ダミーパターンと、除去ダミーパターンとは同じ材料で作製されていることを特徴とする請求項５記載の電子部品多数取り用の親基板。 - フォトリソグラフィ技術を利用して、導体パターン層および絶縁層が形成されていることを特徴とする請求項５乃至請求項６のいずれか１つに記載の電子部品多数取り用の親基板。
- 電子部品構成用の導体パターンはコイルパターン形状と成しており、電子部品はコイル部品であることを特徴とする請求項５乃至請求項７の何れか１つに記載の電子部品多数取り用の親基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008260165A JP4636160B2 (ja) | 2004-07-23 | 2008-10-06 | 電子部品の製造方法および親基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004216029 | 2004-07-23 | ||
| JP2008260165A JP4636160B2 (ja) | 2004-07-23 | 2008-10-06 | 電子部品の製造方法および親基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006528418A Division JP4225349B2 (ja) | 2004-07-23 | 2005-05-27 | 電子部品の製造方法および親基板および電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009044175A JP2009044175A (ja) | 2009-02-26 |
| JP4636160B2 true JP4636160B2 (ja) | 2011-02-23 |
Family
ID=35786046
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006528418A Expired - Fee Related JP4225349B2 (ja) | 2004-07-23 | 2005-05-27 | 電子部品の製造方法および親基板および電子部品 |
| JP2008260165A Expired - Fee Related JP4636160B2 (ja) | 2004-07-23 | 2008-10-06 | 電子部品の製造方法および親基板 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006528418A Expired - Fee Related JP4225349B2 (ja) | 2004-07-23 | 2005-05-27 | 電子部品の製造方法および親基板および電子部品 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7663225B2 (ja) |
| EP (1) | EP1772878A4 (ja) |
| JP (2) | JP4225349B2 (ja) |
| CN (1) | CN1914699B (ja) |
| TW (1) | TWI271751B (ja) |
| WO (1) | WO2006011291A1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663225B2 (en) * | 2004-07-23 | 2010-02-16 | Murata Manufacturing Co., Ltd. | Method for manufacturing electronic components, mother substrate, and electronic component |
| JP4844045B2 (ja) * | 2005-08-18 | 2011-12-21 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| US20100193122A1 (en) * | 2007-06-19 | 2010-08-05 | Sumitomo Bakelite Co., Ltd. | Process for manufacturing electronic device |
| WO2008155896A1 (ja) * | 2007-06-19 | 2008-12-24 | Sumitomo Bakelite Co., Ltd. | 電子装置の製造方法 |
| TW201106386A (en) * | 2009-08-03 | 2011-02-16 | Inpaq Technology Co Ltd | Common mode filter and method of manufacturing the same |
| KR101133397B1 (ko) * | 2010-04-05 | 2012-04-09 | 삼성전기주식회사 | 평면형 트랜스포머 및 이의 제조 방법 |
| US8451083B2 (en) * | 2010-05-31 | 2013-05-28 | Tdk Corporation | Coil component and method of manufacturing the same |
| JP5595813B2 (ja) * | 2010-07-09 | 2014-09-24 | 株式会社東海理化電機製作所 | 回路基板の製造方法 |
| ITTO20110295A1 (it) * | 2011-04-01 | 2012-10-02 | St Microelectronics Srl | Dispositivo ad induttore integrato ad elevato valore di induttanza, in particolare per l'uso come antenna in un sistema di identificazione a radiofrequenza |
| CN204332583U (zh) * | 2011-11-04 | 2015-05-13 | 株式会社村田制作所 | 共模扼流圈及高频电子器件 |
| WO2013099540A1 (ja) * | 2011-12-27 | 2013-07-04 | 株式会社村田製作所 | 積層型コモンモードチョークコイル |
| KR20130077400A (ko) | 2011-12-29 | 2013-07-09 | 삼성전기주식회사 | 박막형 코일 부품 및 그 제조 방법 |
| GB2513725B (en) * | 2012-02-29 | 2016-01-13 | Murata Manufacturing Co | Multilayer inductor and power supply circuit module |
| US9000876B2 (en) * | 2012-03-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor for post passivation interconnect |
| KR101397488B1 (ko) * | 2012-07-04 | 2014-05-20 | 티디케이가부시기가이샤 | 코일 부품 및 그의 제조 방법 |
| KR101771729B1 (ko) * | 2012-07-25 | 2017-08-25 | 삼성전기주식회사 | 적층형 인덕터 및 적층형 인덕터의 보호층 조성물 |
| US8633793B1 (en) * | 2012-10-05 | 2014-01-21 | Inpaq Technology Co., Ltd. | Common mode filter |
| JP5978915B2 (ja) * | 2012-10-19 | 2016-08-24 | 株式会社村田製作所 | 積層型インダクタ |
| JP5958377B2 (ja) * | 2013-02-14 | 2016-07-27 | 株式会社村田製作所 | トランス |
| KR20150062556A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전기주식회사 | 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법 |
| US10083486B2 (en) * | 2013-12-31 | 2018-09-25 | Nyse Group, Inc. | Limited movement collar on marketable order execution price |
| CN106463234B (zh) * | 2014-05-15 | 2018-02-16 | 株式会社村田制作所 | 层叠线圈部件及其制造方法 |
| JP6500635B2 (ja) | 2015-06-24 | 2019-04-17 | 株式会社村田製作所 | コイル部品の製造方法およびコイル部品 |
| US9646758B2 (en) * | 2015-07-14 | 2017-05-09 | Globalfoundries Inc. | Method of fabricating integrated circuit (IC) devices |
| JP6536437B2 (ja) * | 2016-03-04 | 2019-07-03 | 株式会社村田製作所 | 電子部品 |
| CN211831381U (zh) * | 2016-06-22 | 2020-10-30 | 株式会社村田制作所 | 多层基板 |
| JP6919194B2 (ja) * | 2016-12-27 | 2021-08-18 | Tdk株式会社 | コイル部品及びこれを備える回路基板 |
| JP6828555B2 (ja) | 2017-03-29 | 2021-02-10 | Tdk株式会社 | コイル部品およびその製造方法 |
| CN210519104U (zh) * | 2017-06-05 | 2020-05-12 | 株式会社村田制作所 | 线圈内置陶瓷基板 |
| JP6696483B2 (ja) * | 2017-07-10 | 2020-05-20 | 株式会社村田製作所 | コイル部品 |
| JP6819499B2 (ja) * | 2017-07-25 | 2021-01-27 | 株式会社村田製作所 | コイル部品およびその製造方法 |
| WO2020121801A1 (ja) * | 2018-12-11 | 2020-06-18 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198439A (ja) * | 1992-05-07 | 1993-08-06 | Tdk Corp | 積層型インダクタおよびその製造方法 |
| JPH07122430A (ja) * | 1993-10-27 | 1995-05-12 | Yokogawa Electric Corp | 積層形プリントコイル及びその製造方法 |
| JPH09289128A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Works Ltd | プリントコイル用多層板の製造方法 |
| JPH11243017A (ja) * | 1998-02-26 | 1999-09-07 | Murata Mfg Co Ltd | 薄膜型コイル部品の方向性認識方法 |
| JP2004186343A (ja) * | 2002-12-02 | 2004-07-02 | Kyocera Corp | セラミック積層体及びその製法 |
| JP4225349B2 (ja) * | 2004-07-23 | 2009-02-18 | 株式会社村田製作所 | 電子部品の製造方法および親基板および電子部品 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982558A (ja) * | 1995-09-18 | 1997-03-28 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
| US6356181B1 (en) * | 1996-03-29 | 2002-03-12 | Murata Manufacturing Co., Ltd. | Laminated common-mode choke coil |
| JP3615024B2 (ja) * | 1997-08-04 | 2005-01-26 | 株式会社村田製作所 | コイル部品 |
| JP2000012377A (ja) * | 1998-06-17 | 2000-01-14 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2001217139A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 積層型電子部品の製法 |
| JP2003158376A (ja) | 2002-09-02 | 2003-05-30 | Ibiden Co Ltd | セラミックス多層基板の製造方法 |
| JP3881949B2 (ja) | 2002-10-17 | 2007-02-14 | 東洋アルミニウム株式会社 | アンテナ回路構成体およびそれを備えた機能カードならびにアンテナ回路構成体の製造方法 |
| JP4622367B2 (ja) * | 2004-07-27 | 2011-02-02 | 株式会社村田製作所 | 電子部品 |
-
2005
- 2005-05-27 US US10/599,368 patent/US7663225B2/en not_active Expired - Fee Related
- 2005-05-27 JP JP2006528418A patent/JP4225349B2/ja not_active Expired - Fee Related
- 2005-05-27 CN CN2005800037683A patent/CN1914699B/zh not_active Expired - Fee Related
- 2005-05-27 EP EP05743677A patent/EP1772878A4/en not_active Withdrawn
- 2005-05-27 WO PCT/JP2005/009779 patent/WO2006011291A1/ja active Application Filing
- 2005-06-09 TW TW094118978A patent/TWI271751B/zh not_active IP Right Cessation
-
2008
- 2008-10-06 JP JP2008260165A patent/JP4636160B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198439A (ja) * | 1992-05-07 | 1993-08-06 | Tdk Corp | 積層型インダクタおよびその製造方法 |
| JPH07122430A (ja) * | 1993-10-27 | 1995-05-12 | Yokogawa Electric Corp | 積層形プリントコイル及びその製造方法 |
| JPH09289128A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Works Ltd | プリントコイル用多層板の製造方法 |
| JPH11243017A (ja) * | 1998-02-26 | 1999-09-07 | Murata Mfg Co Ltd | 薄膜型コイル部品の方向性認識方法 |
| JP2004186343A (ja) * | 2002-12-02 | 2004-07-02 | Kyocera Corp | セラミック積層体及びその製法 |
| JP4225349B2 (ja) * | 2004-07-23 | 2009-02-18 | 株式会社村田製作所 | 電子部品の製造方法および親基板および電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2006011291A1 (ja) | 2008-05-01 |
| TW200605105A (en) | 2006-02-01 |
| JP2009044175A (ja) | 2009-02-26 |
| JP4225349B2 (ja) | 2009-02-18 |
| CN1914699A (zh) | 2007-02-14 |
| US7663225B2 (en) | 2010-02-16 |
| WO2006011291A1 (ja) | 2006-02-02 |
| EP1772878A4 (en) | 2012-12-12 |
| EP1772878A1 (en) | 2007-04-11 |
| US20070199734A1 (en) | 2007-08-30 |
| TWI271751B (en) | 2007-01-21 |
| CN1914699B (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4636160B2 (ja) | 電子部品の製造方法および親基板 | |
| JP6665838B2 (ja) | インダクタ部品 | |
| US6988312B2 (en) | Method for producing multilayer circuit board for semiconductor device | |
| WO2006073029A1 (ja) | 電子部品及び電子部品製造方法 | |
| KR101883046B1 (ko) | 코일 전자 부품 | |
| JP2008060342A (ja) | 電子部品モジュールおよび電子部品モジュール製造方法 | |
| JP4622367B2 (ja) | 電子部品 | |
| US10636562B2 (en) | Coil electronic component and method of manufacturing the same | |
| JP4548110B2 (ja) | チップ部品の製造方法 | |
| US20180122556A1 (en) | Coil electronic component and method of manufacturing the same | |
| JP2006173163A (ja) | チップコイル | |
| JP2011029222A (ja) | 電子部品 | |
| WO2021025025A1 (ja) | 樹脂多層基板および樹脂多層基板の製造方法 | |
| JP4670368B2 (ja) | コモンモードチョークコイルアレイ部品 | |
| KR100809529B1 (ko) | 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 | |
| JP4374880B2 (ja) | 積層コイル及びその製造方法 | |
| JP4682608B2 (ja) | チップ部品の製造方法 | |
| WO2014148107A1 (ja) | 水晶振動装置 | |
| JP5003502B2 (ja) | キャパシタ、キャパシタ内蔵配線基板、及びその製造方法 | |
| JPH06350230A (ja) | プリント配線基板及びその製造方法 | |
| JP4682609B2 (ja) | チップ部品の製造方法 | |
| JP7438656B2 (ja) | 集合基板 | |
| JP2006173162A (ja) | チップ部品 | |
| JP2008172048A (ja) | チップ部品の製造方法 | |
| JP2008172049A (ja) | チップ部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4636160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |