KR100809529B1 - 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 - Google Patents
전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 Download PDFInfo
- Publication number
- KR100809529B1 KR100809529B1 KR1020067014638A KR20067014638A KR100809529B1 KR 100809529 B1 KR100809529 B1 KR 100809529B1 KR 1020067014638 A KR1020067014638 A KR 1020067014638A KR 20067014638 A KR20067014638 A KR 20067014638A KR 100809529 B1 KR100809529 B1 KR 100809529B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor pattern
- conductor
- pattern
- electronic component
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 38
- 239000004020 conductor Substances 0.000 claims abstract description 346
- 238000007667 floating Methods 0.000 claims abstract description 78
- 238000005520 cutting process Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000003475 lamination Methods 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000000206 photolithography Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 165
- 239000011229 interlayer Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 16
- 239000011810 insulating material Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 10
- 230000032798 delamination Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ILBBNQMSDGAAPF-UHFFFAOYSA-N 1-(6-hydroxy-6-methylcyclohexa-2,4-dien-1-yl)propan-1-one Chemical compound CCC(=O)C1C=CC=CC1(C)O ILBBNQMSDGAAPF-UHFFFAOYSA-N 0.000 description 1
- 229910003322 NiCu Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
복수의 도체 패턴이 절연층을 통하면서 적층 형성되어 있는 전자 부품의 제조 공정에 있어서, 층면에 복수의 도체 패턴(4,5,7,8)이 간격을 두어서 형성되어 있는 도체 패턴층과 절연층(10~13)을 교대로 적층 형성해 간다. 이렇게 하여 도체 패턴(4,5,7,8)의 적층에 의해 형성되는 전자 부품(1)이 복수 집합 형성되어 있는 적층체를 제작한다. 그 후, 상기 적층체를 적층 방향에 걸치는 힘으로 또한 가압하고, 그런 후에 상기 적층체를 각 전자 부품(1)의 경계에 걸쳐 설정된 절단 라인을 따라서 절단하여 각 전자 부품(1)마다 분리 분할한다. 이렇게 복수의 전자 부품(1)을 절단하기 위한 페어런트 기판의 절단 제거 영역(Z)에는 이 영역 내에 들어가는 사이즈의 제거 더미 패턴(18)을 형성한다. 전자 부품(1)에는 도체 패턴(4,5,7,8)에 전기적으로 접속되어 있지 않은 부유 더미 패턴(15)을 절단 제거 영역(Z)과 간격을 두어서 형성한다.
페어런트 기판, 제거 더미 패턴, 부유 더미 패턴, 절단 제거 영역
Description
본 발명은 복수의 도체 패턴이 절연층을 통하면서 적층 형성되어 있는 구성을 구비한 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품에 관한 것이다.
도 5a에는 전자 부품인 코일 부품의 일형태예가 모식적으로 사시도에 의해 도시되어 있다. 도 5b에는 도 5a의 코일 부품의 A-A부분의 모식적인 단면도가 도시되어 있다(예컨대 특허 문헌 1 참조). 이 코일 부품(30)은 복수의 소용돌이 형상 도체 패턴[31(31A,31B)]이 절연층(32)을 통하여 적층되어 있는 구성을 갖고 있다.
이러한 코일 부품(30)은 다음에 나타낸 바와 같이 제조된다. 예컨대, 도 6a에 나타낸 바와 같이, 복수의 도체 패턴(31)이 동일 평면상에 간격을 두어서 형성되어 이루어지는 도체 패턴층을 형성한다. 그리고, 그러한 복수의 도체 패턴층을 절연층(32)을 통하면서 적층하여 도 6b에 나타낸 바와 같은 적층체(33)를 제작한다. 이 적층체(33)는 복수의 코일 부품(30)이 집합 형성되어 있는 것이다. 이 때문에, 적층체(33)의 제작 후에는 각 코일 부품(30)의 경계에 걸쳐 설정된 절단 라인(L)을 따라서 적층체(33)를 절단하여, 각 코일 부품(30)마다 분리 분할한다. 이러한 제조 공정을 거쳐서 코일 부품(30)이 제조된다.
특허 문헌1: 일본 특허 공개평 7-122430 호 공보
그런데, 코일 부품(30)의 제조 공정 중에 제작되는 적층체(33)에 있어서는 예컨대, 도 7의 모식적인 단면도에 나타낸 바와 같이, 이웃하는 코일 부품(30)의 도체 패턴(31) 사이는 넓은 간극(S)으로 되어 있다. 이 때문에, 절연층(32)으로부터 도체 패턴(31) 사이의 간극(S)으로 억지 삽입되는 절연 재료의 억지 삽입량이 많다. 이에 따라, 도체 패턴(31A,31B) 사이의 적층 방향의 간격(d)이 설정보다도 좁아지거나, 도체 패턴(31A,31B) 사이의 간격(d)이 흐트러진다는 문제가 발생한다. 이 때문에, 코일 부품(30)의 전기적인 특성이 흐트러져 코일 부품(30) 성능의 신뢰성 향상이 어려웠다.
따라서, 도 8에 나타낸 바와 같은 수법이 제안되어 있다. 즉, 그 제안의 수법에서는 적층체(33)의 도체 패턴층에 전자 부품 구성용 도체 패턴(31)을 형성함과 아울러, 도체 패턴(31)과 전기적으로 접속되지 않는 더미 패턴(dummy pattern)(35)을 절단 라인에 걸쳐 형성한다. 이러한 더미 패턴(35)을 형성함으로써 이웃하는 코일 부품(30)의 도체 패턴(31) 사이의 간극(S)에 있어서의 도체 패턴의 형성량이 증가한다. 이 때문에, 절연층(32)으로부터 그 간극(S)에 억지 삽입되는 절연 재료의 양을 억제할 수 있다. 이에 따라, 도체 패턴(31A,31B) 사이의 간격(d)을 거의 설정대로 하는 것이 용이하게 된다.
그러나, 예컨대, 더미 패턴(35)을 형성함으로써 다음에 나타내는 바와 같은 문제가 발생한다. 예컨대, 더미 패턴(35)은 이웃하는 코일 부품(30)의 도체 패턴(31) 사이의 간극(S)의 도체 패턴 형성량을 증가시키는 목적인 것이다. 이것을 고려하면, 더미 패턴(35)은 폭이 넓은 쪽이 바람직하다. 그러나, 더미 패턴(35)을 폭넓게 형성하면, 다음에 나타내는 바와 같은 문제가 발생한다. 즉, 예컨대, 더미 패턴(35)을 폭넓게 형성하면, 더미 패턴(35)의 형성 위치가 조금 벗어난 것만으로도 더미 패턴(35)이 적층체(33)의 절단 가공에 의해 제거되는 절단 제거 영역으로부터 전자 부품 형성 영역으로 억지 삽입되어 형성되어 버린다. 이 경우, 도 9b의 단면도에 나타낸 바와 같이, 적층체(33)로부터 분리 분할된 후의 코일 부품(30)에 더미 패턴(35)의 일부분이 남아버리는 사태가 발생한다. 또한, 더미 패턴(35)을 폭넓게 형성하면, 도 9a에 나타낸 바와 같이 적층체(33)의 절단 가공시에 절단 차이가 발생한 경우에도, 도 9b의 단면도에 나타낸 바와 같이, 적층체(33)로부터 분리 분할된 후의 코일 부품(30)에 더미 패턴(35)의 일부분이 남아버리는 사태가 발생하기 용이해진다. 그 더미 패턴(35)의 절단면은 코일 부품(30)의 측면으로부터 노출된 상태로 된다. 이 잔류 더미 패턴(35)에 의해 다음에 나타내는 바와 같은 문제가 발생한다.
즉, 적층체(33)로부터 분리 분할된 코일 부품(30)은 표면 처리로서 도금 처리가 행해지는 경우가 있으며, 이 경우에는 더미 패턴(35)의 노출 부분에 불필요하게 도금이 성장한다고 하는 불량 상태가 발생한다. 또한, 더미 패턴(35)에 전압이 인가되어 더미 패턴(35)과 도체 패턴(31) 사이에 전위차가 발생하면, 더미 패턴(35)과 도체 패턴(31) 사이에 마이그레이션(migration)이 발생하여 코일 부품(30)의 전기적 특성을 열화시킨다는 문제가 발생한다.
이러한 문제를 방지하기 위하여, 더미 패턴(35)을 좁게 형성하면, 디라미네 이션(delamination)(층간 박리)이 다음에 나타낸 바와 같이 발생해버린다는 문제가 발생한다. 즉, 더미 패턴(35)을 형성함으로써 적층체(33)의 상면에는 그 더미 패턴(35)의 형성 영역에 더미 패턴(35)의 형상에 따른 볼록부가 발생한다. 또한, 그 볼록부의 양측에는 더미 패턴(35)과 이것에 인접하는 도체 패턴(31) 사이의 간극에 절연층이 움푹 들어가 오목부가 형성된다. 더미 패턴(35)을 좁게 함에 따라 상기 더미 패턴(35)과 이것에 인접하는 도체 패턴(31) 사이의 간극이 넓어지기 때문에, 그 간극에 있어서의 절연층의 움푹 들어감이 커진다. 이에 따라, 도 10의 모식적인 단면도에 나타낸 바와 같이, 적층체(33)에 있어서의 더미 패턴(35)에 따른 볼록부(36)의 정상부와, 그 양측의 오목부(37)의 저부의 고저차가 커진다. 또한, 더미 패턴(35)을 좁게 형성하면, 더미 패턴(35)에 따른 볼록부(36)도 좁아지므로, 적층체(33)를 분리 분할하기 전에 행하여지는 적층체(33)의 가압 공정에 있어서 그 좁은 볼록부(36)에는 큰 압압력이 가해지는 것으로 된다.
그 볼록부(36)에 가해진 큰 압압력은 도 10의 화살표(F)에 나타낸 바와 같이, 오목부(37)의 저부(즉, 층이 얇은 부분)를 향하여 빠져나간다. 또한, 적층체(33)의 상면에는 도체 패턴(31)에 기인한 볼록부(38)도 발생하고 있어, 적층체(33)의 가압 공정에 있어서 그 볼록부(38)에 가해진 압압력도 도 10의 화살표(F')에 나타낸 바와 같이 오목부(37)의 저부를 향하여 빠져나간다. 이렇게, 층이 얇은 부분에 서로 향하는 힘(F,F')이 가해지기 때문에, 상기 층이 얇아져 약한 부분에 도 10의 화살표(U)에 나타낸 바와 같은 상향력이 발생한다. 이에 따라, 예컨대 절연층이 그 하측의 도체 패턴으로부터 박리하여 버린다고 하는 디라미네이션 (층간 박리)이 발생한다. 이에 따라, 코일 부품(30)의 전기적 특성이 대폭 악화되어 불량품이 되어버린다는 문제가 있다.
본 발명의 전자 부품의 제조 방법의 구성 중 1개는 도체 패턴층이 절연층을 통하여 적층되어 복수의 도체 패턴층이 적층 일체화되어 있는 전자 부품의 제조 방법으로서,
층면 방향으로 간격을 두어서 도체 패턴이 복수 형성되어 있는 도체 패턴층과, 절연층을 교대로 적층 형성하여 전자 부품을 구성하는 도체 패턴의 적층 부위가 복수 집합 형성되어 있는 적층체를 제작하고,
그 적층체를 적층 방향으로 힘을 가하여 가압 일체화한 후에, 상기 적층체를 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 경계에 걸친 절단 라인을 따라서 절단하여 각 전자 부품마다 분리 분할하는 것으로 하고,
상기 복수 적층되는 도체 패턴층 중 1개 이상의 도체 패턴층에는 그 표면에 절연층이 적층 형성되기 전에 상기 절단에 의해 절삭 제거되는 영역으로 상기 절단 제거 영역 내에 들어가는 사이즈의 제거 더미 패턴을 형성하고,
또한, 상기 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 1개 이상의 도체 패턴층에는 그 표면에 절연층이 적층 형성되기 전에 전자 부품을 구성하는 도체 패턴과는 전기적으로 접속되어 있지 않은 부유 더미 패턴을, 절단 제거 영역과 간격을 두어서 절단 제거 영역의 외측 근방에 배치 형성하는 것을 특징으로 하고 있다.
또한, 본 발명의 페어런트 기판의 구성 중 1개는 층면 방향으로 간격을 두어서 도체 패턴이 복수 형성되어 있는 도체 패턴층과, 절연층이 교대로 적층 형성되어 전자 부품을 구성하는 도체 패턴의 적층 부위가 복수 집합 형성되어 있는 적층체로, 그 적층체를 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 경계에 걸친 절단 라인을 따라서 절단함으로써, 각 전자 부품마다 분리 분할한 복수의 전자 부품을 절출(切出)하기 위한 페어런트 기판으로서,
상기 복수 적층되는 도체 패턴층 중 1개 이상의 도체 패턴층에는 상기 절단 라인을 따라서 절단되는 절단 제거 영역 내에 상기 절단 제거 영역 내에 들어가는 사이즈의 제거 더미 패턴이 형성되고,
또한, 상기 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 1개 이상의 도체 패턴층에는 전자 부품을 구성하는 도체 패턴과는 전기적으로 접속되어 있지 않은 부유 더미 패턴이, 상기 절단 제거 영역과 간격을 두어서 상기 절단 제거 영역의 외측 근방에 배치 형성되어 있는 것을 특징으로 하고 있다.
또한, 본 발명의 전자 부품의 구성 중 1개는 도체 패턴층과 절연층이 교대로 적층 형성되어 복수의 도체 패턴층이 적층 일체화되어 있는 적층체의 전자 부품으로서,
상기 복수 적층되는 도체 패턴층 중 1개 이상의 도체 패턴층에는 도체 패턴과는 전기적으로 접속되어 있지 않은 부유 더미 패턴이 상기 도체 패턴층의 단면과 도체 패턴 사이의 영역에 도체 패턴과는 간격을 두고, 또한, 도체 패턴층의 단면에 노출되지 않는 상태로 배치되어 있는 것을 특징으로 하고 있다.
본 발명의 전자 부품의 제조 방법에서는 층면 방향으로 간격을 두어서 도체 패턴이 복수 형성되어 있는 도체 패턴층과, 절연층을 교대로 적층 형성하여, 전자 부품을 구성하는 도체 패턴의 적층부가 복수 집합 형성되어 있는 적층체를 제작할 때에, 적층되는 복수의 도체 패턴층 중 1개 이상의 도체 패턴층에는 전자 부품 구성용 도체 패턴을 형성함과 아울러, 그 도체 패턴을 형성하지 않는 부분에 제거 더미 패턴이나 부유 더미 패턴을 형성하는 것으로 하였다. 이 때문에, 제거 더미 패턴이나 부유 더미 패턴을 형성한 만큼, 전자 부품 구성용 도체 패턴이 형성되어 있지 않은 부분의 패턴의 형성량을 증가시킬 수 있다. 환언하면, 층면 방향의 패턴간의 간극을 작게 할 수 있다. 이에 따라, 층면 방향의 패턴간의 간극으로의 절연층의 절연 재료의 억지 삽입량을 억제할 수 있다. 이 때문에, 도체 패턴층간의 적층 방향의 간격을 거의 설정대로 하는 것이 용이하게 된다.
또한, 본 발명의 전자 부품의 제조 방법에서는, 층면 방향의 패턴간의 간극으로의 절연층의 절연 재료의 억지 삽입량을 억제할 수 있으므로, 도체 패턴층과 절연층으로 이루어지는 적층체 상면의 요철을 작게 억제할 수 있고, 적층체 상면의 평탄화를 도모할 수 있다. 이에 따라, 적층체의 가압 공정에 있어서 압압력을 적층체 전체에 거의 균등하게 가하는 것이 가능해 지고, 디라미네이션의 발생을 방지할 수 있다.
도 1은 본 발명에 의한 전자 부품의 제조 방법의 일실시예를 설명하기 위한 모델 도면이다.
도 2a는 본 발명에 의한 전자 부품의 일실시예를 모식적으로 나타낸 사시도이다.
도 2b는 도 2a의 전자 부품의 모식적인 분해도이다.
도 3a는 페어런트 기판에 있어서의 제거 더미 패턴이나 부유 더미 패턴이 형성되어 있는 영역의 적층 구조예를 설명하기 위한 모식적인 단면도이다.
도 3b는 페어런트 기판에 있어서 도 3a와는 다른 위치의 제거 더미 패턴과 부유 더미 패턴의 형성 영역의 적층 구조예를 설명하기 위한 모식적인 단면도이다.
도 4는 그 외의 실시예를 설명하기 위한 모식적인 단면도이다.
도 5a는 코일 부품의 일형태예를 나타낸 모델 도면이다.
도 5b는 도 5a의 코일 부품에 있어서의 A-A부분의 모식적인 단면도이다.
도 6a는 코일 부품의 일제조 공정예를 설명하기 위한 도면이다.
도 6b는 도 6a에 계속하여 코일 부품의 일제조 공정예를 설명하기 위한 도면이다.
도 7은 종래의 제조 공정에서의 문제점을 설명하기 위한 모델 도면이다.
도 8은 코일 부품의 다른 제조 공정예를 설명하기 위한 도면이다.
도 9a는 도 8을 이용하여 설명한 코일 부품의 제조 공정예에서의 문제점을 설명하기 위한 모델 도면이다.
도 9b는 도 9a와 함께 도 8을 이용하여 설명한 코일 부품의 제조 공정에서의 문제점을 설명하기 위한 모델 도면이다.
도 10은 도 8을 이용하여 설명한 코일 부품의 제조 공정에서의 다른 문제점 을 설명하기 위한 모델 도면이다.
[부호의 설명]
1: 코일 부품 4,5,7,8: 전자 부품 구성용 도체 패턴
10,11,12,13: 절연층 15: 부유 더미 패턴
18: 제거 더미 패턴
이하, 본 발명에 의한 실시예를 도면에 의거하여 설명한다.
도 2a의 모식적인 사시도 및 도 2b의 모식적인 분해도에는 이 실시예의 전자 부품인 코일 부품(커몬 모드 초크 코일 부품)(1)이 도시되어 있다. 이 코일 부품(1)은 기부측 자성체 기판(2), 하지 절연층(3), 코일 패턴인 도체 패턴(4,5)으로 이루어지는 1차 코일(6), 코일 패턴인 도체 패턴(7,8)으로 이루어지는 ２차 코일(9), 도체 패턴층간 절연층(10,11,12), 보호 절연층(13), 덮개측 자성체 기판(14), 부유 더미 패턴(15), 및 외부 접속용 전극[16(16a,16b),17(17a,17b)]을 가져서 구성되어 있다.
이 코일 부품(1)의 구성을 제조 공정예와 함께 이하에 설명한다. 이 실시예의 코일 부품(1)의 제조 공정에서는 우선, 도 1에 나타낸 바와 같은 복수의 코일 부품(1)을 제작할 수 있는 크기를 갖는 기부측 자성체 기판(2)을 준비한다. 그리고, 그 기부측 자성체 기판(2)의 상면 전체면에 하지 절연층(3)을 적층 형성한다. 또한, 기부측 자성체 기판(2) 및 덮개측 자성체 기판(14)을 구성하는 기판으로서는 예컨대 페라이트(ferrite) 기판이나, 자성 재료가 함유되어 있는 세라믹스 기판이 나, 자성 재료가 함유되어 있는 수지 기판 등을 들 수 있다. 그러한 기판 중에서 적당히 선택된 기판에 의해 기부측 자성체 기판(2)이나 덮개측 자성체 기판(14)이 구성되어 있다. 또한, 하지 절연층(3)과 도체 패턴층간 절연층(10~12)과 보호 절연층(13)의 각 절연층을 구성하는 절연 재료로서는, 예컨대, 폴리이미드 수지나 에폭시 수지나 벤조시클로부텐 수지 등의 수지 재료나, 감광성 수지 재료나, SiO2 등의 유리 재료나 유리 세라믹스 등을 들 수 있다. 그러한 절연 재료 중에서 적당히 선택된 절연 재료에 의해 각 절연층이 구성되어 있다.
이어서, 하지 절연층(3)의 상측에는 미리 정해진 각 전자 부품 형성 영역(R)에 각각 전자 부품 구성용 도체 패턴(4)을 적층 형성함과 아울러, 전자 부품 구성용 도체 패턴(4)과 전기적으로 접속되어 있지 않은 부유 더미 패턴[15(15a)]을 형성한다. 또한, 후술하는 절단 공정에서 절삭 제거되는 미리 정해진 절단 제거 영역(Z)에는 제거 더미 패턴[18(18a)]을 형성한다. 또한, 도 1에 나타낸 예에서는 도면의 전후 방향으로 이웃하는 전자 부품 구성용 도체 패턴(4)의 일단측끼리는 서로 신장 형성되어서 연결되어 있다. 즉, 그 도체 패턴(4)의 신장 형성 부분은 전자 부품 형성 영역(R)으로부터 절단 제거 영역(Z)을 횡단하는 모양으로서 신장 형성된 신장 도체로 되어 있다.
그러나, 후술하는 절단 공정에서 절단 차이가 발생하여도, 그 절단 차이가 코일 부품(1)의 특성에 큰 악영향을 미치지 않는 허용 범위가 미리 요구되어서 정해져 있다. 제거 더미 패턴[18(18a)]은 그러한 허용 범위 내의 절단 차이를 고려하 여 절단 공정에서 확실하게 절삭 제거할 수 있도록 그 형성 위치 및 굵기가 설정되어 있다. 또한, 본 실시예에서는 제거 더미 패턴(18a)의 형성 위치는 다음에 나타내는 점도 고려하여 설정된다. 즉, 전자 부품 구성용 도체 패턴(4)의 상측에 적층 형성되는 전자 부품 구성용 도체 패턴(7,8)에 있어서도 도체 패턴(4)과 마찬가지로 전후 방향으로 이웃하는 전자 부품 구성용 도체 패턴(7)의 일단측끼리나, 도체 패턴(8)의 일단측끼리는 각각 서로 신장 형성되어서 연결되어 있다. 상기 도체 패턴(7,8)의 연결 부분(신장 도체)(X)은 전자 부품 형성 영역(R)으로부터 절단 제거 영역(Z)을 횡단하는 모양으로서 신장 형성되어 있다. 본 실시예에서는 제거 더미 패턴(18a)은 그 절단 제거 영역(Z)에 형성되어 있는 전자 부품 구성용 도체 패턴(7,8)의 연결 부분(신장 도체)(X)에 겹치는 위치에 형성된다.
본 실시예에서는 부유 더미 패턴[15(15a)]은 절단 공정에서의 허용 범위 내의 절단 차이를 고려하고, 각 전자 부품(1)의 측면(절단면)에 부유 더미 패턴[15(15a)]이 노출되지 않도록 절단 제거 영역(Z)과 간격을 두어서 절단 제거 영역(Z)의 외측 근방의 위치이고, 또한, 제거 더미 패턴(18a)에 간격을 두어서 인접시켜서 형성되어 있다.
상기와 같은 전자 부품 구성용 도체 패턴(4)과 부유 더미 패턴(15a)과 제거 더미 패턴(18a)으로 이루어지는 제 1 도체 패턴층을 형성하는 수법에는 여러가지 수법이 있고, 어느 수법을 이용하여 형성해도 좋지만, 여기서는 그 일예로서, 포토리소그래피 기술을 이용하여 형성하는 수법을 설명한다.
포토리소그래피 기술을 이용하는 경우에는 예컨대, 우선 하지 절연층(3)의 상면 전체면에 성막 형성 기술[예컨대, 스퍼터링이나 증착 등의 박막 형성 기술이나, 스크린 인쇄 등의 후막 형성 기술 등]을 이용하여, 도체 패턴(4,15a,18a)을 형성하기 위한 도전성 재료의 막을 형성한다. 그 도전성 재료로서는 예컨대, Ag, Pb, Cu, Al 등의 금속이나, 그들 금속의 합금 등을 들 수 있다. 또한, 도체 패턴을 구성하는 도전성 재료와, 절연층(3,10~13)을 구성하는 절연 재료는 각각의 가공성과 그들 도체 패턴과 절연층의 밀착성 등을 고려하여 서로 관계를 부여하여 설정하는 것이 바람직하고, 예컨대, 절연 재료는 폴리이미드 수지에 의해 구성되고, 도체 패턴은 Ag에 의해 구성된다.
하지 절연막(3)의 상면 전체면에 도전성 재료의 막을 형성한 후에는, 그 도전성 재료의 막의 전체면에 레지스트막을 도포 형성한다. 그리고, 그 레지스트막의 상방측에 도체 패턴(4,15a,18a)의 형성용 마스크를 배치한다. 그 후, 그 마스크를 이용하여 도체 패턴(4,15a,18a)을 형성하는 레지스트막 부분에만 예컨대 자외선 등의 광을 조사하여 광경화시킨다. 이어서, 현상 처리에 의해 미경화한 레지스트막 부분을 제거한다. 그런 후에, 레지스트막이 형성되어 있지 않은 도전성 재료 부분을 예컨대 에칭에 의해 제거하여 도체 패턴(4,15a,18a)을 형성한다. 그 후, 도체 패턴(4,15a,18a)상의 레지스트막을 제거한다. 이러한 포토리소그래피 기술에 의해 도체 패턴(4)과 부유 더미 패턴(15a)과 제거 더미 패턴(18a)을 같은 재료로, 또한, 동시 공정으로 제작하여 상기 도체 패턴(4,15a,18a)으로 이루어지는 제 1 도체 패턴층을 형성할 수 있다.
제 1 도체 패턴층의 상측에는 도체 패턴층간 절연층(10)을 적층 형성한다. 이 도체 패턴층간 절연층(10)에는 이 절연층(10)을 통하여 상하로 이웃하는 전자 부품 구성용 도체 패턴(4,5) 사이를 접속하기 위한 비아 홀(via hole)(20)을 형성한다. 이 비아 홀(20)을 형성하기 위하여 예컨대, 포토리소그래피 기술을 이용하여 다음에 나타낸 바와 같이 도체 패턴층간 절연층(10)을 형성할 수 있다.
예컨대, 제 1 도체 패턴층의 상측 전체면에 도체 패턴층간 절연층(10)을 구성하기 위한 감광성의 절연 재료를 적층 형성한다. 그 절연 재료의 상방측에 비아 홀 형성용의 마스크를 배치하고, 그 마스크를 이용하여 비아 홀(20)의 형성 부분 이외의 절연 재료 영역에 자외선 등의 광을 조사하여 광경화시킨다. 그 후, 그 절연 재료의 미경화 부분을 현상 처리에 의해 제거한다. 이에 따라, 비아 홀(20)이 형성된다. 이렇게 하여, 비아 홀(20)이 형성된 도체 패턴층간 절연층(10)을 형성할 수 있다.
도체 패턴층간 절연층(10)의 상측에는 각 전자 부품 형성 영역(R)에 각각 전자 부품 구성용 도체 패턴(5)을 적층 형성함과 아울러, 전자 부품 구성용 도체 패턴(5)과 전기적으로 접속되어 있지 않은 부유 더미 패턴[15(15b)]을 형성한다. 또한, 절단 제거 영역(Z)에는 제거 더미 패턴[18(18b)]을 형성한다.
전자 부품 구성용 도체 패턴(5)은 제 1 도체 패턴층의 전자 부품 구성용 도체 패턴(4)과 거의 겹치도록 형성되어 있다. 상기 전자 부품 구성용 도체 패턴(5)도 도체 패턴(4)과 마찬가지로, 도 1의 전후 방향으로 이웃하는 전자 부품 구성용 도체 패턴(5)의 일단측끼리는 서로 신장 형성되어서 연결되어 있다. 이 연결 부분(신장 도체)(X)은 절단 제거 영역(Z)을 횡단하여 제공되고, 상기 연결 부분(X)은 도체 패턴(4)끼리의 연결 부분(X)에 도체 패턴층간 절연층(10)을 통하여 겹치는 위치에 설치되어 있다. 또한, 부유 더미 패턴(15b)과 제거 더미 패턴(18b)도 각각 제 1 도체 패턴층의 부유 더미 패턴(15a), 제거 더미 패턴(18a)과 마찬가지로, 절단 차이를 고려하여 형성 위치나 굵기가 설정되어 있다. 이 실시예에서는 부유 더미 패턴(15b)은 부유 더미 패턴(15a)에, 또한, 제거 더미 패턴(18b)은 제거 더미 패턴(18a)에, 각각, 도체 패턴층간 절연층(10)을 통하여 겹치도록 제공되어 있다.
상기와 같은 전자 부품 구성용 도체 패턴(5)과 부유 더미 패턴(15b)과 제거 더미 패턴(18b)으로 이루어지는 제 2 도체 패턴층은 예컨대, 포토리소그래피 기술을 이용하여 제 1 도체 패턴층과 마찬가지로 형성할 수 있다. 또한, 도체 패턴(5,15b,18b)을 구성하는 도전성 재료의 일부가 도체 패턴층간 절연층(10)의 비아 홀(20)에 억지 삽입된다. 이 비아 홀(20)에 의해 도체 패턴층간 절연층(10)을 통하여 상하로 이웃하는 도체 패턴(4,5)을 전기적으로 접속시킬 수 있다.
제 2 도체 패턴층의 형성 후에는, 그 제 2 도체 패턴층의 상측에 도체 패턴층간 절연층(11)을 형성한다. 도체 패턴층간 절연층(11)의 상측에는 각 전자 부품 형성 영역(R)에 각각 전자 부품 구성용 도체 패턴(7)을 적층 형성함과 아울러, 전자 부품 구성용 도체 패턴(7)과 전기적으로 접속되어 있지 않은 부유 더미 패턴[15(15c)]을 형성한다. 또한, 절단 제거 영역(Z)에는 제거 더미 패턴[18(18c)]을 형성한다.
전자 부품 구성용 도체 패턴(7)은 제 1 및 제 2 각 도체 패턴층의 전자 부품 구성용 도체 패턴(4,5)의 형성 위치에 겹치도록 형성되어 있다. 이 전자 부품 구성 용 도체 패턴(7)도 도체 패턴(4,5)과 마찬가지로, 도 1의 전후 방향으로 이웃하는 도체 패턴(7)의 일단측끼리는 서로 신장 형성되어 연결되어 있다. 그 연결 부분(신장 도체)(X)은 절단 제거 영역(Z)을 횡단하여 제공되어 있다. 단, 해당 연결 부분(X)의 배치 위치는 도체 패턴(4)이나 도체 패턴(5)의 각 연결 부분(X)의 배치 위치와는 다르게 되어 있으며, 이 실시예에서는 제거 더미 패턴(18a,18b)과 겹치는 위치로 되어 있다.
제거 더미 패턴(18c)은 제거 더미 패턴(18a,18b)과 마찬가지로 절단 차이를 고려하여 절단 제거 영역(Z) 내에 들어가는 사이즈로 형성되어 있다. 이 제거 더미 패턴(18c)은 도체 패턴(4,5)의 연결 부분(신장 도체)(X)에 겹치는 위치에 설치되어 있다. 부유 더미 패턴(15c)은 부유 더미 패턴(15a,15b)과 마찬가지로 제거 더미 패턴(18c)과 절단 차이를 고려한 간격을 두어서 인접하고, 또한 도체 패턴(4,5)의 연결 부분(X)과 겹치는 위치에 설치되어 있다.
이러한 전자 부품 구성용 도체 패턴(7)과 부유 더미 패턴(15c)과 제거 더미 패턴(18c)으로부터 이루어지는 제 3 도체 패턴층도 제 1이나 제 2의 각 도체 패턴층과 마찬가지로 포토리소그래피 기술을 이용하여 형성할 수 있다. 제 3 도체 패턴층의 상측에는 도체 패턴층간 절연층(12)을 적층 형성한다. 이 도체 패턴층간 절연층(12)에는 전자 부품 구성용 도체 패턴(7,8)을 접속하기 위한 비아 홀(21)이 형성된다. 상기 도체 패턴층간 절연층(12)도 도체 패턴층간 절연층(10)과 마찬가지로 포토리소그래피 기술을 이용하여 형성할 수 있다.
도체 패턴층간 절연층(12)의 상측에는 각 전자 부품 형성 영역(R)에 각각 전 자 부품 구성용 도체 패턴(8)을 적층 형성함과 아울러, 전자 부품 구성용 도체 패턴(8)과 전기적으로 접속되어 있지 않은 부유 더미 패턴[15(15d)]을 형성한다. 또한, 절단 제거 영역(Z)에는 제거 더미 패턴[18(18d)]을 형성한다. 이들 도체 패턴(8)과 부유 더미 패턴(15d)과 제거 더미 패턴(18d)에 의해 제 4 도체 패턴층이 구성되어 있다.
전자 부품 구성용 도체 패턴(8)은 제 1~제 3의 각 도체 패턴층의 전자 부품 구성용 도체 패턴(4,5,7)과 거의 겹치도록 설치되어 있다. 상기 전자 부품 구성용 도체 패턴(8)도 도체 패턴(7)과 마찬가지로 도 1의 전후 방향으로 이웃하는 도체 패턴(8)의 일단측끼리는 서로 신장 형성되어서 연결되어 있다. 그 연결 부분(신장 도체)(X)은 절단 제거 영역(Z)을 횡단하여 제공되어 있으며, 상기 연결 부분(X)의 배치 위치는 도체 패턴(7)의 연결 부분(X)과 겹치는 위치로 되어 있다. 즉, 이 실시예에서는 도 3a의 모식적인 단면도에 나타낸 바와 같이, 제 1 도체 패턴층의 제거 더미 패턴(18a)과, 제 2 도체 패턴층의 제거 더미 패턴(18b)과, 제 3 도체 패턴층의 도체 패턴(7)끼리의 연결 부분(신장 도체)(X)과, 제 4 도체 패턴층의 도체 패턴(8)끼리의 연결 부분(신장 도체)(X)은 겹쳐서 제공되어 있다. 환언하면, 제 1 및 제 2 도체 패턴층의 제거 더미 패턴(18a,18b)에 겹치는 위치에 제거 더미 패턴이 형성되어 있지 않은 다른 도체 패턴층(즉, 제 3 및 제 4의 각 도체 패턴층)에는 제거 더미 패턴(18a,18b)에 겹치는 위치에 전자 부품 구성용 도체 패턴(7,8)의 연결 부분(신장 도체)(X)이 제공되어 있다.
제거 더미 패턴(18d)은 제거 더미 패턴(18a~18c)과 마찬가지로 허용 범위 내 의 절단 차이를 고려하여 절단 제거 영역(Z) 내에 들어가는 사이즈로 형성되어 있다. 이 제거 더미 패턴(18d)은 제거 더미 패턴(18c)에 겹치는 위치에 설치되어 있다. 즉, 이 실시예에서는 도 3b의 모식적인 단면도에 나타낸 바와 같이, 제 1 도체 패턴층의 도체 패턴(4)의 연결 부분(X)과, 제 2 도체 패턴층의 도체 패턴(5)의 연결 부분(X)과, 제 3 도체 패턴층의 제거 더미 패턴(18c)과, 제 4 도체 패턴층의 제거 더미 패턴(18d)은 겹쳐서 제공되어 있다. 환언하면, 제 3 및 제 4 도체 패턴층의 제거 더미 패턴(18c,18d)에 겹치는 위치에 제거 더미 패턴이 형성되어 있지 않은 다른 도체 패턴층(즉, 제 1 및 제 2의 각 도체 패턴층)에는 제거 더미 패턴(18c,18d)에 겹치는 위치에 전자 부품 구성용 도체 패턴(4,5)의 연결 부분(신장 도체)(X)이 제공되어 있다.
부유 더미 패턴(15d)은 부유 더미 패턴(15a~15c)과 마찬가지로 절단 차이를 고려한 간격을 두어서 제거 더미 패턴(18d)과 인접하고, 또한, 제 3 도체 패턴층의 부유 더미 패턴(15c)과 겹치도록 설치되어 있다. 이 실시예에서는 부유 더미 패턴(15c,15d)을 통하는 적층체의 단면을 보면, 제 1~제 4의 모든 도체 패턴층에 각각 부유 더미 패턴(15) 혹은 전자 부품 구성용 도체 패턴이 형성되어 있다.
상기와 같은 제 4 도체 패턴층도 제 1~제 3의 각 도체 패턴층과 마찬가지로 포토리소그래피 기술을 이용하여 형성할 수 있다. 제 4 도체 패턴층의 상측에는 보호 절연층(13)을 적층 형성한다.
그런 후에, 보호 절연층(13)의 상측에 덮개측 자성체 기판(14)을 배치한다. 이 때, 보호 절연층(13)과 덮개측 자성체 기판(14)의 서로 대향하는 면에는 각각 접착제(예컨대 열경화성 폴리이미드 수지)를 도포 형성하여 둔다.
그리고, 진공 중 또는 불활성 가스의 분위기 중에서 자성체 기판(2,14)과 제 1~제 4 도체 패턴층과 절연층(3,10~13)으로 이루어지는 적층체를 가열된 상태로 가압하여 덮개측 자성체 기판(14)을 보호 절연층(13)에 접합시킨다. 그 후, 그 적층체를 냉각하고 가압 상태를 해제한다. 이렇게 하여 코일 부품(1)을 다수 구성할 수 있는 페어런트 기판이 형성된다.
페어런트 기판의 제작이 완료된 후에는 상기 가압 후의 적층체를 각 전자 부품 형성 영역(R)의 경계에 걸쳐 설정된 절단 라인을 따라서 예컨대 다이싱(dicing)에 의해 절단하여 각 전자 부품(1)마다 분리 분할한다. 그 분리 분할된 각 전자 부품(1)의 측면(절단면)에는 각 도체 패턴(4,5,7,8)의 신장 도체 단면이 노출된 상태로 되어 있다.
그 후, 각 전자 부품(1)마다 도체 패턴(4,5,7,8)의 각 신장 도체 단면의 노출 위치에 각각 대응하는 외부 접속용 전극[16(16a,16b),17(17a,17b)]을 형성한다. 이에 따라, 도체 패턴(4,5)의 일단측은 외부 접속용 전극(16a)을 통하여, 또한, 도체 패턴(4,5)의 타단측은 외부 접속용 전극(16b)을 통하여, 각각 외부와 전기적으로 접속할 수 있는 상태로 된다. 또한, 도체 패턴(7,8)의 일단측은 외부 접속용 전극(17a)를 통하여, 또한, 도체 패턴(7,8)의 타단측은 외부 접속용 전극(17b)을 통하여, 각각 외부와 전기적으로 접속할 수 있는 상태로 된다.
외부 접속용 전극(16,17)은 예컨대, 도전성 페이스트(paste)의 도포 기술이나, 스퍼터링이나 증착 등의 성막 형성 기술을 이용하여 예컨대, Ag, Cu, NiCr, NiCu 등의 도전성 재료로 이루어지는 하지 전극막을 형성한 후에, 그 하지 전극막의 상측에 예컨대 습식 전해 도금을 이용하여 Ni, Sn, Sn-Pb 등의 금속막을 적층 형성함으로써 형성될 수 있다.
이상과 같이 하여 코일 부품(1)을 제작할 수 있다. 이 실시예에서는 전자 부품 구성용 도체 패턴(4,5,7,8)의 형성 영역 이외의 도체 패턴층 부분에 제거 더미 패턴(18)과 부유 더미 패턴(15)을 형성하고 있으므로, 제 4 도체 패턴층의 상측에 보호 절연층(13)을 적층 형성한 때에 그 보호 절연층(13) 상면의 요철은 억제되어 평탄화될 수 있다. 이 때문에, 보호 절연층(13)의 상측에 덮개측 자성체 기판(14)을 배치하여 가압할 때에 적층체 전체에 거의 균등하게 압압력을 가할 수 있다. 이에 따라, 압압력이 불균등하게 가해지는 것에 기인한 디라미네이션의 발생을 억제할 수 있다.
특히, 이 실시예에서는 도체 패턴끼리의 연결 부분(신장 도체)(X)에 겹쳐서, 제거 더미 패턴(18)과 부유 더미 패턴(15)을 설치하고 있다. 환언하면, 외부 접속용 전극(16,17)을 형성하는데 크게 관여하는 부분(즉, 종래, 디라미네이션이 발생하기 쉬운 영역 중에서 가장 디라미네이션의 발생이 문제이었던 부분)에 제거 더미 패턴(18)과 부유 더미 패턴(15)을 설치하여 디라미네이션의 발생을 방지하고 있다.
또한, 이 실시예에서는 절단 차이를 고려하여 제거 더미 패턴(18)을 절단 제거 영역(Z) 내에 들어가도록 좁게 형성하고 있지만, 그 제거 더미 패턴(18)과 간격을 두어서 부유 더미 패턴(15)을 인접 배치하므로, 제거 더미 패턴(18)을 작게 하여도 절연층이 큰 움푹 들어감 발생이 염려되도록 한 패턴간의 넓은 간극이 발생하 는 것을 회피할 수 있다. 이에 따라, 적층체의 보호 절연층(13)의 상면의 요철을 억제할 수 있기 때문에, 상기한 바와 같이 디라미네이션의 발생을 방지할 수 있다.
또한, 이 실시예에서는 부유 더미 패턴(15)과 제거 더미 패턴(18)은 절단 차이가 발생하여도 그 절단 차이가 미리 정해진 허용 범위 내이면, 더미 패턴(15,18)의 단면이 코일 부품(1)의 측면(절단면)에 노출되지 않도록 설계되어 있다. 이 때문에, 더미 패턴과 전자 부품 구성용 도체 패턴 사이에 마이그레이션 등의 불량이 발생하는 것을 회피할 수 있다. 이에 따라, 전자 부품의 전기적 특성의 열화를 방지할 수 있고, 고품질이고 신뢰성의 높은 전자 부품을 제공하는 것이 용이하게 된다.
또한, 이 실시예에서는 부유 더미 패턴(15)과 제거 더미 패턴(18)은 동일한 도체 패턴층의 층면에 형성되고, 상기 부유 더미 패턴(15)과 제거 더미 패턴(18)을 동일한 도체 패턴층의 전자 부품 구성용 도체 패턴(4,5,7,8)과 동일한 재료로, 또한 동시에 제작하고 있다. 이에 따라, 제조 공정의 증가나 재료 코스트의 증가를 억제하면서 상기와 같은 우수한 효과를 얻을 수 있다.
또한, 이 실시예에서는 예컨대 제 1 도체 패턴층의 제거 더미 패턴(18a)에 겹치는 위치에 제거 더미 패턴이 형성되어 있지 않은 제 3 및 제 4 도체 패턴층에는 제거 더미 패턴(18a)에 겹치는 위치에 도체 패턴(7,8)의 신장 도체(X)가 형성되어 있다. 이렇게, 이 실시예에서는 제거 더미 패턴이 형성되어 있는 도체 패턴층의 제거 더미 패턴에 겹치는 위치에 제거 더미 패턴이 형성되어 있지 않은 다른 1개 이상의 도체 패턴층에는 그 제거 더미 패턴에 겹치는 위치에 전자 부품 구성용 도 체 패턴의 신장 도체가 형성되어 있는 구성으로 하였다. 이에 따라, 도체 패턴의 신장 도체가 형성되어 있는 부분의 적층체 상면의 요철을 작게 억제할 수 있다.
또한, 부유 더미 패턴이 형성되어 있는 적층체의 부위에는 부유 더미 패턴이 형성되어 있지 않은 도체 패턴층에 전자 부품 구성용 도체 패턴이 부유 더미 패턴에 겹쳐서 제공되어 있는 구성으로 함으로써, 부유 더미 패턴의 형성 영역에 있어서는 적층되어 있는 모든 도체 패턴층에 부유 더미 패턴 혹은 전자 부품 구성용 도체 패턴이 형성되어서 겹쳐 있는 것으로 되므로, 적층체 표면의 요철을 효과적으로 억제할 수 있다.
이 실시예에서는 포토리소그래피 기술을 이용하여 도체 패턴층 및 절연층을 형성하고 있다. 이 때문에, 포토리소그래피 기술의 고정밀도 가공에 의해 도체 패턴층 및 절연층을 거의 설계대로 제작할 수 있다. 이에 따라, 전자 부품의 전기적 특성의 편차를 작게 억제할 수 있고, 전기적 특성에 대한 신뢰성을 보다 한층 향상시키는 것이 용이하게 된다.
또한, 본 발명은 본 실시예의 형태에 한정되는 것은 아니고, 여러가지 실시형태를 채용할 수 있다. 예컨대, 이 실시예에서는 도 3a의 단면도에 나타낸 바와 같이, 제 2~제 4의 모든 도체 패턴층에는 각각 제 1 도체 패턴층의 부유 더미 패턴(15a)과 겹치는 위치에 부유 더미 패턴(15) 혹은 전자 부품 구성용 도체 패턴(7,8)의 일부가 형성되어 있다. 이렇게, 본 실시예에서는 어떤 1개의 도체 패턴층의 부유 더미 패턴과 겹치는 다른 모든 도체 패턴층의 위치에는 각각 부유 더미 패턴 혹은 전자 부품 구성용 도체 패턴의 일부가 형성되어 있다. 이에 대하여, 예 컨대, 도 4의 모식적인 단면도에 나타낸 바와 같이, 어떤 1개의 도체 패턴층의 부유 더미 패턴(15)과 겹치는 다른 모든 도체 패턴층의 위치에 있어서 부유 더미 패턴(15)이나 전자 부품 구성용 도체 패턴의 일부가 형성되어 있지 않은 도체 패턴층이 있어도 좋다. 또한, 제거 더미 패턴(18)에 관하여도 마찬가지이며, 어떤 1개의 도체 패턴층의 제거 더미 패턴(18)과 겹치는 다른 모든 도체 패턴층의 위치에 있어서 제거 더미 패턴(18)이나 전자 부품 구성용 도체 패턴의 일부가 형성되어 있지 않은 도체 패턴층으로서도 좋다.
또한, 이 실시예에서는 부유 더미 패턴(15)과 제거 더미 패턴(18)은 전자 부품 구성용 도체 패턴끼리의 연결 부분(신장 도체)(X)에 겹치는 위치에 설치되어 있었지만, 부유 더미 패턴(15)이나 제거 더미 패턴(18)은 전자 부품 구성용 도체 패턴과 겹치지 않는 부분에 제공되어도 좋다. 이 경우에는, 예컨대, 절단 제거 영역(Z)에 있어서 제 1~제 4의 모든 도체 패턴층에 각각 제거 더미 패턴(18)을 형성하여도 좋고, 제 1~제 4 도체 패턴층 중에서 미리 선택된 3층 이하의 도체 패턴층만에 제거 더미 패턴(18)을 형성하여도 좋다. 마찬가지로, 전자 부품 구성용 도체 패턴에 겹치지 않는 부분에 부유 더미 패턴(15)을 제공할 경우에는 제 1~제 4의 모든 도체 패턴층에 각각 부유 더미 패턴(15)을 형성하여도 좋고, 제 1~제 4 도체 패턴층 중에서 미리 선택된 3층 이하의 도체 패턴층만에 부유 더미 패턴(15)을 형성하여도 좋다.
또한, 본 실시예에서는 코일 부품(1)은 자성체 기판을 이용하고 있지만, 그 자성체 기판에 대신하여 예컨대 유전체 기판을 제공해도 좋다. 그 유전체 기판을 구성하는 절연 재료로서는 예컨대, 폴리이미드 수지나 에폭시 수지나 벤조시클로부텐 수지 등의 수지 재료나, 감광성 수지 재료나, SiO2 등의 유리 재료나, 유리 세라믹스나, BaTiO3 등의 유전체 세라믹스 등을 들 수 있다. 또한, 본 실시예에서는 도체 패턴층과 절연층이 교대로 적층 형성되어 이루어지는 적층체의 상하 양측에는 각각 기판이 제공되어 있었지만, 예컨대 상하 한쪽측의 기판에 대신하여, 용융된 절연 재료를 도포 형성한 후에 경화시켜서 이루어지는 보호층을 제공해도 좋다. 이렇게, 적층체의 상하 양측에 반드시 기판을 설치하지 않아도 좋다.
또한, 본 실시예에서는 코일 부품(커몬 모드 초크 코일 부품)을 예로 하여 설명했지만, 본 발명은 복수의 도체 패턴층이 절연층을 통하면서 적층 형성되어 있는 구성을 구비하고 있으면, 커몬 모드 초크 코일 부품 이외의 전자 부품이나 해당 전자 부품의 제조 방법이나 전자 부품 다수 취급용의 페어런트 기판에도 적용할 수 있다.
본 발명의 구성을 구비함으로써 소형이고 고성능 전자 부품을 제공할 수 있는 것으므로, 본 발명은 소형화가 요구되어 있는 장치 등에 조립되는 전자 부품이나 전자 부품의 제조 방법이나 전자 부품 다수 취급용 페어런트 기판에 유효하다.
Claims (17)
- 도체 패턴층이 절연층을 통하여 적층되어 복수의 도체 패턴층이 적층 일체화되어 있는 전자 부품의 제조 방법으로서:층면 방향으로 간격을 두어서 도체 패턴이 복수 형성되어 있는 도체 패턴층과, 절연층을 교대로 적층 형성하여 전자 부품을 구성하는 도체 패턴의 적층 부위가 복수 집합 형성되어 있는 적층체를 제작하고;그 적층체를 적층 방향으로 힘을 가하여 가압 일체화한 후에, 상기 적층체를 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 경계에 걸친 절단 라인을 따라서 절단하여 각 전자 부품마다 분리 분할하는 것으로 하고;상기 복수 적층되는 도체 패턴층 중 1개 이상의 도체 패턴층에는 그 표면에 절연층이 적층 형성되기 전에 상기 절단에 의해 절삭 제거되는 영역으로 상기 절단 제거 영역 내에 들어가는 사이즈의 제거 더미 패턴을 형성하고;또한, 상기 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 1개 이상의 도체 패턴층에는 그 표면에 절연층이 적층 형성되기 전에 전자 부품을 구성하는 도체 패턴과는 전기적으로 접속되어 있지 않은 부유 더미 패턴을, 절단 제거 영역과 간격을 두어서 절단 제거 영역의 외측 근방에 배치 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
- 제 1 항에 있어서,복수의 도체 패턴층 중 1개 이상의 도체 패턴층에는 부유 더미 패턴과 제거 더미 패턴을 동일한 도체 패턴층의 층면 방향으로 간격을 두어서 인접 배치하고, 이 동일한 도체 패턴층에 형성되는 전자 부품 구성용 도체 패턴, 부유 더미 패턴, 및 제거 더미 패턴은 동일한 재료로 또한 동시 공정으로 제작하는 것을 특징으로 하는 전자 부품의 제조 방법.
- 제 1 항에 있어서,한쪽의 도체 패턴층의 제거 더미 패턴에 겹치는 위치에 제거 더미 패턴이 형성되어 있지 않은 다른 도체 패턴층을 배치하고, 상기 다른 도체 패턴층에는 이 다른 도체 패턴층의 전자 부품을 구성하는 도체 패턴으로부터 신장 형성되어 절단 제거 영역을 횡단하는 신장 도체를 형성하고, 상기 한쪽의 도체 패턴층의 제거 더미 패턴과 다른 도체 패턴층의 상기 신장 도체를 겹치는 위치에 설치하는 것을 특징으로 하는 전자 부품의 제조 방법.
- 제 1 항에 있어서,한쪽의 도체 패턴층의 부유 더미 패턴에 겹치는 위치에 부유 더미 패턴이 형성되어 있지 않은 다른 도체 패턴층의 도체 패턴을 배치하고, 상기 한쪽의 도체 패턴층의 부유 더미 패턴과 상기 다른 도체 패턴층의 도체 패턴의 일부는 겹치는 위치에 설치하는 것을 특징으로 하는 전자 부품의 제조 방법.
- 제 3 항에 있어서,한쪽의 도체 패턴층의 부유 더미 패턴에 겹치는 위치에 부유 더미 패턴이 형성되어 있지 않은 다른 도체 패턴층의 도체 패턴을 배치하고, 상기 한쪽의 도체 패턴층의 부유 더미 패턴과 상기 다른 도체 패턴층의 도체 패턴의 일부는 겹치는 위치에 설치하는 것을 특징으로 하는 전자 부품의 제조 방법.
- 제 1 항에 있어서,포토리소그래피 기술을 이용하여 도체 패턴층 및 절연층을 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
- 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,전자 부품 구성용 도체 패턴은 코일 패턴 형상으로 이루어지며, 전자 부품은 코일 부품인 것을 특징으로 하는 전자 부품의 제조 방법.
- 층면 방향으로 간격을 두어서 도체 패턴이 복수 형성되어 있는 도체 패턴층과 절연층이 교대로 적층 형성되어 전자 부품을 구성하는 도체 패턴의 적층 부위가 복수 집합 형성되어 있는 적층체로, 그 적층체를 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 경계에 걸친 절단 라인을 따라서 절단함으로써 각 전자 부품마다 분리 분할한 복수의 전자 부품을 절출하기 위한 페어런트 기판으로서,상기 복수 적층되는 도체 패턴층 중 1개 이상의 도체 패턴층에는 상기 절단 라인을 따라서 절단되는 절단 제거 영역 내에 상기 절단 제거 영역 내에 들어가는 사이즈의 제거 더미 패턴이 형성되고,또한, 상기 각 전자 부품을 구성하는 도체 패턴의 적층 부위의 1개 이상의 도체 패턴층에는 전자 부품을 구성하는 도체 패턴과는 전기적으로 접속되어 있지 않은 부유 더미 패턴이 상기 절단 제거 영역과 간격을 두어서 상기 절단 제거 영역의 외측 근방에 배치 형성되어 있는 것을 특징으로 하는 전자 부품 다수 형성용 페어런트 기판.
- 제 8 항에 있어서,복수의 도체 패턴층 중 1개 이상의 도체 패턴층에는 부유 더미 패턴과 제거 더미 패턴이 간격을 두어서 인접 배치되어 있으며, 이 동일한 도체 패턴층에 형성되는 전자 부품 구성용 도체 패턴, 부유 더미 패턴, 및 제거 더미 패턴은 동일한 재료로 제작되어 있는 것을 특징으로 하는 전자 부품 다수 형성용 페어런트 기판.
- 제 8 항에 있어서,제거 더미 패턴이 형성되어 있는 도체 패턴층의 제거 더미 패턴에 겹치는 위치에 제거 더미 패턴이 형성되어 있지 않은 다른 1개 이상의 층의 도체 패턴층에는 상기 다른 도체 패턴층의 전자 부품을 구성하는 도체 패턴으로부터 신장 형성되어 절단 제거 영역을 횡단하는 신장 도체가 형성되고, 상기 도체 패턴층의 제거 더미 패턴과 다른 도체 패턴층의 상기 신장 도체는 겹치는 위치에 설치되어 있는 것을 특징으로 하는 전자 부품 다수 형성용 페어런트 기판.
- 제 8 항에 있어서,부유 더미 패턴이 형성되어 있는 도체 패턴층의 부유 더미 패턴에 겹치는 위치에 부유 더미 패턴이 형성되어 있지 않은 다른 1개 이상의 도체 패턴층에는 상기 다른 도체 패턴층의 전자 부품을 구성하는 도체 패턴의 일부가 상기 도체 패턴층의 부유 더미 패턴과 겹치는 위치에 설치되어 있는 것을 특징으로 하는 전자 부품 다수 형성용 페어런트 기판.
- 제 10 항에 있어서,상기 부유 더미 패턴이 형성되어 있는 도체 패턴층의 부유 더미 패턴에 겹치는 위치에 부유 더미 패턴이 형성되어 있지 않은 다른 1개 이상의 도체 패턴층에는 상기 다른 도체 패턴층의 전자 부품을 구성하는 도체 패턴의 일부가 상기 도체 패턴층의 부유 더미 패턴과 겹치는 위치에 설치되어 있는 것을 특징으로 하는 전자 부품 다수 형성용 페어런트 기판.
- 제 8 항에 있어서,포토리소그래피 기술을 이용하여 도체 패턴층 및 절연층이 형성되어 있는 것을 특징으로 하는 전자 부품 다수 형성용 페어런트 기판.
- 제 8 항 내지 제 13 항 중 어느 한 항에 있어서,전자 부품 구성용 도체 패턴은 코일 패턴 형상으로 이루어지며 전자 부품은 코일 부품인 것을 특징으로 하는 전자 부품 다수 형성용 페어런트 기판.
- 삭제
- 도체 패턴층과 절연층이 교대로 적층 형성되어 복수의 도체 패턴층이 적층 일체화되어 있는 적층체의 전자 부품으로서:상기 복수 적층되는 도체 패턴층 중 1개 이상의 도체 패턴층에는 도체 패턴과는 전기적으로 접속되어 있지 않은 부유 더미 패턴이 상기 도체 패턴층의 단면과 도체 패턴 사이의 영역에 도체 패턴과는 간격을 두고, 또한, 도체 패턴층의 단면에 노출되지 않는 상태로 배치되어 있고,도체 패턴층에는 도체 패턴으로부터 신장 형성되어서 해당 도체 패턴층의 단면에 이르는 신장 도체가 형성되어 있으며, 복수 적층되어 있는 도체 패턴층 중에는 신장 도체의 형성 위치가 다른 도체 패턴층이 포함되고, 이 신장 도체의 형성 위치가 서로 다른 도체 패턴층에 있어서는 한쪽측의 도체 패턴층의 신장 도체와 겹치는 다른 쪽측의 도체 패턴층의 신장 도체가 형성되어 있지 않은 영역에는 부유 더미 패턴이 형성되어 있는 것을 특징으로 하는 전자 부품.
- 제 16 항에 있어서,전자 부품 구성용 도체 패턴은 코일 패턴 형상으로 이루어지며, 전자 부품은 코일 부품인 것을 특징으로 하는 전자 부품.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020067014638A KR100809529B1 (ko) | 2004-07-23 | 2005-05-27 | 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2004-00216029 | 2004-07-23 | ||
| KR1020067014638A KR100809529B1 (ko) | 2004-07-23 | 2005-05-27 | 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070023641A KR20070023641A (ko) | 2007-02-28 |
| KR100809529B1 true KR100809529B1 (ko) | 2008-03-04 |
Family
ID=41627205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067014638A KR100809529B1 (ko) | 2004-07-23 | 2005-05-27 | 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100809529B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198439A (ja) * | 1992-05-07 | 1993-08-06 | Tdk Corp | 積層型インダクタおよびその製造方法 |
| JPH07122430A (ja) * | 1993-10-27 | 1995-05-12 | Yokogawa Electric Corp | 積層形プリントコイル及びその製造方法 |
| JPH09289128A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Works Ltd | プリントコイル用多層板の製造方法 |
| JPH11243017A (ja) | 1998-02-26 | 1999-09-07 | Murata Mfg Co Ltd | 薄膜型コイル部品の方向性認識方法 |
| JP2004186343A (ja) | 2002-12-02 | 2004-07-02 | Kyocera Corp | セラミック積層体及びその製法 |
-
2005
- 2005-05-27 KR KR1020067014638A patent/KR100809529B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198439A (ja) * | 1992-05-07 | 1993-08-06 | Tdk Corp | 積層型インダクタおよびその製造方法 |
| JPH07122430A (ja) * | 1993-10-27 | 1995-05-12 | Yokogawa Electric Corp | 積層形プリントコイル及びその製造方法 |
| JPH09289128A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Works Ltd | プリントコイル用多層板の製造方法 |
| JPH11243017A (ja) | 1998-02-26 | 1999-09-07 | Murata Mfg Co Ltd | 薄膜型コイル部品の方向性認識方法 |
| JP2004186343A (ja) | 2002-12-02 | 2004-07-02 | Kyocera Corp | セラミック積層体及びその製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070023641A (ko) | 2007-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4636160B2 (ja) | 電子部品の製造方法および親基板 | |
| JP6665838B2 (ja) | インダクタ部品 | |
| US6988312B2 (en) | Method for producing multilayer circuit board for semiconductor device | |
| KR101364908B1 (ko) | 전자 부품 및 그 제조 방법 | |
| US20120073129A1 (en) | Multilayer ceramic electronic component and a method for manufacturing the same | |
| US20110100527A1 (en) | Laminated ceramic electronic component and method for producing the same | |
| WO2006073029A1 (ja) | 電子部品及び電子部品製造方法 | |
| WO2007080680A1 (ja) | インダクタの製造方法 | |
| US6623111B2 (en) | Multilayer piezoelectric device and method of producing the same and piezoelectric actuator | |
| US7688567B2 (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
| KR20070037414A (ko) | 적층 콘덴서 | |
| JP3827311B2 (ja) | コモンモードチョークコイルの製造方法 | |
| JP4622367B2 (ja) | 電子部品 | |
| JP2005294486A (ja) | 積層型電子部品 | |
| JPH1197243A (ja) | 電子部品及びその製造方法 | |
| KR100809529B1 (ko) | 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 | |
| JP6485984B1 (ja) | コイル部品 | |
| JP2006173163A (ja) | チップコイル | |
| JP5585576B2 (ja) | 電子部品の製造方法 | |
| JP7347037B2 (ja) | 電子部品の製造方法 | |
| WO2021025025A1 (ja) | 樹脂多層基板および樹脂多層基板の製造方法 | |
| JP4374880B2 (ja) | 積層コイル及びその製造方法 | |
| JP2004186665A (ja) | 多層構造部品およびその製造方法 | |
| JP2000049058A (ja) | 積層電子部品の製造方法 | |
| JP7438656B2 (ja) | 集合基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130117 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170217 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20200213 Year of fee payment: 13 |