JPH05198439A - 積層型インダクタおよびその製造方法 - Google Patents

積層型インダクタおよびその製造方法

Info

Publication number
JPH05198439A
JPH05198439A JP4142125A JP14212592A JPH05198439A JP H05198439 A JPH05198439 A JP H05198439A JP 4142125 A JP4142125 A JP 4142125A JP 14212592 A JP14212592 A JP 14212592A JP H05198439 A JPH05198439 A JP H05198439A
Authority
JP
Japan
Prior art keywords
conductor
magnetic
laminated
sheet
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4142125A
Other languages
English (en)
Other versions
JP3320096B2 (ja
Inventor
Koji Tashiro
浩二 田代
Akira Kaneko
丹 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP14212592A priority Critical patent/JP3320096B2/ja
Publication of JPH05198439A publication Critical patent/JPH05198439A/ja
Application granted granted Critical
Publication of JP3320096B2 publication Critical patent/JP3320096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Soft Magnetic Materials (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 磁性体シート21の下方に磁性体シート22
を、その上方に磁性体シート23を積層し、3層を一体
化して積層型インダクタ1とする。磁性体シート21は
好ましくは0.2mm以上の厚さをもち、その上側主面に
は、端部引き出し部310を有するスパイラル状の導体
パターン31を設ける。磁性体シート21には、両主面
間に貫通する貫通孔4を形成し、この貫通孔4には導体
パターン31と接続して導体35を充填する。磁性体シ
ート22の上側主面には、端部引き出し部320を有す
るスパイラル状の導体パターン32を形成し、貫通孔4
内に充填された導体35と接続する。導体パターン3
1、32を形成した磁性体シート21、22の主面に
は、端部引き出し部310、320と離間対向して、ダ
ミーパターン61、65を設け、外部電極を設ける。 【効果】 製造が容易で、製造歩留りや信頼性が高い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この出願の発明は、積層型インダ
クタとその製造方法とに関する。
【0002】
【従来の技術】各種電子回路のノイズを抑制するため、
フェライトや非晶質磁性合金等の磁性体を用いたビーズ
コアがノイズサプレッサとして用いられている。従来の
ビーズコアには、磁性体の小さいトロイド状のビーズ
や、ワイヤ付フォーミングタイプ、アキシャルやラジア
ルのテーピングタイプ等種々のタイプが存在する。これ
らは、電子部品のリードに直接取り付けたり、回路に電
気的に接続して使用されるものがあるが、電子機器の小
型化や適用機器の汎用化に伴ない、小型化や一般部品と
同様な自動実装対応用のテーピング化および面実装対応
用のリードレス化へのニーズが急速に高まっている。
【0003】一方、通常のコイルやLC複合部品等とし
て用いられる表面実装可能な積層型インダクタが実用化
されている。積層型インダクタは、厚膜技術により磁性
体層と、導体層とを交互に積層した後、焼成して製造さ
れる。
【0004】実公昭62−25858号や実開昭57−
78609号等に記載された絶縁性基板上に導体コイル
パターンを形成した空心タイプや開磁路型のインダクタ
では、インピーダンスが低く、このような用途には不向
きであるが、磁性体層をもつ閉磁路型の積層型インダク
タは、ノイズ抑制用のビーズコアないしノイズサプレッ
サとして使用可能である。
【0005】しかし、積層型インダクタをノイズ抑制用
のビーズコアとして用いるには、素子の小型化に伴なっ
てインピーダンスが低下し、また使用周波数、例えば5
0〜1000MHz 程度の特に高周波でのインピーダンス
が不十分となる。また、インピーダンスを上げるため、
積層数(ターン数)を増加すると、共振周波数が低くな
り、高周波特性が悪化する他、製造工程が増え、コスト
が増加し、しかも量産上非常に不利である。
【0006】従来、積層型インダクタには、大別して印
刷積層タイプと、グリーンシート積層タイプとがある。
印刷積層タイプは、例えば特公昭60−50331号に
記載されているように、1ターン未満の導体パターンの
印刷と、この導体パターンの一部が露出するようにして
磁性体を印刷し、この操作を繰り返し積層して焼成する
ものである。
【0007】しかし、印刷積層タイプでは、導体接続の
確実性が低下するため磁性体層の厚さを0.1mm以上に
厚くできず、400MHz 以上での高周波でのインピーダ
ンスがきわめて低いことが判明した。また、インピーダ
ンスを上げるためにターン数を増やしても、共振周波数
が低周波側へシフトするので、結果として高周波のイン
ピーダンスは低くなってしまう。
【0008】一方、グリーンシート積層タイプは、例え
ば特開平1−151211号等に記載されているよう
に、貫通孔を形成した磁性体グリーンシートに導体パタ
ーンを形成し、これを複数枚積層し、焼成するものであ
る。この場合、複数のグリーンシートには所定ターン
(1ターン未満)ごとの導体パターンを形成し、これを
積層するとともに各シートに形成した貫通孔内に充填し
た導体で各導体パターンを導通し、全体で所定のターン
数のコイルとなるように構成する。そして、コイルの始
端と終端とのそれぞれのグリーンシートには、その両対
向端縁部にコイル端と接続されたストライプ状に端部引
き出し部を形成し、これを両対向端縁部に露出させて、
このそれぞれに一対の外部電極を形成する。
【0009】ところで、ビーズコア用の積層型インダク
タは、その厚さを0.8〜1.5mm程度まで小型化する
ことが要求されている。このような場合には、所定のイ
ンピーダンスを得るためには、渦巻状のコイル部分をグ
リーンシートに形成し、グリーンシート1層あたりのタ
ーン数を1ターン以上に増加し、グリーンシート厚を厚
くし、積層数を少なくすることが量産上有利である。
【0010】このようなときには、焼成後の厚さが0.
2mm以上と従来より厚い磁性体シートを用いることにな
る。しかも、このようなときには、ストライプ状の端部
引き出し部をその端部全域に有する導体パターンをグリ
ーンシートに印刷して積層圧着し、焼成し、その後、両
端部に外部電極用ペーストを塗布し、焼付けて外部電極
を形成すると、グリーンシートが厚いので、外部電極用
ペーストとのぬれ性が十分でなく、引き出し部と外部電
極との接続が十分でなく、直流抵抗が増大したり、バラ
ついたり、経時的に変化したり、さらには導通不良を生
じたりする。
【0011】また、積層型インダクタの製造において
は、大面積のグリーンシート上に、1層分のコイル部分
の導体ペーストの印刷パターンを多数アレイ状に形成
し、その複数枚を積層圧着した後、切断してチップ化
し、これを焼成することが量産上好ましい。このとき、
積層位置がズレたり、切断位置がズレたりすると、外部
電極と端部引き出し部との接続が不十分となり、導通不
良等の生じる可能性が大きくなる。さらに、積層ズレに
よるパターン間のズレは、貫通孔内の導体と、直下のグ
リーンシートの導体パターン間のズレも生じさせ、これ
によっても、歩留りの低下や信頼性の低下の原因とな
る。
【0012】
【発明が解決しようとする課題】この出願の発明の主た
る目的は、特性にバラツキがなく、製造歩留りや信頼性
の高い積層型インダクタと、その製造方法を提供するこ
とにある。
【0013】
【課題を解決するための手段】このような目的は、下記
(1)〜(5)のこの出願の発明によって達成される。
【0014】(1)少なくとも第1の磁性体シートと第
2の磁性体シートとを含む複数の磁性体シートが積層一
体化されており、前記第1の磁性体の一方の主面には、
端部引き出し部を有する第1の導体パターンが形成され
ており、この第1の導体パターンの形成位置には、前記
第1の磁性体シートの両主面間に貫通する貫通孔が形成
されており、この貫通孔には、前記第1の導体パターン
と接続して導体が充填されており、前記第2の磁性体シ
ートの前記第1の磁性体シート側の主面には、端部引き
出し部を有する第2の導体パターンが形成されており、
この第2の導体パターンは、前記貫通孔内に充填された
前記導体と、直接または間接的に接続されており、さら
に、第1および第2の磁性体シートのそれぞれ第1およ
び第2の導体パターンを形成した主面には、それぞれ第
1および第2の導体パターンと離間して、それぞれ第2
および第1の導体パターンの端部引き出し部とほぼ対応
する位置に、ダミー導体パターンがそれぞれ形成されて
おり、前記第1および第2の導体パターンの端部引き出
し部と接続する一対の外部電極が形成されている積層型
インダクタ。
【0015】(2)前記貫通孔の前記第1の導体パター
ンを形成した主面側の孔径r0 が、他方の主面側の孔径
1 よりも大径である上記(1)の積層型インダクタ。
【0016】(3)r0 /r1 =1.2〜1.7である
上記(2)の積層型インダクタ。
【0017】(4)前記第1の磁性体シートの厚さが
0.2mm以上である上記(1)ないし(3)のいずれか
の積層型インダクタ。
【0018】(5)第1、第2および第3の磁性体グリ
ーンシートを用意し、前記第1の磁性体グリーンシート
に所定の間隔で複数の貫通孔を形成し、さらに導体ペー
ストを印刷して、所定の間隔で複数の第1の導体パター
ンを形成するとともに、前記貫通孔内に導体を充填し、
第2の磁性体グリーンシートに導体ペーストを印刷し
て、所定の間隔で複数の第2の導体パターンを形成し、
第1、第2および第3の磁性体グリーンシートを積層圧
着し、次いでチップ化し、その後焼成して、さらに外部
電極を形成して上記(1)ないし(4)のいずれかの積
層型インダクタを得る積層型インダクタの製造方法。
【0019】
【具体的構成】以下、本発明の具体的構成を詳細に説明
する。
【0020】図1、図2および図3には、本発明の積層
型インダクタの好適例が示される。図1は積層型インダ
クタの正面図であり、図2は図1の内部構造を示す正面
図、図3は図1の分解斜視図である。
【0021】積層型インダクタ1は、互いにほぼ等厚の
第1、第2および第3の磁性体シート21、22、23
を積層一体化したチップ体10を有する。すなわち、本
発明では、第1の磁性体シート21の両主面に、第2の
磁性体シート22と第3の磁性体シート23を積層した
3層構成とする。ほぼ同じ厚さの3層構成とすること
で、磁性体シートは1種のみ用意すればよく、2層の磁
性体シート21、22にのみ印刷を行えばよいので、工
程数が減少し、製造は格段と容易になり、量産性はきわ
めて高いものとなる。また、1層あたりのシート厚、特
に導体パターン31、32間の第1の磁性体シート21
の厚さを十分大きいものとできるので、浮遊容量が減少
し、高周波特性が向上する。
【0022】チップ体10の厚さは、0.5〜2mm、特
に0.6〜1.5mmとする。また平面サイズは、一般に
1.3〜4.8mm×0.5〜3.5mm、特に1.7〜
3.5mm×0.9〜2.8mm程度とする。
【0023】このため、チップ体10中の第1の磁性体
シート21の厚さは0.2mm以上とすることができる。
厚さがこれより薄いと、高周波特性が低下してくる。な
お、第1の磁性体シート21の厚さは、通常0.2〜
0.8mm、特に0.3〜0.5mmとする。
【0024】また、第2の磁性体シート22および第3
の磁性体シート23の厚さも高周波特性の向上に寄与す
る。より一層良好な高周波特性を得るためには、これら
はともに0.2mm以上であることが好ましく、通常3層
とも0.2〜0.8mmとすることが好ましい。
【0025】このような場合、第1の磁性体シート21
および第2の磁性体シート22の磁性体シート23側の
主面に第1および第2の導体パターン31、32を形成
する。この場合、2層のシート上のみの少ない枚数で高
インピーダンスを得るためには、一平面でのコイルの巻
数を増加させる。前記のとおり、貫通孔を介しシートの
表裏にコイルパターンを形成するのは量産性が低く、製
造歩留りを悪化させるので、パターンはシートの一方の
主面にのみ形成し、しかもスパイラル状とする。
【0026】図示例では、第1および第2の磁性体シー
ト21、22上に形成される導体パターン31、32
は、一方の側端面側の主面端部全域にストライプ状に設
けた端部引き出し部310、320を有し、この端部引
き出し部310、320の正面側から、直角に折れ曲が
りつつスパイラル状に主面中央部に向かい、主面中央部
のパターン端部315、325に至るストライプ状パタ
ーンとして形成されている。そして、第1および第2の
導体パターン31、32のパターン端部315、325
は、第1の磁性体シート21に設けられた貫通孔4に充
填された導体35によって電気的に接続される。
【0027】そして、全体のパターンは、第1の導体パ
ターン31の端部引き出し部310をスタートしたの
ち、90°づつ折れ曲がりながら、第1の磁性体シート
21上にて4回の屈曲を行い、次いで、第2の磁性体シ
ート22上にてさらに4回の屈曲を行い、計8回屈曲し
て、もとの位置と平行となって、第2の導体パターン3
2の端部引き出し部320に至る。すなわち、端部引き
出し部310からスタートする最初の直線部311に対
し、それと平行になる直線部に至る直前の位置313ま
でが1ターンと定義できるので、パターンは、第1の磁
性体シート21上にて1ターンしたのち、第2の磁性体
シート22上の第2の導体パターン32に移り、位置3
23にて2ターン目を完了したのち、第1の導体パター
ン31の最初の直線部311と平行な最後の直線部32
1を経て、第1の導体パターンの端部引き出し部310
と対向する端部に位置する端部引き出し部320に至っ
ている。すなわち、このような場合は、2ターンとほぼ
1/4周を行っているので9/4ターンと称する。ま
た、ほぼ1/4周とは、通常スパイラル状の1ターンを
4つの直線部から形成するので、4つのうちの1つの直
線部が巻線に寄与しているとの意義である。
【0028】そして、このように、ほぼ9/4ターン以
上の巻線数とすることにより、インピーダンスが向上す
るものである。この場合、平面サイズが許すものであれ
ば巻線数は9/4より大きくすることもできるが、上記
のチップ体サイズでは、一般にほぼ9/4から、ほぼ1
7/4、特にほぼ13/4まで可能である。なお、第1
および第2の導体パターンのターン数は、図示のように
ほぼ同一であることが好ましいが、両者は異なっていて
もよい。ただし、両者ともに1ターン以上であることが
好ましい。
【0029】さらに、スパイラル状に形成された第1お
よび第2の導体パターン31、33は、図示のように、
第1の磁性体シート21を挾んで、実質的に垂直位置に
対向していることが好ましい。特に第1の導体パターン
31を、第2の導体パターン32上に垂直に投影したと
き、両パターンの50%上が重なり合うことが好まし
い。これによってもインピーダンスが向上する。
【0030】そして、第1および第2の導体パターン3
1、32は、幅50〜300μm、厚さ5〜50μm程
度とすることが好ましい。なお、第1および第2の導体
パターン31、32のパターン端部315、325は、
幅150〜400μm、長さ150〜500μmの広幅
のパッドを有する形状とされ、貫通孔4内の導体35の
接続を確実なものとしている。
【0031】このように、従来と比較して厚い磁性体シ
ート21等に貫通孔4を形成し、この貫通孔4に導体3
5を充填し、上下の導体パターン31、32等を接続す
る場合、接続の不確実性が生じ、導体ペーストの充填性
が低下し、導通不良や、直流抵抗の増大やバラツキや経
時変化等が生じてくることがある。このような点を解消
するためには、ディスペンサ等を用い、まず最初に直接
貫通孔4内に導体ペーストを充填することも考えられる
が、工程増および工程の複雑化を招き、量産上不利であ
る。
【0032】そこで、図示例では、貫通孔4の第1の導
体パターン31形成面側の孔径r0を、裏面側の孔径r1
より大径としている。このようにすることにより、第
1の磁性体シート21の裏面側から吸引しつつ印刷を行
うだけで、貫通孔4内に効率よく導体ペーストを充填で
き、量産性が向上し、製品の歩留りが向上し、特性バラ
ツキが減少する。また、経時変化も減少する。
【0033】このような場合、r1 は一般に50〜20
0μm 程度とし、r0 /r1 は1.2〜1.7程度とす
ることが好ましい。r1 が小さすぎると導通に問題が生
じ、逆に大きすぎると充填性に問題を生じたり、配線密
度に悪影響を及ぼす。r0 /r1 が小さくなると、r1
を縮径した効果の実効がなくなり、また縮径しすぎると
充填に問題が生じたり、配線密度に悪影響を及ぼしたり
する。なお、r0 からr1 への縮径の状態は連続的であ
っても、段階的であってもよい。
【0034】このような形状の貫通孔4を得るには、穿
孔用の針の形状を変えたり、あるいは貫通孔4の穿孔時
に、レーザ等により穿孔したり、ポリエステルフィルム
等の基材上にグリーンシートを載置して穿孔したりすれ
ばよい。
【0035】さらに、第1および第2の磁性体シート2
1、22の第1および第2の導体パターン31、32形
成面には、ダミー導体パターン61、65が形成されて
いる。このダミー導体パターン61、65は、第1およ
び第2の導体パターン31、32とは離間して、それと
は電気的に絶縁された状態で、第1および第2の導体パ
ターン31、32の端部引き出し部310、320とは
逆の側面側の端部にストライプ状に形成されている。こ
の結果、ダミーパターン61、65は、自らが形成され
た磁性体シート21、22とは異なる磁性体シート2
1、22上に形成された導体パターン32、31の端部
引き出し部320、310と対向して配置されている。
【0036】特に焼成後の厚さが0.2mm以上と厚い磁
性体シートとするときには、前記のとおり、グリーンシ
ートに導体ペーストを印刷して積層圧着し、焼成する際
に、端部引き出し部31等を端部全域にそれぞれストラ
イプ状に形成し、その後この両端部に外部電極用ペース
トを塗布し、焼付けて外部電極51、55を形成したと
き、グリーンシートとの接触率が大きくなるので、外部
電極用ペーストとのぬれ性が十分でなく、引き出し部と
外部電極との接続が十分でなく、直流抵抗が増大した
り、バラついたり、経時的に変化したり、さらには導通
不良を生じたりすることがある。
【0037】また、積層型インダクタの製造において
は、図4に示されるように、大面積のグリーンシート7
1上に、多数の導体パターン31に対応する導体ペース
トの印刷パターン81を形成し[図4(c)]、その複
数枚を積層圧着した後[図4(d)]、切断してチップ
化し[図4(e)]、これを焼成することが量産上好ま
しい。このとき、積層位置がズレたり、切断位置がズレ
たりすると、外部電極51、55と端部引き出し部31
0、320との接続が不十分となり、導通不良等の生じ
る可能性が大きくなる。さらに、積層ズレによるパター
ン間のズレは、貫通孔4内の導体35と、第2の導体パ
ターン32間のズレも生じさせ、これによっても、歩留
りの低下や信頼性の低下の原因となる。
【0038】そこで、例えば図5(a)に示されるよう
に、大面積のグリーンシート71上に導体パターンに対
応する多数の導体パターン81を同時に印刷するに際
し、端部引き出し部310、320に対応するストライ
プ状のパターン9を広幅に形成しておき、チップ化に際
し、このパターン9の中間を、S線に沿って切断すれ
ば、チップ化されたグリーンシート710上の両端部に
は、図5(b)に示されるように、ダミー導体パターン
61、65に対応するパターン91と、端部引き出し部
310、320に対応するパターン810とが同時に形
成され、外部導体51、55と端部引き出し部310、
320との接続が確実になる。また、端部に露出するダ
ミー導体パターン61、65により、外部電極ペースト
のぬれ性が向上し、これらにより歩留りや信頼性が向上
する。
【0039】また、積層後チップ形状に切断した後、端
部に露出するダミー導体パターン61、65用のパター
ン91、95と、端部引き出し部310、320用のパ
ターン810、820とを視覚的に確認することによ
り、正常な積層および切断が確認でき[図6(a)]、
積層ズレ[図6(b)]や、切断ズレ[図6(c)]を
容易に判別でき、積層ズレを補正することができる。こ
の結果、歩留りが向上し、また目視で導通状態を検査す
ることが可能となり、焼成後のチップ1個毎の導通検査
が不要となり、量産上きわめて有利となる。なお、図7
には、S線およびS′線に沿って切断してチップ化して
ダミー導体パターンを形成する際の異なるパターン例が
示される。
【0040】そして、このようなチップ体10には、第
1および第2の導体パターンとそれぞれ接続して、一対
の外部電極51、55が設けられる。この際、端部引き
出し部310、320の形成部位の3側面を外部電極5
1、55で被えば、接続はより確実となる他、水分の影
響による耐湿性、耐候性が向上し、高い信頼性が得られ
る。
【0041】導体31、32、35の材質としては、従
来公知の導体材質は何れも使用できる。例えば、Ag、
Cu、Pdやこれらの合金等を用いればよいが、このう
ち、AgまたはAg合金が好適である。Ag合金として
は、Agを70重量%以上含むAg−Pd合金等が好適
である。
【0042】積層型インダクタ1の磁性体シート21、
22、23の材質としては、従来公知の磁性体層材質は
何れも使用できる。例えば、スピネル構造を有する各種
スピネルソフトフェライトを用いることができるが、焼
成温度の関係でNi系のフェライト、特にNi−Cu−
Znフェライトを用いることが好ましい。Ni−Cu−
Znフェライトは、低温焼成材料であり、また、良好な
絶縁体であるため、このような磁性層を用いたとき、本
発明の積層型インダクタは、900℃程度以下の焼成に
適し、優れた特性が得られる。このような、フェライト
系の磁性体グリーンシートは、導体ペーストと800〜
1000℃、特に850〜950℃の焼成温度にて同時
焼成して形成できる。
【0043】また、外部電極51、55の材質について
は、特に制限がなく、各種導電体材料、例えばAg、N
i、Cu等あるいはAg−Pd等のこれらの合金などの
印刷膜、メッキ膜、蒸着膜、イオンプレーティング膜、
スパッタ膜あるいはこれらの積層膜などいずれも使用可
能である。これらのうち、AgまたはAg合金塗布膜
に、Cu、Ni、Snのメッキ膜を積層したものは、半
田ぬれ性や耐エージング性の点で好適である。外部電極
51、55の厚さは任意であり、目的や用途に応じ適宜
決定すればよいが、通常総計50〜200μm 程度であ
る。
【0044】本発明の積層型インダクタは、各種電子回
路のノイズ抑制等に用いられる。そして、50〜150
0MHz 程度、特に100〜1000MHz 程度の周波数に
おいて有効である。この場合、本発明では、前記のとお
りインダクタを小型化しても周波数300MHz にて、イ
ンピーダンス180〜250Ω程度のものが実現でき
る。
【0045】次に、本発明の積層型インダクタの製造方
法について説明する。まず、磁性体グリーンシート、導
電体層用ペーストおよび外部電極用ペーストをそれぞれ
製造する。磁性体グリーンシート、導電体層用ペースト
および外部電極用ペーストは、それぞれ、通常の方法で
製造すればよい。
【0046】例えば、磁性体グリーンシートを製造する
には、フェライト原料粉末をボールミル等により湿式混
合する。こうして湿式混合したものを、通常スプレード
ライヤー等により乾燥させ、その後仮焼する。これを通
常は、平均粒径が0.5〜2μm 程度になるまでボール
ミル等にて湿式粉砕し、スプレードライヤー等により乾
燥する。得られた混合フェライト粉末と、エチルセルロ
ース、アクリル樹脂、ポリビニルブチラール、ボリビニ
ルアルコール等のバインダーと、溶媒とを混合し、スラ
リーとする。なお、フェライト粉末のほか、各種磁性粒
子を用いることも可能である。そして、公知の方法に従
い、0.2〜0.8mm程度の厚さのグリーンシートとす
る。 導体ペーストおよび外部電極用ペーストは、通
常、導電性粒子と、バインダーと、溶剤とを含有する。
このような組成物を混合し、例えば3本ロール等で混練
してペースト(スラリー)とする。
【0047】次いで、図4(a)に示されるように、ま
ず、大面積の磁性体グリーンシート71を用意し、図4
(b)に示されるように、これに多数の貫通孔4を設け
る。そして図4(c)に示されるように所定パターンの
導体ペーストのパターン81を多数形成して、第1の磁
性体グリーンシート71を得る。
【0048】これを、図4(d)に示されるように、貫
通孔4を形成しない他は同様にして作製した第2の磁性
体グリーンシート72と、導体ペーストのパターンを形
成しない第3のグリーンシート73と積層し、その後チ
ップ化しチップ100を得る[図4(e)]。そしてこ
れを焼成する。
【0049】焼成条件や焼成雰囲気は、材質等に応じて
適宜決定すればよいが、通常、焼成温度は、850〜9
50℃程度、焼成時間は、2〜7時間程度である。焼成
雰囲気は、導電体層にCu、Ni等を用いる場合は、非
酸化性雰囲気とし、このほか、Ag、Pd等を用いる場
合は大気中でよい。
【0050】このようにして得られたチップ体10に
は、例えばバレル研磨、サンドブラスト等にて端面研磨
を施し、外部電極用ペーストを焼きつけて外部電極5
1、55を形成する。そして、必要に応じ、外部電極5
1、55上にめっき等により端子電極を形成する。な
お、以上では3層構成のビーズコア用の積層型インダク
タについて詳述してきたが、積層数やターン数等は種々
変更可能である。
【0051】
【実施例】以下、本発明の具体的実施例を挙げ、本発明
をさらに詳細に説明する。 実施例1 フェライト原料として、NiO、CuO、ZnO、Fe
23 の粉体をボールミルにて湿式混合し、次いで、こ
の湿式混合物をスプレードライヤーにより乾燥し、78
0℃にて仮焼し、顆粒として、これをボールミルにて粉
砕したのちスプレードライヤーで乾燥し、平均粒径1.
2μm の粉体とした。次いで、この粉体を所定量のポリ
ビニルブチラールとともにトルエン−エチルアルコール
中に分散混合し、Ni−Cu−Znフェライトのスラリ
ーを作製し、厚さ0.4mmのグリーンシートを得た。
【0052】Ag−Pd導体ペーストと、磁性体グリー
ンシートを用い、図4、図5に示されるようにして、一
枚のグリーンシートから550個のチップを得、これを
焼成して、図1〜図3に示される積層型インダクタサン
プルNo. 1作製した。この場合、焼成温度は920℃、
焼成時間は7時間とし、焼成雰囲気は大気中とした。
【0053】外部電極はAg−Pdペーストを端部引き
出し部を被うように焼きつけた。得られた積層型インダ
クタの寸法は、2.0mm×1.25m ×0.9mmであっ
た。
【0054】各構成部の諸元は下記のとおりである。 第1、第2および第3の磁性体シート厚さ:0.4mm 導体パターン幅 :180μm 導体パターン厚さ : 10μm 端部引き出し部幅 :200μm ダミー導体パターン幅 :200μm ターン数:9/4 貫通孔:r0 =220μm 、r1 =150μm 外部電極形成幅(端面からの長さ) :0.2mm
【0055】これらについて周波数をかえてインピーダ
ンスを測定し、その平均を求めた。また、200〜10
00MHz での高周波領域での平均インピーダンスを算出
した。結果を表1に示す。
【0056】
【表1】
【0057】なお、550個のサンプルの直流抵抗RDC
のバラツキは3.61%以下であった。そして耐候性も
良好であった。
【0058】これに対し、サンプルNo. 1においてダミ
ー導体パターンを設けないときには、RDCのバラツキが
10.9%以上に増大した。また、貫通孔の孔径をr0
=r1 =220μm 、r0 =220μm 、r1 =120
μm 、r0 /r1 =1.83、あるいはr1 =r0 =1
20μm としたところ、いずれも直流抵抗RDCのバラツ
キが9.0%以上に増大した。
【0059】実施例2 実施例1のサンプルNo. 1において、グリーンシート厚
を0.35mmとし、3層の3.2×1.6×0.85mm
のインダクタサンプルNo. 4、5を得た。ターン数はN
o. 4で13/4ターン、No. 5で17/4ターンとし
た。結果を表1に併記する。この場合もRDCのバラツキ
はいずれも2.4%以下であり、耐候性も良好であっ
た。
【0060】
【効果】特性のバラツキがなく、製造歩留りや信頼性も
良い。また製造も容易である。
【図面の簡単な説明】
【図1】この出願の発明の積層型インダクタの正面図で
ある。
【図2】図1の内部構造を説明するために一部を切欠い
て示す正面図である。
【図3】図1の分解斜視図である。
【図4】図1の積層型インダクタの製造方法を工程順に
説明するための斜視図である。
【図5】図4に示される製造方法をさらに詳細に説明す
るための部分拡大平面図である。
【図6】図4に示される製造方法をさらに詳細に説明す
るための拡大斜視図である。
【図7】図4に示される製造方法をさらに詳細に説明す
るための部分拡大図である。
【符号の説明】
1 積層型インダクタ 10 チップ体 100 チップ 21 第1の磁性体シート 22 第2の磁性体シート 23 第3の磁性体シート 31 第1の導体パターン 32 第2の導体パターン 35 導体 310、320 端部引き出し部 35 導体 4 貫通孔 51、55 外部電極 61、65 ダミー導体パターン 71、72、73 磁性体グリーンシート 81、810、820、91、95 導体ペーストのパ
ターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも第1の磁性体シートと第2の
    磁性体シートとを含む複数の磁性体シートが積層一体化
    されており、 前記第1の磁性体の一方の主面には、端部引き出し部を
    有する第1の導体パターンが形成されており、 この第1の導体パターンの形成位置には、前記第1の磁
    性体シートの両主面間に貫通する貫通孔が形成されてお
    り、 この貫通孔には、前記第1の導体パターンと接続して導
    体が充填されており、 前記第2の磁性体シートの前記第1の磁性体シート側の
    主面には、端部引き出し部を有する第2の導体パターン
    が形成されており、 この第2の導体パターンは、前記貫通孔内に充填された
    前記導体と、直接または間接的に接続されており、 さらに、第1および第2の磁性体シートのそれぞれ第1
    および第2の導体パターンを形成した主面には、それぞ
    れ第1および第2の導体パターンと離間して、それぞれ
    第2および第1の導体パターンの端部引き出し部とほぼ
    対応する位置に、ダミー導体パターンがそれぞれ形成さ
    れており、 前記第1および第2の導体パターンの端部引き出し部と
    接続する一対の外部電極が形成されている積層型インダ
    クタ。
  2. 【請求項2】 前記貫通孔の前記第1の導体パターンを
    形成した主面側の孔径r0 が、他方の主面側の孔径r1
    よりも大径である請求項1の積層型インダクタ。
  3. 【請求項3】 r0 /r1 =1.2〜1.7である請求
    項2の積層型インダクタ。
  4. 【請求項4】 前記第1の磁性体シートの厚さが0.2
    mm以上である請求項1ないし3のいずれかの積層型イン
    ダクタ。
  5. 【請求項5】 第1、第2および第3の磁性体グリーン
    シートを用意し、 前記第1の磁性体グリーンシートに所定の間隔で複数の
    貫通孔を形成し、さらに導体ペーストを印刷して、所定
    の間隔で複数の第1の導体パターンを形成するととも
    に、前記貫通孔内に導体を充填し、 第2の磁性体グリーンシートに導体ペーストを印刷し
    て、所定の間隔で複数の第2の導体パターンを形成し、 第1、第2および第3の磁性体グリーンシートを積層圧
    着し、次いでチップ化し、 その後焼成して、さらに外部電極を形成して請求項1な
    いし4のいずれかの積層型インダクタを得る積層型イン
    ダクタの製造方法。
JP14212592A 1992-05-07 1992-05-07 積層型インダクタおよびその製造方法 Expired - Fee Related JP3320096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14212592A JP3320096B2 (ja) 1992-05-07 1992-05-07 積層型インダクタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14212592A JP3320096B2 (ja) 1992-05-07 1992-05-07 積層型インダクタおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13712791A Division JP3197022B2 (ja) 1991-05-13 1991-05-13 ノイズサプレッサ用積層セラミック部品

Publications (2)

Publication Number Publication Date
JPH05198439A true JPH05198439A (ja) 1993-08-06
JP3320096B2 JP3320096B2 (ja) 2002-09-03

Family

ID=15307967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14212592A Expired - Fee Related JP3320096B2 (ja) 1992-05-07 1992-05-07 積層型インダクタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3320096B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404318B1 (en) 1999-08-06 2002-06-11 Tdk Corporation Multilayer inductor and production method thereof
WO2006011291A1 (ja) * 2004-07-23 2006-02-02 Murata Manufacturing Co., Ltd. 電子部品の製造方法および親基板および電子部品
KR100809529B1 (ko) * 2004-07-23 2008-03-04 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품
US10553338B2 (en) 2014-10-14 2020-02-04 Samsung Electro-Mechanics Co., Ltd. Chip electronic component and board having the same
CN112236928A (zh) * 2018-08-17 2021-01-15 株式会社村田制作所 开关电源装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404318B1 (en) 1999-08-06 2002-06-11 Tdk Corporation Multilayer inductor and production method thereof
US6839955B2 (en) 1999-08-06 2005-01-11 Tdk Corporation Method of making a multilayer inductor
WO2006011291A1 (ja) * 2004-07-23 2006-02-02 Murata Manufacturing Co., Ltd. 電子部品の製造方法および親基板および電子部品
KR100809529B1 (ko) * 2004-07-23 2008-03-04 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품
JP2009044175A (ja) * 2004-07-23 2009-02-26 Murata Mfg Co Ltd 電子部品の製造方法および親基板
US7663225B2 (en) 2004-07-23 2010-02-16 Murata Manufacturing Co., Ltd. Method for manufacturing electronic components, mother substrate, and electronic component
JP4636160B2 (ja) * 2004-07-23 2011-02-23 株式会社村田製作所 電子部品の製造方法および親基板
US10553338B2 (en) 2014-10-14 2020-02-04 Samsung Electro-Mechanics Co., Ltd. Chip electronic component and board having the same
US11469030B2 (en) 2014-10-14 2022-10-11 Samsung Electro-Mechanics Co., Ltd. Chip electronic component and board having the same
US11626233B2 (en) 2014-10-14 2023-04-11 Samsung Electro-Mechanics Co., Ltd. Chip electronic component and board having the same
CN112236928A (zh) * 2018-08-17 2021-01-15 株式会社村田制作所 开关电源装置

Also Published As

Publication number Publication date
JP3320096B2 (ja) 2002-09-03

Similar Documents

Publication Publication Date Title
JP3197022B2 (ja) ノイズサプレッサ用積層セラミック部品
US6825748B1 (en) Module and method of manufacture
US11929195B2 (en) Multilayer coil component
US11626232B2 (en) Multilayer coil component
US20230005654A1 (en) Multilayer coil component
CN111009395B (zh) 层叠型电子部件
US20080283188A1 (en) Ferrite paste, and method for manufacturing laminated ceramic component
US11557416B2 (en) Multilayer coil component
US11538621B2 (en) Multilayer coil component
US11587720B2 (en) Multilayer coil component
JP3337713B2 (ja) ノイズサブレッサ
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
US11646144B2 (en) Multilayer coil component
JP7475946B2 (ja) 積層型コイル部品
JP3297429B2 (ja) 積層チップビーズ
US20200373066A1 (en) Multilayer coil component
JPH05136001A (ja) 積層電子部品
JP2004006760A (ja) 電子部品
JPH11329852A (ja) 複合部品およびその製造方法
JP7517509B2 (ja) 積層型コイル部品
JPH02109202A (ja) セラミックインダクタ部品およびセラミックlc部品
US11501910B2 (en) Multilayer coil component
US11430593B2 (en) Multilayer coil component
JP3326358B2 (ja) コイル用非磁性材料及びコイル部品
JP2008289111A (ja) 積層型フィルタ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000815

LAPS Cancellation because of no payment of annual fees