CN204332583U - 共模扼流圈及高频电子器件 - Google Patents

共模扼流圈及高频电子器件 Download PDF

Info

Publication number
CN204332583U
CN204332583U CN201420726591.6U CN201420726591U CN204332583U CN 204332583 U CN204332583 U CN 204332583U CN 201420726591 U CN201420726591 U CN 201420726591U CN 204332583 U CN204332583 U CN 204332583U
Authority
CN
China
Prior art keywords
coil pattern
coil
common mode
pattern
mode choke
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420726591.6U
Other languages
English (en)
Inventor
加藤登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN204332583U publication Critical patent/CN204332583U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Filters And Equalizers (AREA)

Abstract

本实用新型提供的共模扼流圈能够减小正常模式信号的损耗，并提高高频带中共模噪声的去除能力。该共模扼流圈包括初级线圈(L1)和次级线圈(L2)，初级线圈(L1)包括线圈图案(L1a)和与该线圈图案(L1a)串联连接的线圈图案(L2a)，次级线圈(L2)包括线圈图案(L2a)和与该线圈图案(L2a)串联连接的线圈图案(L2b)。线圈图案(L1a、L2a)在一个平面上作为平行线路同轴地卷绕成环状，线圈图案(L1b、L2b)在所述一个平面上与线圈图案(L1a、L2a)相邻，且作为平行线路同轴地卷绕成环状。

Description

共模扼流圈及高频电子器件
本实用新型申请是国际申请号为PCT/JP2012/078122，国际申请日为2012年10月31日，进入中国国家阶段的申请号为201290000944.3，名称为“共模扼流圈及高频电子器件”的实用新型专利申请的分案申请。
技术领域
本实用新型涉及共模扼流圈及具备该线圈的高频电子器件。
背景技术
一直以来，USB(Universal Serial Bus：通用串行总线)、HDMI(HighDefinition Multimedia Interface：高清多媒体接口)等高速接口使用由一对信号线路传输相位相差180°的信号的差动传输方式。由于差动传输方式利用平衡线路使辐射噪声、外来噪声相互抵消，因此不易受这些噪声的影响。然而，在高速接口用的信号线路中，实际上会因信号线路的不对称性而产生共模噪声电流。因此，使用用于抑制这种共模噪声的共模扼流圈。
共模扼流圈通常如专利文献1、2所记载的那样，采用具有同向卷绕的2个线圈(初级线圈、次级线圈)的小型层叠式芯片元器件的结构。初级线圈和次级线圈在层叠坯体的内部沿着层叠方向对称地并排设置。
然而，这样的共模扼流圈由于初级线圈和次级线圈在层叠方向上重叠配置，因此由于制造工艺上的问题(线圈的位置偏差、层叠偏差等)、或结构上的问题(当安装到印刷布线板上时，各线圈与印刷布线板的接地之间的耦合量不相同)，对称性会被破坏。若初级线圈和次级线圈的对称性破坏，则会导致去除共模噪声的能力下降。
另一方面，现有的共模扼流圈多使用磁性体作为层叠坯体，但由于磁性体具有较大的频率特性，因此特别是高频带中正常模式信号的损耗容易变大。而且，在初级线圈和次级线圈之间无法得到足够的耦合值的情况下，正常模式信号的损耗也容易变大。
现有技术文献
专利文献
专利文献1：日本专利特开2003-068528号公报
专利文献2：日本专利特开2008-098625号公报
实用新型内容
实用新型所要解决的技术问题
本实用新型的目的在于提供一种正常模式信号的损耗较小、且高频带中共模噪声的去除能力较高的共模扼流圈及高频电子器件。
解决技术问题所采用的技术方案
本实用新型的第一方式的共模扼流圈具备初级线圈和次级线圈，其特征在于，
所述初级线圈包括：第1a线圈图案，该第1a线圈图案与第1输入输出端子相连接；以及第1b线圈图案，该第1b线圈图案与该第1a线圈图案串联连接，且与第3输入输出端子相连接，
所述次级线圈包括：第2a线圈图案，该第2a线圈图案与第2输入输出端子相连接；以及第2b线圈图案，该第2b线圈图案与该第2a线圈图案串联连接，且与第4输入输出端子相连接，
所述第1a线圈图案和所述第2a线圈图案在一个平面上作为平行线路、在第1卷绕轴的周围卷绕成环状，
所述第1b线圈图案和所述第2b线圈图案在所述一个平面上，以与所述第1a线圈图案和所述第2a线圈图案相邻的方式，作为平行线路在与所述第1卷绕轴不同的第2卷绕轴的周围卷绕成环状，
所述第1a线圈图案、所述第1b线圈图案、所述第2a线圈图案以及所述第2b线圈图案通过将分别设置于多个基材层的线圈图案进行层间连接而构成为层叠式线圈，
所述第1a线圈图案与所述第1b线圈图案在所述基材层的最上层串联连接，所述第2a线圈图案与所述第2b线圈图案在所述基材层的最上层串联连接，
在从所述多个基材层的层叠方向俯视时，将关于所述第1卷绕轴与所述第2卷绕轴的平分线的一侧区域设为第1区域，将另一侧区域作为第2区域的情况下，所述第1a线圈图案及所述第2a线圈图案配置在所述第1区域，所述第1b线圈图案及所述第2b线圈图案配置在所述第2区域，
所述第1输入输出端子和所述第2输入输出端子配置在所述基材层的最下层即安装面的所述第1区域，所述第3输入输出端子和所述第4输入输出端子配置在所述安装面的所述第2区域。
本实用新型的第二方式的高频电子器件的特征在于，具备所述第一方式的共模扼流圈。
在所述共模扼流圈中，第1a线圈图案和第2a线圈图案在一个平面上作为平行线路、在第1卷绕轴的周围卷绕成环状，第1b线圈图案和第2b线圈图案在所述一个平面上，以与第1a线圈图案和第2a线圈图案相邻的方式，作为平行线路在与第1卷绕轴不同的第2卷绕轴的周围卷绕成环状，因此对称性不易被破坏。即，制造工艺中不易发生线圈图案的位置偏差、层叠偏差，而且在安装到印刷基板上时各线圈与接地之间的耦合量也不易产生偏差。另外，通过采用这种结构，能够提高初级线圈和次级线圈之间的耦合度，在共模下能够得到较大的电感值，从而增大阻抗。另一方面，由于正常模式下的电感值可以视作很小，因此，其阻抗可以视作很小。因而，正常模式信号的损耗较小，提高了高频带中共模噪声的去除能力。
实用新型效果
根据本实用新型，能够得到一种正常模式信号的损耗较小、且高频带中共模噪声的去除能力较高的共模扼流圈。
附图说明
图1是表示一实施例的共模扼流圈的等效电路图。
图2(A)和图2(B)是表示所述共模扼流圈的层叠结构的俯视图，其中图2(A)表示最底层，图2(B)表示倒数第1层。
图3(A)和图3(B)是表示所述共模扼流圈的层叠结构的俯视图，其中图3(A)表示倒数第2层，图3(B)表示倒数第3层。
图4是表示所述共模扼流圈的层叠结构的俯视图，示出了倒数第4层(最上层)。
图5是所述共模扼流圈的制造工艺的说明图，在层叠体的长边方向中央部截取剖面。
图6是示意性地表示所述共模扼流圈的层叠结构的说明图。
图7是表示所述共模扼流圈中产生的线间电容的说明图。
图8是表示所述共模扼流圈的特性的曲线图。
图9是表示所述共模扼流圈的特性的史密斯圆图。
具体实施方式
下面，参照附图，对本实用新型所涉及的共模扼流圈及高频电子器件的实施例进行说明。另外，各图中，对公共的元器件、部分标注相同标号，并省略重复说明。
一实施例的共模扼流圈10如作为等效电路的图1所示，具备彼此通过电磁场耦合的初级线圈L1和次级线圈L2。初级线圈L1包括线圈图案L1a和与该线圈图案L1a串联连接的线圈图案L1b，次级线圈L2包括线圈图案L2a和与该线圈图案L2a串联连接的线圈图案L2b。
线圈图案L1a、L2a、L1b、L2b如图2(B)、图3(A)、图3(B)、图4所示，分别设置为跨过基材层15～18这4层，并通过通孔导体进行层间连接，由此形成层叠式线圈的结构。详细而言，线圈图案L1a和线圈图案L2a在各基材层15～18的面上的区域X1中作为平行线路同轴地卷绕成环状(平面双股)，线圈图案L1b和线圈图案L2b在各基材层15～18的面上的区域X2中和线圈图案L1a、L2a相邻，且作为平行线路同轴地卷绕成环状(平面双股)。即，线圈图案L1a、L2a的卷绕轴沿着层叠方向延伸，且基本重合。线圈图案L1b、L2b的卷绕轴沿着层叠方向延伸，且基本重合。
关于层间连接，最上层的线圈图案L1a、L2a的各端部21a、22a与第三层的线圈图案L1a、L2a的各端部通过通孔导体31a、32a连接，最上层的线圈图案L1b、L2b的各端部21b、22b与第三层的线圈图案L1b、L2b的各端部通过通孔导体31b、32b连接。并且，第三层的线圈图案L1a、L2a的各端部23a、24a与第二层的线圈图案L1a、L2a的各端部通过通孔导体33a、34a连接，第三层的线圈图案L1b、L2b的各端部23b、24b与第二层的线圈图案L1b、L2b的各端部通过通孔导体33b、34b连接。
并且，第二层的线圈图案L1a、L2a的各端部25a、26a与第一层的线圈图案L1a、L2a的各端部通过通孔导体35a、36a连接，第二层的线圈图案L1b、L2b的各端部25b、26b与第一层的线圈图案L1b、L2b的各端部通过通孔导体35b、36b连接。并且，第一层的线圈图案L1a、L2a的各端部27a、28a与最底层(基材层15的背面侧)的高电位侧输入电极P1及低电位侧输入电极P2分别通过通孔导体37a、38a连接，第一层的线圈图案L1b、L2b的各端部27b、28b与最底层(基材层15的背面侧)的高电位侧输出电极P3及低电位侧输出电极P4分别通过通孔导体37b、38b连接。电极P1、P2为平衡输入端子，电极P3、P4为平衡输出端子。
而且，如图4所示，在最上层即基材层18上，线圈图案L1a和线圈图案L1b串联连接，线圈图案L2a和线圈图案L2b串联连接。另外，形成在各基材层15～18上的线圈图案L1a、L2a、L1b、L2b配置为在俯视时不与形成在与其上下相邻的基材层上的线圈图案重叠。
形成在区域X1中的线圈图案L1a及线圈图案L2a所构成的环形图案、与形成在区域X2中的线圈图案L1b及线圈图案L2b所构成的环形图案以沿着长边方向分隔开基材层15～18的线a为中心大致呈线对称。
另外，在第一层即基材层15上，形成有静电保护电路，该静电保护电路包含有由多对放电电极41a、41b、42a、42b构成的放电间隙E1～E4。放电间隙E1～E4的间隙约为5μm。该静电保护电路如图2(B)所示，在俯视时，配置为包围线圈图案L1a、L2a、L1b、L2b，且通过通孔导体39与接地电极GND1、GND2(参照图2(A))连接。
这里，参照图5来说明初级线圈L1和次级线圈L2采用层叠式线圈结构的制造工艺。基材层15～18由电介质形成，在通过特性方面，介电常数ε为3～10左右的低介电常数的材料能够减小线圈L1、L2的线间电容，因此是优选的。另外，基材层15～18也可以是磁性体，在这种情况下，使用低损耗的材料、例如六方晶系的铁氧体为佳。也可以在树脂中混入锰类铁氧体来构成。
首先，在硅基板11上，以例如Cu为原材料，利用薄膜工艺来形成将成为第四层的线圈图案L1a、L2a、L1b、L2b。即，通过镀敷、蒸镀、溅射等形成金属膜，并用光刻法将该金属膜图案形成为规定形状。然后在其上涂布环氧树脂来形成基材层18。在该基材层18中形成用于填充通孔导体31a、32a、31b、32b的通孔。
并且在基材层18上，以Cu为原材料，利用薄膜工艺来形成将成为第三层的线圈图案L1a、L2a、L1b、L2b。然后在其上涂布环氧树脂来形成基材层17。在该基材层17中形成用于填充通孔导体33a、34a、33b、34b的通孔。并且在基材层17上，以Cu为原材料，利用薄膜工艺来形成将成为第二层的线圈图案L1a、L2a、L1b、L2b。然后在其上涂布环氧树脂来形成基材层16。在该基材层16中形成用于填充通孔导体35a、36a、35b、36b的通孔。
并且在基材层16上，以Cu为原材料，利用薄膜工艺来形成将成为第一层的线圈图案L1a、L2a、L1b、L2b。同时在基材层16上利用薄膜工艺形成放电电极41a、41b、42a、42b。并在其上涂布环氧树脂来形成基材层15。在该基材层15中形成用于填充通孔导体37a、38a、37b、38b的通孔。并且在基材层15上，利用薄膜工艺形成输入电极P1、P2、输出电极P3、P4、以及接地电极GND1、GND2。
由环氧树脂形成的基材层15～18的厚度为10μm，由Cu形成的线圈图案L1a、L2a、L1b、L2b、电极P1～P4、GND1、GND2、放电电极41a、41b、42a、42b的厚度为4μm。但是原材料的种类和厚度并不限于此。
在所述共模扼流圈10中，线圈图案L1a、L2a在各基材层15～18上作为平行线路同轴地卷绕成环状，线圈图案L1b、L2b在各基材层15～18上与线圈图案L1a、L2a相邻，且作为平行线路同轴地卷绕成环状，因此对称性不易被破坏。即，制造工艺中不易发生线圈图案的位置偏差、层叠偏差，而且在安装到印刷基板上时各线圈L1、L2与接地之间的耦合量不易产生偏差。通过采用这种结构，能够提高初级线圈L1和次级线圈L2之间的耦合度，在共模下能够得到较大的电感值，从而增大阻抗。另一方面，由于正常模式下的电感值可以视作很小，因此，其阻抗也可以视作很小。因而，正常模式信号的损耗较小，提高了高频带中共模噪声的去除能力。
特性数据如图8和图9所示。图8中，曲线A表示正常模式信号的通过特性，该通过特性一直延伸到3GHz(以及3GHz以上的5GHz附近)而无衰减。曲线B表示正常模式信号的反射特性，曲线C表示共模噪声的通过(衰减)特性，曲线D表示叠加在正常模式信号上的共模噪声的通过特性。由这些特性数据可知，共模扼流圈10在100MHz～3GHz的高频带中表现出优异的特性。
另外，共模信号的阻抗特性如图9的曲线A所示，正常模式信号的阻抗特性如图9的曲线B所示，共模噪声的阻抗特性如图9的曲线C所示。曲线B、C几乎重合。由图9可知，在较宽的高频带中，正常模式信号的输入阻抗和输出阻抗是固定的，且能够与传输线的特性阻抗相匹配。
对于层叠式线圈来说，各层的线圈图案之间所产生的寄生电容会形成并联谐振电路，从而会给通过特性带来不好的影响。即，图8所示的正常模式信号的通过特性(曲线A)会在高频带被截止。本实施例中，如图7所示，在上下相邻的基材层上形成的线圈图案L1a、L2a、L1b、L2b配置为在俯视时互不重叠。因此，线圈图案之间产生的寄生电容变小，能够避免通带中产生谐振点。另外，由于在初级线圈L1与次级线圈L2之间形成了分散的电容，因此，能够使正常模式信号的插入损耗特性(参照图8的曲线A)中的截止频率较大幅度地向高频侧移动。
此外，图7中，线圈图案的厚度为4μm，线宽为10μm，线间间隙为20μm，上下层的间隙(基材层的厚度)为10μm。
另外，由于放电电极41a、41b、42a、42b配置成将线圈图案L1a、L2a、L1b、L2b包围起来，因此，即使在共模扼流圈10的周围配置其它电子元器件，各线圈L1、L2的线圈值也不易发生变动。
所述共模扼流圈10适用于差动传输方式的平行线路。特别是在具有USB、HDMI这样的高速接口用平衡线路(高速差动传输线)的高频电子器件中，可将其用作为抑制共模噪声的滤波器。
(其它实施例)
另外，本实用新型所涉及的共模扼流圈及高频电子器件并不限于所述实施例，在其要旨范围内可以作种种变更。
特别是构成初级线圈和次级线圈的线圈图案的细微结构和上下层间的连接方式等是任意的。
工业上的实用性
如上所述，本实用新型对于共模扼流圈及高频电子器件是有用的，特别是在正常模式信号的损耗较小、且高频带中共模噪声的去除能力较高这一点上十分优异。
标号说明
10    共模扼流圈
15～18    基材层
41a、41b、42a、42b    放电电极
L1    初级线圈
L2    次级线圈
L1a、L2a、L1b、L2b    线圈图案
P1、P2    输入电极
P3、P4    输出电极

Claims (12)

1.一种共模扼流圈，具备初级线圈和次级线圈，其特征在于，
所述初级线圈包括：第1a线圈图案，该第1a线圈图案与第1输入输出端子相连接；以及第1b线圈图案，该第1b线圈图案与该第1a线圈图案串联连接，且与第3输入输出端子相连接，
所述次级线圈包括：第2a线圈图案，该第2a线圈图案与第2输入输出端子相连接；以及第2b线圈图案，该第2b线圈图案与该第2a线圈图案串联连接，且与第4输入输出端子相连接，
所述第1a线圈图案和所述第2a线圈图案在一个平面上作为平行线路、在第1卷绕轴的周围卷绕成环状，
所述第1b线圈图案和所述第2b线圈图案在所述一个平面上，以与所述第1a线圈图案和所述第2a线圈图案相邻的方式，作为平行线路在与所述第1卷绕轴不同的第2卷绕轴的周围卷绕成环状，
所述第1a线圈图案、所述第1b线圈图案、所述第2a线圈图案以及所述第2b线圈图案通过将分别设置于多个基材层的线圈图案进行层间连接而构成为层叠式线圈，
所述第1a线圈图案与所述第1b线圈图案在所述基材层的最上层串联连接，所述第2a线圈图案与所述第2b线圈图案在所述基材层的最上层串联连接，
在从所述多个基材层的层叠方向俯视时，将关于所述第1卷绕轴与所述第2卷绕轴的平分线的一侧区域设为第1区域，将另一侧区域作为第2区域的情况下，所述第1a线圈图案及所述第2a线圈图案配置在所述第1区域，所述第1b线圈图案及所述第2b线圈图案配置在所述第2区域，
所述第1输入输出端子和所述第2输入输出端子配置在所述基材层的最下层即安装面的所述第1区域，所述第3输入输出端子和所述第4输入输出端子配置在所述安装面的所述第2区域。
2.如权利要求1所述的共模扼流圈，其特征在于，
由所述第1a线圈图案及所述第2a线圈图案构成的第1环形图案、和由所述第1b线圈图案及所述第2b线圈图案构成的第2环形图案以大致线对称的方式进行图案形成。
3.如权利要求1所述的共模扼流圈，其特征在于，
所述基材层由电介质构成。
4.如权利要求1所述的共模扼流圈，其特征在于，
所述基材层由介电常数ε为3～10的电介质构成。
5.如权利要求1至4的任一项所述的共模扼流圈，其特征在于，
所述层叠式线圈的各基材层上形成的线圈图案配置为在俯视时与形成在与其上下相邻的基材层上的线圈图案不重叠。
6.如权利要求1至4的任一项所述的共模扼流圈，其特征在于，
还具有包括一对放电电极的静电保护电路。
7.如权利要求5所述的共模扼流圈，其特征在于，
还具有包括一对放电电极的静电保护电路。
8.如权利要求6所述的共模扼流圈，其特征在于，
所述静电保护电路在俯视时配置成将所述初级线圈和所述次级线圈包围起来。
9.如权利要求7所述的共模扼流圈，其特征在于，
所述静电保护电路在俯视时配置成将所述初级线圈和所述次级线圈包围起来。
10.如权利要求8或9所述的共模扼流圈，其特征在于，
所述静电保护电路通过薄膜工艺形成。
11.如权利要求1所述的共模扼流圈，其特征在于，
所述初级线圈和所述次级线圈通过薄膜工艺形成。
12.一种高频电子器件，其特征在于，
包括权利要求1至11的任一项所述的共模扼流圈。
CN201420726591.6U 2011-11-04 2012-10-31 共模扼流圈及高频电子器件 Expired - Lifetime CN204332583U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-242035 2011-11-04
JP2011242035 2011-11-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201290000944.3U Division CN204045316U (zh) 2011-11-04 2012-10-31 共模扼流圈及高频电子器件

Publications (1)

Publication Number Publication Date
CN204332583U true CN204332583U (zh) 2015-05-13

Family

ID=48192061

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201420726591.6U Expired - Lifetime CN204332583U (zh) 2011-11-04 2012-10-31 共模扼流圈及高频电子器件
CN201290000944.3U Expired - Lifetime CN204045316U (zh) 2011-11-04 2012-10-31 共模扼流圈及高频电子器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201290000944.3U Expired - Lifetime CN204045316U (zh) 2011-11-04 2012-10-31 共模扼流圈及高频电子器件

Country Status (4)

Country Link
US (1) US8907757B2 (zh)
JP (2) JPWO2013065716A1 (zh)
CN (2) CN204332583U (zh)
WO (1) WO2013065716A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106100602A (zh) * 2016-08-11 2016-11-09 宜确半导体（苏州）有限公司 一种宽带巴伦阻抗变换器
CN106209010A (zh) * 2016-07-25 2016-12-07 宜确半导体（苏州）有限公司 一种智能终端及其巴伦
CN106301274A (zh) * 2016-08-16 2017-01-04 宜确半导体（苏州）有限公司 一种带通滤波器
CN110415918A (zh) * 2018-04-29 2019-11-05 深南电路股份有限公司 电感元件及滤波器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013136936A1 (ja) 2012-03-16 2013-09-19 株式会社村田製作所 コモンモードチョークコイル
KR101792269B1 (ko) * 2012-04-05 2017-11-01 삼성전기주식회사 전자부품 및 전자부품 제조방법
JP6024418B2 (ja) * 2012-11-28 2016-11-16 Tdk株式会社 コモンモードフィルタ
US9741655B2 (en) * 2013-01-15 2017-08-22 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated circuit common-mode filters with ESD protection and manufacturing method
KR101495995B1 (ko) * 2013-04-17 2015-02-25 삼성전기주식회사 공통모드필터
KR101973412B1 (ko) * 2013-12-31 2019-09-02 삼성전기주식회사 공통 모드 필터
KR102047560B1 (ko) * 2014-04-30 2019-11-21 삼성전기주식회사 커먼 모드 필터, 신호 전달 모듈 및 커먼 모드 필터 제조방법
JP6678292B2 (ja) * 2015-02-19 2020-04-08 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP2016207941A (ja) * 2015-04-27 2016-12-08 株式会社村田製作所 コイル部品
JP6464116B2 (ja) 2016-06-17 2019-02-06 太陽誘電株式会社 コモンモードチョークコイル
KR102342401B1 (ko) * 2016-10-05 2021-12-22 파나소닉 아이피 매니지먼트 가부시키가이샤 공통 모드 노이즈 필터
JP7001013B2 (ja) * 2018-08-01 2022-01-19 株式会社村田製作所 コイル部品、コイル部品の製造方法
JP7427962B2 (ja) * 2019-12-26 2024-02-06 セイコーエプソン株式会社 液体吐出装置、及び駆動回路
JP7163935B2 (ja) * 2020-02-04 2022-11-01 株式会社村田製作所 コモンモードチョークコイル
JP7452358B2 (ja) 2020-09-28 2024-03-19 Tdk株式会社 コイル部品
JP2023006519A (ja) * 2021-06-30 2023-01-18 Tdk株式会社 複合電子部品

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158757B2 (ja) * 1993-01-13 2001-04-23 株式会社村田製作所 チップ型コモンモードチョークコイル及びその製造方法
JPH0963848A (ja) * 1995-08-29 1997-03-07 Soshin Denki Kk 積層インダクタ
JP3161455B2 (ja) * 1999-05-20 2001-04-25 株式会社村田製作所 コモンモードチョークコイル
JP3204249B2 (ja) * 1999-06-04 2001-09-04 株式会社村田製作所 積層型インダクタ
JP2001284127A (ja) * 2000-03-29 2001-10-12 Tdk Corp 積層インダクタ
JP2003068528A (ja) 2001-08-24 2003-03-07 Murata Mfg Co Ltd コモンモードチョークコイル
JP2004311829A (ja) * 2003-04-09 2004-11-04 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
JP2005064077A (ja) * 2003-06-20 2005-03-10 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
EP1772878A4 (en) * 2004-07-23 2012-12-12 Murata Manufacturing Co METHOD FOR PRODUCING AN ELECTRONIC COMPONENT, NUT PLATE AND ELECTRONIC COMPONENT
JP2007066973A (ja) * 2005-08-29 2007-03-15 Taiyo Yuden Co Ltd コモンモードチョークコイル
JP2007181169A (ja) * 2005-11-29 2007-07-12 Tdk Corp コモンモードフィルタ
JP2007200923A (ja) * 2006-01-23 2007-08-09 Fdk Corp 積層コモンモードチョークコイル
JP2008098625A (ja) 2006-09-12 2008-04-24 Murata Mfg Co Ltd コモンモードチョークコイル
JP2008277695A (ja) * 2007-05-07 2008-11-13 Murata Mfg Co Ltd コモンモードチョークコイル
JP2009004606A (ja) * 2007-06-22 2009-01-08 Toko Inc バラントランス及びその特性調整方法
JP4749482B2 (ja) 2009-07-08 2011-08-17 Ｔｄｋ株式会社 複合電子部品
WO2013031873A1 (ja) * 2011-08-31 2013-03-07 株式会社村田製作所 積層型コモンモードチョークコイルおよび高周波部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209010A (zh) * 2016-07-25 2016-12-07 宜确半导体（苏州）有限公司 一种智能终端及其巴伦
CN106100602A (zh) * 2016-08-11 2016-11-09 宜确半导体（苏州）有限公司 一种宽带巴伦阻抗变换器
CN106301274A (zh) * 2016-08-16 2017-01-04 宜确半导体（苏州）有限公司 一种带通滤波器
CN110415918A (zh) * 2018-04-29 2019-11-05 深南电路股份有限公司 电感元件及滤波器

Also Published As

Publication number Publication date
CN204045316U (zh) 2014-12-24
US20140232501A1 (en) 2014-08-21
JP6102871B2 (ja) 2017-03-29
US8907757B2 (en) 2014-12-09
JPWO2013065716A1 (ja) 2015-04-02
JP2015043439A (ja) 2015-03-05
WO2013065716A1 (ja) 2013-05-10

Similar Documents

Publication Publication Date Title
CN204332583U (zh) 共模扼流圈及高频电子器件
JP6427770B2 (ja) コモンモードノイズフィルタ
CN104170034B (zh) 共模扼流圈
US9755606B2 (en) Common mode filter and ESD-protection-circuit-equipped common mode filter
CN103456709B (zh) 基于集成电路的变压器
US9741655B2 (en) Integrated circuit common-mode filters with ESD protection and manufacturing method
CN103038937B (zh) 定向耦合器
CN104737448A (zh) 共模滤波器
JP2014096588A (ja) コモンモードフィルタ及びその製造方法
WO2018150881A1 (ja) コモンモードチョークコイル、モジュール部品および電子機器
US7538653B2 (en) Grounding of magnetic cores
US8421577B2 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
CN102761313B (zh) 滤波电路
JP2012095259A (ja) フィルターおよびそのレイアウト構造
US10304612B2 (en) Common mode filter
JP2008198863A (ja) 積層型コモンモードチョークコイル
Namoune et al. Simulation analysis of geometrical parameters of monolithic on-chip transformers on silicon substrates
TWM599507U (zh) 使用串列環形地平面結構之寬頻共模抑制濾波裝置
US9729123B2 (en) Common-mode filter
JP4303207B2 (ja) 高周波差動信号用フィルタ
US20230412137A1 (en) Multilayer lc filter
WO2007080529A1 (en) Shielded cross-tie coplanar waveguide structure
US9941562B2 (en) Microwave-frequency filtering structures
JP4186986B2 (ja) 共振器、フィルタおよび通信装置
TW201826460A (zh) 基板結構

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20150513

CX01 Expiry of patent term