JPH0982558A - 積層型セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 積層セラミックコンデンサのような積層型セ
ラミック電子部品において、複数のセラミック層を積層
してなる積層体の内部に形成される複数の内部電極の重
なり合う部分とそうでない部分とで生じ得る段差をでき
るだけ小さくし、プレス時に内部電極の不所望な変形が
生じたり、焼成後にクラックや剥がれが生じたりするこ
とを防止する。 【解決手段】 内部電極１５，１６が位置するセラミッ
ク層１３，１４間であって内部電極１５，１６が形成さ
れた領域以外の領域に、内部電極１５，１６とは電気的
に接続されずかつ互いに不連続な複数の島状膜２３，２
４を分布させる。島状膜２３，２４の総面積は、内部電
極１５，１６が形成された領域以外の領域の総面積の２
０〜７０％に選ばれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層型セラミッ
ク電子部品に関するもので、特に、複数のセラミック層
を積層してなる積層体において、セラミック層間に形成
される内部電極のような電気的機能要素膜の存在に起因
して生じる段差の低減を図るための改良に関するもので
ある。

【０００２】

【従来の技術】たとえば積層セラミックコンデンサのよ
うな積層型セラミック電子部品を製造するとき、複数の
セラミック層を与えるための複数のセラミックグリーン
シートが用意され、これらセラミックグリーンシートを
積み重ねることが行なわれる。所定のセラミックグリー
ンシート上には、得ようとする積層型セラミック電子部
品の機能に応じて、コンデンサ、抵抗、インダクタ、バ
リスタ等を構成するための内部電極のような電気的機能
要素膜が形成されている。

【０００３】しかしながら、上述した積層型セラミック
電子部品において、たとえば小型化および高性能化を実
現するため、セラミック層の薄型化および多層化を図ろ
うとした場合、セラミック層間に存在する電気的機能要
素膜の厚みを無視できなくなり、以下のような問題に遭
遇することがある。複数のセラミック層を積層しプレス
して得られた積層体において、比較的多くの電気的機能
要素膜が重なり合う部分とそうでない部分との間で比較
的大きな段差が形成されてしまう。このような段差が形
成されるということは、プレス工程において、積み重ね
られた複数のセラミック層に及ぼされる圧力がセラミッ
ク層の全面にわたって均等に付与されていなかったこと
を意味しており、そのため、焼成時に生じる内部応力が
原因となって、焼成後の積層型セラミック電子部品に備
える積層体において、たとえば剥がれやクラックのよう
な構造欠陥を招くことがある。

【０００４】また、セラミック層の積み重ねおよびプレ
ス時において、電気的機能要素膜が不所望に変形し、こ
れに伴う積層精度の低下の問題を招く。このような問題
の改善策として、比較的多くの電気的機能要素膜が重な
り合う部分とそうでない部分とで電気的機能要素膜の厚
みに差を持たせ、段差を吸収するようにすることが提案
されている。図５は、このような改善策が施された積層
型セラミック電子部品の一例としての積層セラミックコ
ンデンサを示す縦断面図である。

【０００５】図５を参照して、複数のセラミック層を積
層してなる積層体１の内部には、電気的機能要素膜とし
ての対向する複数の内部電極２が形成されている。な
お、図５では、積層体１の両端部に形成され、特定の内
部電極２の引出し部３に電気的に接続される外部電極の
図示が省略されている。図６には、図５の破線で囲んだ
部分４、すなわち内部電極２の引出し部３と重ね合わせ
部５との境界部分が拡大されて図示されている。図６に
示すように、引出し部３は、内部電極２の重なり合う部
分５の２倍程度の厚みを有している。このように厚みが
部分的に異ならされた内部電極２を形成することによっ
て、積層体１において生じ得る段差の低減を図ることが
できる。

【０００６】

【発明が解決しようとする課題】しかしながら、図５お
よび図６に示した構造によれば、なるほど内部電極２の
長手方向（図５における左右方向）に関しては、段差の
低減を図ることができるが、内部電極２の幅方向に関し
ては、内部電極２の形成されない領域が積層体１の両縁
部に存在するため、段差の低減を図ることができない。
そのため、前述した内部電極２の不所望な変形の防止あ
るいは剥がれやクラックのような構造欠陥の防止に対し
ては、十分な効果を発揮し得ない。

【０００７】そこで、この発明の目的は、いずれの方向
に関しても、上述した段差の低減をより完全に図ること
ができる、積層型セラミック電子部品を提供しようとす
ることである。

【０００８】

【課題を解決するための手段】この発明は、複数のセラ
ミック層を積層してなる積層体を備え、これら複数のセ
ラミック層の隣り合う特定のものの間に電気的機能要素
膜が形成された、積層型セラミック電子部品に向けられ
るものであって、上述の技術的課題を解決するため、上
述の電気的機能要素膜が位置するセラミック層間であっ
て電気的機能要素膜が形成された領域以外の領域に、こ
の電気的機能要素膜とは電気的に接続されずかつ互いに
不連続な複数の島状膜が分布されていることを特徴とし
ている。

【０００９】

【発明の効果】この発明によれば、電気的機能要素膜が
形成された領域以外の領域に分布された島状膜が、電気
的機能要素膜の形成によってもたらされる厚みの差を生
じさせないように作用する。そのため、積層体におい
て、比較的多くの電気的機能要素膜が重なり合う部分と
そうでない部分との間で生じ得る段差を低減することが
できる。

【００１０】その結果、積層体のプレス工程において、
積み重ねられた複数のセラミック層に及ぼされる圧力が
セラミック層の全面にわたってより均等に付与されるよ
うになる。そのため、セラミック層の積み重ねおよびプ
レス時において、電気的機能要素膜が不所望に変形した
り、また、これに伴って積層精度が低下したりすること
を防止できる。また、積層体のパッキング度合いがより
均一化されるため、焼成時に生じる内部応力がより小さ
くなり、焼成後の積層型セラミック電子部品に備える積
層体において、たとえば剥がれやクラックのような構造
欠陥を招くことを防止できる。

【００１１】したがって、この発明によれば、セラミッ
ク層を問題なく薄型化かつ多層化することができ、小型
で高性能の積層型セラミック電子部品を高い信頼性をも
って得ることができる。この発明において、島状膜の総
面積は、セラミック層間の電気的機能要素膜が形成され
た領域以外の領域の総面積の２０〜７０％に選ばれるの
が好ましい。２０％未満では、上述の段差低減の効果や
プレス圧力の均等化の効果が小さく、他方、７０％を超
えると、島状膜相互および島状膜と電気的機能要素膜と
が不所望にも電気的に接続されてしまう傾向が強まり、
島状膜がショート等の電気的欠陥の原因となることがあ
るからである。

【００１２】

【発明の実施の形態】図１は、この発明の一実施形態に
よる積層型セラミック電子部品としての積層セラミック
コンデンサ１１を示す縦断面図であり、図２は、同じく
積層セラミックコンデンサ１１の横断面図である。積層
セラミックコンデンサ１１は、積層体１２を備え、この
積層体１２を構成する複数のセラミック層のうち、特定
のセラミック層１３および１４が図３に斜視図で示され
ている。

【００１３】積層体１２を構成する特定のセラミック層
１３および１４の間には、電気的機能要素膜としての内
部電極１５および１６が形成される。内部電極１５およ
び１６は、それぞれの重ね合わせ部１７および１８にお
いて互いに重なり合い、それぞれの引出し部１９および
２０を介して外部電極２１および２２にそれぞれ電気的
に接続されている。外部電極２１および２２は、積層体
１２の各端部に形成される。

【００１４】ここまで述べた構成は、従来の積層セラミ
ックコンデンサの構成と同様である。この実施形態の特
徴として、内部電極１５および１６が位置するセラミッ
ク層１３および１４間であって、内部電極１５および１
６が形成された領域以外の領域に、内部電極１３および
１４の各々とは電気的に接続されずかつ互いに不連続な
複数の島状膜２３および２４が分布されている。

【００１５】島状膜２３および２４は、好ましくは、内
部電極１５および１６の形成工程において同時に形成さ
れる。たとえば、内部電極１５および１６が、ニッケル
のような金属粉末を含む導電ペーストを用いて、スクリ
ーン印刷することにより形成される場合、印刷用スクリ
ーンに島状膜２３および２４の印刷のためのパターンを
設けておき、内部電極１５および１６の印刷と同時に島
状膜２３および２４を印刷するようにされる。また、内
部電極１５および１６が、薄膜形成技術によりニッケル
のような金属膜を形成し、その上にレジストを塗布し、
次いで露光マスクを用いて露光処理した後、化学処理を
施して、所定のパターンとする方法により形成される場
合、露光マスクに島状膜２３および２４のパターニング
のための露光パターンを設けておき、内部電極１５およ
び１６のパターニングと同時に島状膜２３および２４を
パターニングするようにされる。したがって、これらの
方法を採用したとき、島状膜２３および２４も、導電性
の膜として形成される。

【００１６】しかしながら、島状膜２３および２４は、
内部電極１５および１６の形成とは別工程で形成されて
もよく、また、内部電極１５および１６とは異なる材料
から構成されてもよい。島状膜２３および２４の各々の
大きさおよび形状ならびに分布状態等は、任意である。
一例として、島状膜２３および２４の各々は、直径約１
０μm の円形状とされ、島状膜２３または２４の総面積
は、セラミック層１３または１４上の内部電極１５また
は１６が形成された領域以外の領域の総面積の２０〜７
０％になるように選ばれる。

【００１７】このように、内部電極１５および１６が形
成された領域以外の領域に、内部電極１３および１４の
各々とは電気的に接続されずかつ互いに不連続な複数の
島状膜２３および２４が分布されるので、積層セラミッ
クコンデンサ１１の電気的特性に実質的な影響を及ぼす
ことなく、内部電極１５および１６の存在により積層体
１２にもたらされる段差を島状膜２３および２４によっ
て低減することができる。

【００１８】次に、この発明の効果を確認するため実施
した実験例について記載する。この実験例では、積層型
セラミック電子部品として積層セラミックコンデンサ
が、内部電極の形成と同時に島状膜が形成されることが
あることを除いて、周知の方法により製造され、以下の
表１に示すような試料を得た。

【００１９】

【表１】

【００２０】表１において、「層数」は、対をなす内部
電極を対向させるセラミック層の数であり、「幅方向ギ
ャップ」は、内部電極の幅方向の一方端縁とセラミック
層の対応の端縁との間に形成される片側のギャップの焼
成後における寸法である。なお、内部電極の長手方向の
端縁とセラミック層の端縁との間に形成されるギャップ
の寸法は、すべての試料について、焼成後において１５
０μm となるように設定した。また、すべての試料につ
いて、対をなす内部電極を対向させるセラミック層の厚
みは、焼成後において５．０μm となるように設定し、
個々の島状膜を直径約１０μm の円形状のものとし、得
られた積層セラミックコンデンサの外形寸法は、長手方
向において２．０mm、幅方向において１．２４mmとなる
ように設定した。

【００２１】また、表１において、「ギャップ部島状膜
比」は、セラミック層間における内部電極が形成された
領域以外の領域の面積に対する島状膜の総面積の比率を
示している。「電極厚み」は、焼成前における内部電極
の厚みであり、また、内部電極の形成と同時に島状膜を
形成するので、島状膜の厚みでもある。試料Ｎｏ．１〜
Ｎｏ．１１では、内部電極（および特に試料Ｎｏ．５〜
Ｎｏ．１１については内部電極および島状膜）は、ニッ
ケル含有導電ペーストをスクリーン印刷することにより
形成された。他方、試料Ｎｏ．１２〜Ｎｏ．２４では、
薄膜形成技術によりニッケル膜をポリエチレンテレフタ
レートからなるベースフィルム上に形成し、その上にレ
ジストを塗布した後、所定のパターンを有する露光マス
クを用いて露光処理し、次いで化学処理を施すことによ
って、内部電極および島状膜となるようにパターニング
されたニッケル膜を得た後、ベースフィルム上でセラミ
ックグリーンシートを成形することによって、セラミッ
クグリーンシート上にニッケル膜を転写するようにし
て、内部電極および島状膜を形成した。

【００２２】表１に示すように、各試料につき、「ギャ
ップ不良率」、「クラック・剥がれ発生率」、「段
差」、および「ショート不良率」を評価した。「ギャッ
プ不良率」は、焼成前の段階で個々の積層セラミックコ
ンデンサのための積層体チップを得るためにカットした
時点でのギャップ寸法が、設計値の２０％以下となった
とき、不良と判定し、試料数１０００個に対する、その
ような不良が発生した試料の個数を示している。

【００２３】「クラック・剥がれ発生率」は、焼成後の
段階で積層体を観察することによって、図４に示すよう
なクラック２５または剥がれ２６の有無を確認して、試
料数５００個に対して、これらクラック２５または剥が
れ２６が確認された試料の個数を示している。「段差」
は、図４に示すように、内部電極２７の重ね合わせ部２
８における積層方向の寸法２９と同じく引出し部３０に
おける積層方向の寸法３１との差を示している。

【００２４】「ショート不良率」は、得られた積層セラ
ミックコンデンサにおいて、ショートが生じたものを不
良と判定し、試料数５００個に対する、そのようなショ
ート不良が発生した試料の個数を示している。表１から
わかるように、試料Ｎｏ．１〜Ｎｏ．４のように、島状
膜が形成されていない試料では、「ギャップ不良率」お
よび「クラック・剥がれ発生率」が高い。これは、「段
差」が比較的大きいことから、プレス時に内部電極が不
所望にも大きく変形し、また、プレス時の圧力が均等に
付与されず、焼成時に発生する内部応力が大きくなった
ためである。

【００２５】他方、試料Ｎｏ．５〜Ｎｏ．１５、および
Ｎｏ．１８〜Ｎｏ．２２では、島状膜が形成されている
ため、「段差」が比較的小さく、その結果、「ギャップ
不良率」も「クラック・剥がれ発生率」も零である。な
お、試料Ｎｏ．１６およびＮｏ．１７のように、島状膜
が形成されても、その「ギャップ部島状膜比」が２０％
未満の試料では、「段差」が比較的大きく、「段差」の
低減効果が小さいため、比較的高い「ギャップ不良率」
および「クラック・剥がれ発生率」を示している。

【００２６】また、試料Ｎｏ．２３およびＮｏ．２４の
ように、島状膜が形成されるが、その「ギャップ部島状
膜比」が７０％を超える試料では、「段差」は小さくな
るものの、「ショート不良率」が高い値を示している。
以上、この発明を図示した実施形態による積層セラミッ
クコンデンサに関連して説明したが、この発明は、積層
セラミックコンデンサのようにコンデンサとして機能す
るものに限らず、抵抗、インダクタ、バリスタ等として
機能する積層型セラミック電子部品にも、これら機能素
子が複合された積層型セラミック電子部品にも適用する
ことができる。

【００２７】また、前述した実施形態では、積層体の内
部に形成される電気的機能要素膜が、積層セラミックコ
ンデンサに備える内部電極であったが、上述したよう
に、この発明は、任意の機能を有する種々の積層型セラ
ミック電子部品に適用可能であるので、電気的機能要素
膜としては、種々の態様が考えられる。たとえば、電気
的機能要素膜は、内部電極のような良好な導電性を有す
る膜である以外に、たとえば比較的大きな電気抵抗性あ
るいは他の電気的特性を有する膜であることもある。

【図面の簡単な説明】

【図１】この発明の一実施形態による積層型セラミック
電子部品としての積層セラミックコンデンサ１１を示す
縦断面図である。

【図２】図１に示した積層セラミックコンデンサ１１の
横断面図である。

【図３】図１および図２に示した積層セラミックコンデ
ンサ１１に備える積層体１２を構成する複数のセラミッ
ク層１３および１４を示す斜視図である。

【図４】積層セラミックコンデンサにおいて生じ得るク
ラック２５および剥がれ２６を図解的に示すとともに、
内部電極２７の重ね合わせ部２８と引出し部３０との間
で生じ得る段差を図解的に示す拡大断面図である。

【図５】この発明にとって興味ある従来の積層セラミッ
クコンデンサに備える積層体１を示す縦断面図である。

【図６】図５に示した内部電極２の破線で囲んだ部分４
を示す拡大図である。

【符号の説明】

１１ 積層セラミックコンデンサ １２ 積層体 １３，１４ セラミック層 １５，１６ 内部電極 ２３，２４ 島状膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のセラミック層を積層してなる積層
   体を備え、前記複数のセラミック層の隣り合う特定のも
   のの間に電気的機能要素膜が形成された、積層型セラミ
   ック電子部品において、 前記電気的機能要素膜が位置する前記セラミック層間で
   あって前記電気的機能要素膜が形成された領域以外の領
   域に、前記電気的機能要素膜とは電気的に接続されずか
   つ互いに不連続な複数の島状膜が分布されていることを
   特徴とする、積層型セラミック電子部品。
2. 【請求項２】 前記島状膜の総面積は、前記セラミック
   層間の前記電気的機能要素膜が形成された領域以外の領
   域の総面積の２０〜７０％に選ばれる、請求項１に記載
   の積層型セラミック電子部品。