JP2004047717A - チップ部品およびその製造方法 - Google Patents

Abstract

【課題】ビアホール５を微小化してチップ部品の小型化を図る。
【解決手段】コイルパターン３ａ，３ｂ間には複数の絶縁薄層７を積層形成して絶縁層４を構成する。絶縁層４の形成工程では、まず、コイルパターン３ａ上に、絶縁薄層７ａを構成する絶縁材料を積層する。この絶縁材料の層にビアホール８ａを形成した後に、焼成して絶縁薄層７ａを形成する。次に、絶縁薄層７ａの上に、上記同様に、絶縁薄層７ｂを構成する絶縁材料を積層し当該絶縁材料層にビアホール８ｂを形成し焼成して絶縁薄層７ｂを形成する。このように、絶縁薄層７を構成する絶縁材料を積層形成する度にその絶縁材料の層にビアホール８を形成して当該絶縁材料の層を焼成するので、焼成時の絶縁材料の層の厚みが薄くなる。絶縁材料の層が薄くなるに従って、焼成に起因したビアホール８の拡大量を小さく抑制できるので、ビアホール５の微小化を図ることができる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の電極パターンが絶縁層を介して積層されている構成を有するチップ部品およびその製造方法に関するものである。
【０００２】
【背景技術】
図９（ａ）にはチップ状のコイル部品の一種であるインダクタ部品の一例が模式的な断面図により示され、図９（ｂ）にはそのインダクタ部品の模式的な分解図が示されている。なお、図９（ａ）は図９（ｂ）のＡ−Ａ部分に対応する断面図である。
【０００３】
このインダクタ部品１は、絶縁材料から成る基板２と、電極パターンである複数のコイルパターン３（３ａ，３ｂ）と、これらコイルパターン３ａ，３ｂ間に介設される絶縁層４とを有して構成されている。絶縁層４にはビアホール５が形成されており、このビアホール５によって、コイルパターン３ａ，３ｂの一端部同士が接続されている。また、インダクタ部品１の例えば側面には、コイルパターン３ａの他端部に接続する外部接続用電極（図示せず）と、コイルパターン３ｂの他端部に接続する外部接続用電極（図示せず）とがそれぞれ形成されている。これら外部接続用電極によって、コイルパターン３ａ，３ｂはそれぞれ外部の回路部と接続することができる。
【０００４】
このようなインダクタ部品１は次に示すように製造することができる。例えば、図１０（ａ）に示されるように、基板２の上面にコイルパターン３ａを形成し、次に、図１０（ｂ）に示すように、そのコイルパターン３ａの上側に、絶縁層４となる絶縁材料を積層形成する。その後、図１０（ｃ）に示されるように、絶縁材料の層４にビアホール用孔部６を形成し、当該ビアホール用孔部６に導電材料を充填してビアホール５を形成する。そして、図１０（ｄ）に示されるように、絶縁材料の層４の上にコイルパターン３ｂを形成する。
【０００５】
然る後に、基板２とコイルパターン３ａと絶縁層４とコイルパターン３ｂの積層体を焼成してインダクタ部品１が製造される。
【０００６】
【発明が解決しようとする課題】
ところで、インダクタ部品１等のチップ部品は小型化が進んでいる。このため、コイルパターン３の線幅Ｈが細くなると共に、線間隔Δｄが狭くなってきている。このコイルパターン３の線の細幅化および線間隔の狭小化によって、ビアホール５の大きさが問題となってきている。それというのは、次に示すような理由による。
【０００７】
つまり、インダクタ部品１の製造工程において、絶縁層４にビアホール用孔部６を形成する手法として、レーザビームを利用する手法がある。また、フォトリソ工法を利用する手法もある。このフォトリソ工法を利用する手法では、絶縁層４を感光性絶縁材料により形成することとし、露光処理により、ビアホール形成領域を除いて絶縁層４を硬化させ、その後、ビアホール形成領域の未硬化の感光性絶縁材料部分を除去する。これにより、ビアホール用孔部６を形成することができる。
【０００８】
上記のような手法によりビアホール用孔部６を形成している。それら手法の加工精度などの問題から、ビアホール用孔部６の大きさを小さくするのには限界がある。
【０００９】
また、基板２の上面にコイルパターン３ａと絶縁層４とコイルパターン３ｂを積層形成した後に、それら積層体を焼成すると、当該焼成による絶縁層４の収縮によって、ビアホール５の径が大きくなってしまう。このため、コイルパターン３に対するビアホール５の大きさは、焼成前の状態では、図１１の点線Ａに示されるような大きさであったのにも拘わらず、焼成後には、図１１の実線Ｂに示されるように拡大してしまう。前述したように、インダクタ部品１の小型化によって、コイルパターン３の線間隔Δｄが狭くなっていることから、ビアホール５の焼成による拡大によって、コイルパターン３の線間がショートしてしまうという問題が生じる。
【００１０】
特に、コイルパターン３ａ，３ｂに通電する電流が高周波化するにつれて、コイルパターン３ａ，３ｂ間の寄生容量が問題となる。この寄生容量を削減するために、絶縁層４の厚みを厚くすると、より深いビアホール５を形成する必要がある。これに伴い、ビアホール用孔部６の加工上の問題から、ビアホール５の径を拡大する必要があることから、焼成によるビアホール５の拡大量が増加して、当該ビアホール５の拡大によるコイルパターン３の線間のショート問題が発生し易くなる。
【００１１】
そのビアホール５によるコイルパターン３の線間のショート問題を回避しようとすると、焼成後にビアホール５となる領域を避けてコイルパターン３を巻回形成することとなるので、コイルパターン３を形成できる有効面積が狭くなる。このため、コイルパターン３の巻回数が減少して、インダクタ部品１は高いインダクタンス値が得ることができなくなる。
【００１２】
さらに、前記ビアホール５の拡大によるコイルパターン３の線間のショート問題と、インダクタ部品１のインダクタンス値低下問題とを両方共に防止しようとすると、インダクタ部品１の小型化は非常に困難となってしまう。このように、ビアホール５の大きさは、インダクタ部品１の小型化の障害となっている。
【００１３】
この発明は上記課題を解決するために成されたものであり、その目的は、電極パターン間を接続するビアホールの微小化が容易なチップ部品およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明のチップ部品は、複数の電極パターンが絶縁層を介して積層されており、その絶縁層には、互いに異なる電極パターン間を接続するためのビアホールが形成されている構成を備えたチップ部品において、電極パターン間に介在している前記絶縁層は、複数の絶縁薄層が積層形成されて構成されていることを特徴としている。
【００１５】
また、この発明のチップ部品の製造方法は、複数の電極パターンが絶縁層を介して積層されており、その絶縁層には、互いに異なる電極パターン間を接続するためのビアホールが形成されている構成を備えたチップ部品の製造方法において、電極パターン間に介在している前記絶縁層は、複数の絶縁薄層が積層形成されて成る構成を有することとし、この絶縁層の形成工程では、まず、電極パターンの上に、１層目の絶縁薄層を構成する絶縁材料を積層形成し、また、当該絶縁材料の層にビアホール用孔部を形成し、その後に、その絶縁材料の層を焼成して１層目の絶縁薄層を形成し、然る後に、その１層目の絶縁薄層の上に、上記同様に、２層目の絶縁薄層を構成する絶縁材料を積層形成し当該絶縁材料の層にビアホール用孔部を形成した後に、焼成により２層目の絶縁薄層を形成するという如く、絶縁材料を積層形成する度に絶縁材料の層にビアホール用孔部を形成し当該絶縁材料の層を焼成して複数の絶縁薄層を順次形成していき絶縁層を形成することを特徴としている。
【００１６】
【発明の実施の形態】
以下に、この発明に係る実施形態例を図面に基づいて説明する。
【００１７】
図１には第１実施形態例のチップ部品の一例が模式的な断面図により示されている。なお、この第１実施形態例の説明において、図９に示すチップ部品と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００１８】
この第１実施形態例のチップ部品であるインダクタ部品１では、電極パターンであるコイルパターン３ａ，３ｂ間には複数の絶縁薄層７（７ａ，７ｂ）が積層形成されて絶縁層４が構成されている。この絶縁薄層７以外のインダクタ部品１の構成は図９に示すチップ部品と同様である。
【００１９】
絶縁薄層７ａ，７ｂには、それぞれ、ビアホール８（８ａ，８ｂ）が形成されており、これらビアホール８ａ，８ｂにより、コイルパターン３ａ，３ｂを接続するためのビアホール５が構成されている。また、この第１実施形態例では、絶縁薄層７ａ，７ｂは、それぞれ、ほぼ同じ厚みと成している。
【００２０】
以下に、この第１実施形態例のインダクタ部品１の製造工程を図３に基づいて説明する。まず、インダクタ部品１の基板２を複数個作り出すことができる図３（ａ）に示されるような親基板１０を用意する。この親基板１０における各チップ部品形成領域Ｋ毎に、図３（ｂ）に示されるように、それぞれ、コイルパターン３ａを形成する。このコイルパターン３ａを形成する手法には、例えば印刷工法やフォトリソ工法等を利用した様々な手法があり、ここでは、何れの手法を用いてコイルパターン３ａを形成してもよく、その説明は省略する。
【００２１】
次に、そのコイルパターン３ａの上側に、絶縁薄層７ａとなる絶縁材料の層１１ａを形成する。そして、図３（ｄ）に示されるように、その絶縁材料の層１１ａには、各チップ部品形成領域Ｋ毎に、それぞれ、ビアホール８ａを形成するためのビアホール用孔部１２を形成する。このビアホール用孔部１２を形成する工法としては、例えば、レーザービームを利用する工法がある。また、次に示すようなフォトリソ技術を利用した工法もある。この工法では、感光性絶縁材料により絶縁材料の層１１ａを形成する。そして、この絶縁材料層１１ａの上面に、ビアホール用孔部１２のパターンが形成されたマスクを配置し、露光処理により、ビアホール用孔部形成領域以外の絶縁材料層１１ａ部分を硬化させる。その後、その絶縁材料層１１ａから、ビアホール用孔部形成領域の未硬化の感光性絶縁材料を除去して、ビアホール用孔部１２を形成する。このように絶縁材料層１１ａにビアホール用孔部１２を形成する工法には様々な工法があり、ここでは、何れの工法を採用してビアホール用孔部１２を形成してもよい。
【００２２】
その後、そのビアホール用孔部１２に導電材料１３を充填する。これにより、ビアホール８ａが形成される。
【００２３】
そして、然る後に、親基板１０をコイルパターン３ａとビアホール８ａと絶縁材料層１１ａと共に焼成する。この焼成により、ビアホール８ａが設けられた１層目の絶縁薄層７ａが形成される。
【００２４】
次に、その絶縁薄層７ａの上に、図３（ｅ）に示されるように、２層目の絶縁薄層７ｂを構成する絶縁材料の層１１ｂを形成する。この絶縁材料層１１ｂにも、上記同様に、図３（ｆ）に示されるようなビアホール用孔部１４を形成し、当該ビアホール用孔部１４に導電材料１５を充填してビアホール８ｂを形成する。この第１実施形態例では、そのビアホール８ｂは、１層目の絶縁薄層７ａに形成されているビアホール８ａの形成位置に合わせて設けられる。
【００２５】
そして、焼成により、ビアホール８ｂが設けられた２層目の絶縁薄層７ｂを形成する。その後、その２層目の絶縁薄層７ｂの上面に、図３（ｇ）に示されるように、コイルパターン３ｂを形成する。
【００２６】
然る後に、コイルパターン３ａと複数の絶縁薄層７ａ，７ｂとコイルパターン３ｂが積層形成された親基板１０を、各チップ部品形成領域の境界線Ｌに沿って分離分割することにより、図３（ｈ）に示されるようなインダクタ部品１を複数個切り出し形成することができる。その後、各インダクタ部品１には、それぞれ、例えば、その側面に、コイルパターン３ａ，３ｂを外部と接続させるための外部接続用電極が形成される。以上のようにして、インダクタ部品１を製造することができる。
【００２７】
この第１実施形態例では、コイルパターン３ａ，３ｂ間に介在している絶縁層４を複数の絶縁薄層７により構成した。このため、各絶縁薄層７となる絶縁材料を積層形成する度にその絶縁材料の層にビアホール用孔部を形成し当該絶縁材料の層を焼成して各絶縁薄層７を順次積層形成していき絶縁層４を形成するという製造工程を取ることができる。
【００２８】
この第１実施形態例に示した絶縁層４の製造工程を採用することにより、焼結される絶縁材料の層１１ａ，１１ｂの厚みが絶縁層４の厚みよりも格段に薄くなるので、その薄さに応じて、各絶縁材料層１１ａ，１１ｂに形成するビアホール用孔部１２，１４の径を小さく設計することができる。これにより、各絶縁材料層１１ａ，１１ｂに形成したビアホール用孔部１２，１４の焼結時の拡大量を抑制することができる。
【００２９】
このことから、例えば、従来では、コイルパターン３に対する焼結後のビアホール５の大きさが、図２（ｂ）の実線Ｂに示されるようにコイルパターン３の線間をショートさせる程に拡大していたのに対して、この第１実施形態例に示した製造工程を採用することにより、図２（ａ）に示されるように、焼結前のビアホール用孔部の大きさを点線αに示されるように小さく設計することができるため、実線Ａに示されるようにコイルパターン３に対する焼結後のビアホール５の拡大を抑制することができる。
【００３０】
また、コイルパターン３に導通する電流の高周波化に起因して絶縁層４の厚みが厚くなっても、絶縁層４を構成する絶縁薄層７の積層数を増加させて第１実施形態例に示した製造工程と同様に製造することにより、絶縁材料の焼結に起因したビアホール５の拡大を小さく抑制することができる。
【００３１】
したがって、この第１実施形態例のインダクタ部品１の構成および製造工程を用いることにより、従来よりも微小なビアホール５を得ることができる。これにより、ビアホール５に起因したコイルパターン３の線間のショート問題を防止しつつ、コイルパターン３の線間隔の狭小化が図れて、インダクタ部品１の小型化を促進させることが可能となる。また、微小なビアホール５を形成できるので、コイルパターン３を形成することができる有効面積が増加して、コイルパターン３の巻回数を維持しながら、インダクタ部品１の小型化を図ることができる。
【００３２】
なお、この第１実施形態例では、絶縁薄層７ａ，７ｂは同じ絶縁材料により形成する構成とした。このため、絶縁薄層７ａ，７ｂにおいて、焼結時における絶縁材料の層１１ａ，１１ｂの厚みとビアホール８ａ，８ｂの拡大量との関係が同じとなるので、焼結後の各絶縁薄層７ａ，７ｂのビアホール８ａ，８ｂがほぼ同じ大きさとなるように、この第１実施形態例では、各絶縁薄層７ａ，７ｂの厚みをほぼ等厚としている。しかし、例えば、絶縁薄層７ａ，７ｂの各構成材料を互いに異なるものとしてもよく、このような場合には、焼結時における絶縁材料層１１の厚みとビアホール８の拡大量との関係が異なる。このため、例えば焼結前のビアホール用孔部１２，１４の大きさをほぼ同じとした場合には、絶縁材料の差違による焼成時のビアホール８ａ，８ｂの拡大量の差を考慮し、焼結後の各絶縁薄層７ａ，７ｂのビアホール８ａ，８ｂの大きさがほぼ等しくなるように各絶縁薄層７ａ，７ｂの厚みを互いに異なるものとしてもよい。
【００３３】
また、この実施形態例では、絶縁層４は、２層の絶縁薄層７ａ，７ｂにより構成されていたが、例えば、絶縁層４を３層以上の絶縁薄層７を積層形成して構成してもよく、絶縁薄層７の積層数は適宜な数としてよい。
【００３４】
以下に、第２実施形態例を説明する。この第２実施形態例では、図４の断面図に示されるように、絶縁薄層７ａに形成されているビアホール８ａと、絶縁薄層７ｂに形成されているビアホール８ｂとがずれて形成されていることである。それ以外の構成は第１実施形態例と同様である。なお、この第２実施形態例の説明では、第１実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。また、図５には、下層側のコイルパターン３ａと、上層側のコイルパターン３ｂとが横に並べられて図示されている。
【００３５】
この第２実施形態例では、ビアホール８ａ（つまり、ビアホール５を介して接続するコイルパターン３ａ，３ｂのうちの一方側３ａに連接するビアホール部分）と、ビアホール８ｂ（つまり、他方側のコイルパターン３ｂに連接するビアホール部分）とは、ほぼ同じ形状で、ほぼ同じ径を有するものであり、互いにずれて形成されている。それらビアホール８ａ，８ｂの中心部Ｏａ，Ｏｂのずれ量Δｚは、それらずれ方向のビアホール８ａ，８ｂの幅（つまり、この第２実施形態例ではビアホール８ａ，８ｂの直径）をｗとした場合に、０．２ｗ≦Δｚ≦０．８ｗの範囲内の値となっている。このため、それらずれているビアホール８ａ，８ｂは、確実に導通して、コイルパターン３ａ，３ｂを電気的に接続する。なお、ビアホール８ａ，８ｂのずれ方向は、ビアホール８ａ，８ｂがそれぞれ接続するコイルパターン３ａ，３ｂの一端部分の形成位置に応じて適宜に定められるものである。
【００３６】
この第２実施形態例のインダクタ部品１も、第１実施形態例と同様にして製造することができる。
【００３７】
この第２実施形態例では、ビアホール８ａ，８ｂをずらして形成する構成とした。このため、コイルパターン３ａ，３ｂの互いに接続し合う部分の形成位置がずれていても、ビアホール５の大きさを大きくすることなく、それらコイルパターン３ａ，３ｂを接続させることができる。
【００３８】
例えば、コイルパターン３ａ，３ｂの互いに接続し合う接続部の形成位置がずれているときに、従来のように絶縁層４の表面側から裏面側にかけて真っ直ぐなビアホール５を形成しようとすると、コイルパターン３ａ，３ｂを確実に接続するためにビアホール５を大きく形成しなければならない。このため、例えば、図６の断面図に示されるように、インダクタ部品１を小型化するためにコイルパターン３の線間隔が狭められており、コイルパターン３ａ，３ｂのうちの一方側の接続部分に対向する領域に他方側のコイルパターン３の一部が配置されている場合には、その大きなビアホール５はコイルパターン３ａ，３ｂの接続部分以外の部分にも接続してしまうこととなり、コイルパターン３の線間のショート問題が発生してしまう。
【００３９】
これに対して、この第２実施形態例の構成では、絶縁層４を構成する各絶縁薄層７ａ，７ｂのビアホール８ａ，８ｂをずらして形成しているので、ビアホール５を大きくすることなく、コイルパターン３ａ，３ｂを接続することができることから、前記ショート問題を抑制することができる。
【００４０】
なお、この発明は第１や第２の各実施形態例に限定されるものではなく、様々な実施の形態を採り得る。例えば、第１と第２の各実施形態例では、絶縁層４は、２層の絶縁薄層７ａ，７ｂにより構成されていたが、例えば、絶縁層４は、３層以上でもよい。
【００４１】
また、図７に示されるように、絶縁層４を３層以上の絶縁薄層７により形成する構成とした場合には、例えば、各絶縁薄層７のビアホール８をそれぞれ互いにずらして配置してもよい。このような構成とすると、コイルパターン３ａ，３ｂの互いに接続し合う部分の配置位置が大きくずれている場合に、ビアホール５を大きくすることなく、かつ、コイルパターン３ａ，３ｂ間を流れる電流の導通経路の抵抗を大きくすることなく、コイルパターン３ａ，３ｂを接続させることができる。
【００４２】
さらに、絶縁層４を構成する絶縁薄層７が３層以上であり、ビアホール５が複数のビアホール部分８を有して構成されている場合に、各絶縁薄層７毎にビアホール８の形成位置をずらさなくともよく、例えば、図８の断面図に示されるように、複数の絶縁薄層７に渡り同じ位置にビアホール８が形成されていてもよい。
【００４３】
さらに、第１と第２の各実施形態例では、インダクタ部品１は２個のコイルパターン３を有していたが、インダクタ部品１を構成するコイルパターン３の数は３個以上でもよい。さらに、第１と第２の各実施形態例では、チップ部品として、インダクタ部品を例にして説明したが、この発明は、複数の電極パターンを有し、それら電極パターンが絶縁層を介して積層形成されている構成を有するものであれば、適用することができ、インダクタ部品１に限定されるものではない。また、このことから、電極パターンも第１や第２の各実施形態例に示したコイルパターンに限定されるものではなく、他の形態をも採り得るものである。
【００４４】
さらに、第１と第２の各実施形態例では、ビアホール８（５）の断面形状は円形状であったが、そのビアホール８は例えば断面形状が四角形状であってもよく、そのビアホール８の形状は特に限定されるものではない。
【００４５】
さらに、第１と第２の各実施形態例では、絶縁層４を介して隣り合うコイルパターン３同士がビアホール５を介して接続する構成であったが、例えば、チップ部品がトランス部品であり、一次コイルパターンと二次コイルパターンとが交互にそれぞれ絶縁層を介して積層配置されている場合には、ビアホールは、一次コイルパターン同士、二次コイルパターン同士を接続させることとなる。このように、ビアホールは、絶縁層を介して隣り合っている電極パターン同士を接続させるとは限らない。
【００４６】
【発明の効果】
この発明によれば、電極パターン間に介在する絶縁層は複数の絶縁薄層が積層形成されて成る構成とした。この構成を有する際には、この発明の製造方法でもってチップ部品を製造することができる。つまり、各絶縁薄層を構成する絶縁材料の層を形成して当該絶縁材料層にビアホールを形成する度に焼結して絶縁薄層を順次形成していくという製造工程でもって、絶縁層を形成することができる。
【００４７】
絶縁材料の層の厚みが厚くなる程、焼結前のビアホール用孔部の大きさを大きくしなければならないのに対して、この発明では、絶縁層よりも薄い絶縁薄層に１層ずつビアホール用孔部を形成し焼結して絶縁層を作製していくので、絶縁層の厚みに関係なく、各絶縁薄層のビアホール用孔部の大きさを小さく形成することができる。これにより、焼成に起因したビアホールの拡大量を抑制することができて、ビアホールの微小化を図ることができる。よって、ビアホールの微小化を図ることができた分、チップ部品の小型化を図ることができる。
【００４８】
また、ビアホールが小さくできる分、電極パターンを形成することができる有効面積が増加するので、例えば、チップ部品がコイル部品である場合には、コイル部品を小型化する場合に、電極パターンであるコイルパターンの巻回数の削減を抑制できて、コイル部品のインダクタンス値の低下を防止することができる。
【００４９】
さらに、ビアホールが、互いにずれて配置形成されている複数のビアホール部位により構成されるものにあっては、例えば、ビアホールにより接続し合う電極パターンの接続部分の形成位置がずれている場合に、それら電極パターンの接続部分の形成位置のずれ方向にビアホール部位をずらして形成することにより、ビアホールを大きくすることなく、それら電極パターンを接続させることができる。また、ビアホールを介して接続し合う電極パターンの接続部分の許容ずれ量を広げることができるので、電極パターンの設計の自由度を高めることができる。
【００５０】
さらに、ビアホールを構成する複数のビアホール部位のずれ量Δｚが、それらずれ方向のビアホール部位の幅をｗとした場合に、０．２ｗ≦Δｚ≦０．８ｗの範囲内であるものにあっては、電極パターン間を確実に接続させることができる。
【００５１】
さらに、絶縁層の製造工程において、絶縁材料の層にビアホール用孔部を形成するために、フォトリソ工法や、レーザービーム工法を利用する場合には、その加工精度の問題から、ビアホール用孔部を小さく形成するのにも限界がある。このような場合に、この発明の構成を採用することによって、電極パターン間の絶縁層の厚みが同じでも、従来に比べて、焼結後のビアホールの大きさを小さく抑制することができる。
【図面の簡単な説明】
【図１】第１実施形態例のチップ部品であるインダクタ部品の主要部分を示す断面図である。
【図２】第１実施形態例の構成から得られる効果を説明するための図である。
【図３】第１実施形態例に示したインダクタ部品の製造工程例を説明するための図である。
【図４】第２実施形態例を説明するための図である。
【図５】第２実施形態例において特徴的な各絶縁薄層のビアホールのずれ関係を説明するための図である。
【図６】第２実施形態例の構成に対する比較例を示す断面図である。
【図７】その他の実施形態例を説明するための図である。
【図８】さらに、その他の実施形態例を説明するための図である。
【図９】チップ部品であるコイル部品の一種であるインダクタ部品の一例を説明するための図である。
【図１０】図９のインダクタ部品の製造工程の一例を説明するための図である。
【図１１】従来の問題点を説明するための図である。
【符号の説明】
１　インダクタ部品
２　基板
３　コイルパターン
４　絶縁層
５　ビアホール
７　絶縁薄層
８　ビアホール

Claims (8)

1. 複数の電極パターンが絶縁層を介して積層されており、その絶縁層には、互いに異なる電極パターン間を接続するためのビアホールが形成されている構成を備えたチップ部品において、電極パターン間に介在している前記絶縁層は、複数の絶縁薄層が積層形成されて構成されていることを特徴とするチップ部品。
2. 基板上に電極パターンが形成され、この電極パターン上には複数の絶縁薄層が積層されて絶縁層が形成され、この絶縁層の上に前記電極パターンにビアホールを介して接続する別の電極パターンが形成されていることを特徴とする請求項１記載のチップ部品。
3. ビアホールは、当該ビアホールを介して接続する電極パターンの一方側に連接する部分と、他方側の電極パターンに連接する部分とを少なくとも有し、それら一方側の電極パターンに連接するビアホール部分と、他方側の電極パターンに連接するビアホール部分とは、ずれて形成されていることを特徴とする請求項１又は請求項２記載のチップ部品。
4. ビアホールは、当該ビアホールを介して接続する電極パターンの一方側に連接するビアホール部位と、他方側の電極パターンに連接するビアホール部位とを少なくとも含む複数のビアホール部位を有して構成され、これら複数のビアホール部位は、ほぼ同じ形状およびほぼ同じ大きさを有し、互いにずれて配置されており、隣り合っているビアホール部位の中心部のずれ量Δｚは、ずれ方向のビアホール部位の幅をｗとした場合に、０．２ｗ≦Δｚ≦０．８ｗの範囲内であることを特徴とする請求項３記載のチップ部品。
5. 電極パターンはコイル形状に形成されており、チップ部品はコイル部品であることを特徴とする請求項１乃至請求項４の何れか１つに記載のチップ部品。
6. 複数の電極パターンが絶縁層を介して積層されており、その絶縁層には、互いに異なる電極パターン間を接続するためのビアホールが形成されている構成を備えたチップ部品の製造方法において、電極パターン間に介在している前記絶縁層は、複数の絶縁薄層が積層形成されて成る構成を有することとし、この絶縁層の形成工程では、まず、電極パターンの上に、１層目の絶縁薄層を構成する絶縁材料を積層形成し、また、当該絶縁材料の層にビアホール用孔部を形成し、その後に、その絶縁材料の層を焼成して１層目の絶縁薄層を形成し、然る後に、その１層目の絶縁薄層の上に、上記同様に、２層目の絶縁薄層を構成する絶縁材料を積層形成し当該絶縁材料の層にビアホール用孔部を形成した後に、焼成により２層目の絶縁薄層を形成するという如く、絶縁材料を積層形成する度に絶縁材料の層にビアホール用孔部を形成し当該絶縁材料の層を焼成して複数の絶縁薄層を順次形成していき絶縁層を形成することを特徴とするチップ部品の製造方法。
7. 絶縁薄層は感光性絶縁材料により形成される構成と成し、その感光性絶縁材料の層にビアホール用孔部を形成する工程では、露光処理により、ビアホール用孔部形成領域以外の領域の感光性絶縁材料を硬化させ、その後、ビアホール用孔部形成領域の未硬化の感光性絶縁材料を除去してビアホール用孔部を形成することを特徴とする請求項６記載のチップ部品の製造方法。
8. 絶縁薄層を構成する絶縁材料の層を形成する度に、レーザー工法を利用して、その絶縁材料の層にビアホール用孔部を形成することを特徴とする請求項６記載のチップ部品の製造方法。

Images