KR20180076155A - 엑추에이터의 적층 코일 및 그 제조방법 - Google Patents

엑추에이터의 적층 코일 및 그 제조방법 Download PDF

Info

Publication number
KR20180076155A
KR20180076155A KR1020160180308A KR20160180308A KR20180076155A KR 20180076155 A KR20180076155 A KR 20180076155A KR 1020160180308 A KR1020160180308 A KR 1020160180308A KR 20160180308 A KR20160180308 A KR 20160180308A KR 20180076155 A KR20180076155 A KR 20180076155A
Authority
KR
South Korea
Prior art keywords
bump
base
insulating film
coil pattern
providing
Prior art date
Application number
KR1020160180308A
Other languages
English (en)
Other versions
KR101894736B1 (ko
Inventor
오유진
박민수
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020160180308A priority Critical patent/KR101894736B1/ko
Publication of KR20180076155A publication Critical patent/KR20180076155A/ko
Application granted granted Critical
Publication of KR101894736B1 publication Critical patent/KR101894736B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)

Abstract

엑추에이터의 적층 코일 및 그 제조방법이 개시된다. 본 발명의 일 실시 예에 따른 엑추에이터의 적층 코일의 제조방법은, 제1 코일패턴이 형성된 제1 베이스를 마련하는 단계; 제1 베이스 상면에 제1 베이스를 덮도록 제1 절연막을 마련하는 단계; 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계; 제1 절연막과 다른 재질의 제2 절연막을 제1 절연막 상에 마련하는 단계; 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계; 제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및 제2 커넥티드 범프에 제2 코일패턴이 전기적으로 연결되도록 제1 베이스에 제2 베이스를 적층하는 단계를 포함한다.

Description

엑추에이터의 적층 코일 및 그 제조방법{Stack coil of actuator and method for manufacturing the same}
본 발명은, 엑추에이터의 적층 코일 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 웨이버 레벨 패키지 상에서 코일패턴을 적층 형성할 수 있는 엑추에이터의 적층 코일 및 그 제조방법에 관한 것이다.
VCM(Voice Coil Motor) 타입의 카메라 모듈에서 VCM(Voice Coil Motor)은 영구자석 자계의 자속 밀도와 코일(Coil)에 흐르는 전류에 비례하는 힘이 자장 및 전류에 직각 방향으로 발생하도록 하여 렌즈를 최적의 위치로 이동시킨다.
또한, 대형 디스플레이장치에서 레이저빔을 편향시키는 엑추에이터로 사용되는 VCM(Voice Coil Motor) 타입의 스캐너는 적어도 하나 이상의 영구자석, 가동판과 가동판에 마련되어 광로를 변경시키는 미러를 구비한다. 가동판에는 전류가 인가되는 코일이 마련되어 있다. 따라서, 코일에 전류를 인가함으로써 발생되는 전기력과 영구자석에 의해 형성되는 자기력이 상호작용 되면서 가동판이 회동되면서 미러의 각도가 조정된다.
이와 같이, VCM(Voice Coil Motor)과 같은 엑추에이터에 적용되는 코일(Coil)은 반도체공정을 이용하여 하나의 웨이퍼 상에 다수를 형성하는 방식으로 대량생산하고 있다.
한편, 반도체 장치의 고집적화에 따라 웨이퍼 상에 도전 패턴들이 형성될 수 있는 면적은 줄어든다. 따라서, 고집적 반도체 장치는 넓은 영역에 도전 패턴을 형성하기 위해 웨이퍼 상에 수직으로 패턴들을 적층한다. 그리고 적층된 패턴들이 도전층일 경우 그 사이에 절연막이 형성된다.
그러나, 종래 기술에 있어서는, 엑추에이터 등에 적용되는 권선 코일일 경우 두께가 두껍고 제작 방식의 한계로 미세 선폭 구현이 어려운 문제점이 있다. 또한, 이로 인한 집적도의 효율성이 떨어지는 단점을 가지고 있다.
이러한, 문제점을 고려하여, VCM(Voice Coil Motor)과 같은 엑추에이터에 적용되는 코일(Coil)을 제조함에 있어서 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 이용하여 제조하는 방법이 고려될 수 있다.
그런데, 관통 실리콘 전극(Through Silicon Via: TSV) 방식의 종래 기술을 적용하여 두껍고 미세한 피치의 코일 구조를 제조하게 되면 절연막에 보이드(void)가 형성되거나 도전 패턴들이 연결되는 브릿지 현상이 발생하는 문제점이 있다.
또한, 오버 도금(over plating)된 부분의 절삭(grinding)에 의해 발생되는 휨(warpage) 문제로 인하여 웨이퍼가 파손될 위험을 내포하고 있는 문제점이 있다.
대한민국 특허등록번호 제10-0818288호(2008. 03. 25.)
따라서 본 발명이 이루고자 하는 기술적 과제는, 액추에이터에 적용되는 적층 코일을 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 사용하여 제조함에 있어서 종래 발생하는, 절연막에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지(bridge) 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있는 엑추에이터의 적층 코일 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 코일패턴이 형성된 제1 베이스를 마련하는 단계; 상기 제1 베이스 상면에 상기 제1 베이스를 덮도록 제1 절연막을 마련하는 단계; 상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계; 상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상에 마련하는 단계; 상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계; 제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및 상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법이 제공될 수 있다.
본 발명의 다른 측면에 따르면, 코일패턴이 형성된 제1 베이스를 마련하는 단계; 상기 제1 베이스 상면에서 미리 결정된 높이를 갖되 상기 제1 코일패턴 상부의 미리 결정된 제1 범프영역에 제1 커넥티드 범프를 마련하는 단계; 상기 제1 커넥티드 범프는 노출되되 상기 제1 베이스 상면을 덮도록 상기 제1 베이스 상에 제1 절연막을 마련하는 단계; 상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상면에 마련하는 단계; 상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계; 제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및 상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법이 제공될 수 있다.
상기 제2 코일패턴이 형성된 상기 제2 베이스를 마련하는 단계는, 웨이퍼(Wafer)에 상기 제2 코일패턴을 형성하는 단계; 캐리어 웨이퍼(Carrier Wafer)에 부착필름(DAF, Die Attach Film)을 통해 상기 웨이퍼를 부착하는 단계; 상기 웨이퍼의 후면을 그라인딩(Grinding)하는 단계; 및 상기 캐리어 웨이퍼를 제거하는 단계를 포함할 수 있다.
상기 제1 절연막은 상기 제2 절연막 보다 경도가 낮을 수 있다.
상기 제1 절연막은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층이고, 상기 제2 절연막은 패시베이션(passivation)층일 수 있다.
상기 제1 절연막은, 제1 인캡슐런트(encapsulant)층; 및 상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 인캡슐런트(encapsulant)층을 포함할 수 있다.
상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계는, 상기 제1 절연막의 상기 제1 범프영역을 관통하는 제1 관통 비아를 형성하는 단계; 및 상기 제1 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함하며, 상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계는, 상기 제2 절연막의 상기 제2 범프영역을 관통하는 제2 관통 비아를 형성하는 단계; 및 상기 제2 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함할 수 있다.
상기 제2 커넥티드 범프는 상기 제1 커넥티드 범프보다 넓은 면적을 가질 수 있다.
상기 베이스는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나 일 수 있다.
본 발명의 또 다른 측면에 따르면, 제1 코일패턴이 형성된 제1 베이스; 상기 제1 베이스 상에 마련되는 제1 절연막; 상기 제1 절연막과 다른 재질로 상기 제1 절연막 상에 마련되는 제2 절연막; 상기 제1 절연막의 미리 결정된 제1 범프영역 및 상기 제2 절연막의 미리 결정된 제2 범프영역을 관통하도록 마련되어 상기 제1 코일패턴과 전기적으로 연결되는 커넥티드 범프; 및 제2 코일패턴이 형성되어 상기 커넥티드 범프와 전기적으로 연결되도록 상기 제1 베이스에 적층되는 제2 베이스를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일이 제공될 수 있다.
상기 커넥티드 범프는, 상기 제1 범프영역에 형성되되 상기 제1 코일패턴과 전기적으로 연결되는 제1 커넥티드 범프; 및 상기 제1 커넥티드 범프와 전기적으로 연결되되 상기 제2 범프영역에 형성되어 상기 제2 코일패턴과 전기적으로 연결되는 제2 커넥티드 범프를 포함할 수 있다.
상기 제2 절연막은 상기 제1 절연막 보다 경도가 높을 수 있다.
상기 제1 절연막은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층이고, 상기 제1 커넥티드 범프는 상기 인캡슐런트층의 상기 제1 범프영역을 관통하는 제1 관통 비아에 형성되며, 상기 제2 절연막은 패시베이션(passivation)층이고, 상기 제2 커넥티드 범프는 상기 인캡슐런트(encapsulant)층의 상기 제2 범프영역을 관통하는 제2 관통 비아에 형성될 수 있다.
상기 제1 절연막은, 제1 인캡슐런트(encapsulant)층; 및 상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 인캡슐런트(encapsulant)층을 포함하며, 상기 제1 범프영역은, 상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 하부 범프영역; 및 상기 제2 인캡슐런트(encapsulant)층에 마련되는 제2 상부 범프영역을 포함하며, 상기 제1 커넥티드 범프는, 상기 제1 인캡슐런트(encapsulant)층의 상기 제1 하부 범프영역을 관통하는 제1 하부 관통 비아에 형성되는 제1 하부 커넥티드 범프; 및 상기 제2 인캡슐런트(encapsulant)층의 상기 제1 상부 범프영역을 관통하는 제1 상부 관통 비아에 형성되는 제1 상부 커넥티드 범프를 포함할 수 있다.
상기 제1 베이스 및 상기 제2 베이스는 각각 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나일 수 있다.
본 발명에 따르면, 액추에이터에 적용되는 적층 코일을 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 사용하여 제조함에 있어서 종래 발생하는, 절연막에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지(bridge) 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 2a 내지 도 2j는 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 공정 순서도이다.
도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 일부 공정 순서도이다.
도 4는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 5는 본 발명의 제3 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 6은 본 발명의 제4 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 7은 본 발명의 제5 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
본 실시예에 따른 엑추에이터의 적층 코일은 웨이퍼 레벨에서 제조되는 VCM(Voice Coil Motor)의 적층 코일이다. 그러나 본 발명의 권리범위가 이에 한정되지 않으며, 웨이퍼 레벨에서 적층 코일을 제조하는 것이라면 VCM(Voice Coil Motor)의 적층 코일 외에도 다양한 적층 코일에 적용될 수도 있을 것이다.
도 1을 참조하면, 본 실시예에 따른 VCM(Voice Coil Motor)의 적층 코일(10)은, 제1 베이스(100)와, 제1 절연막(200)과, 제2 절연막(400)과, 커넥티드 범프(Connected Bump, 300, 500)와, 제2 베이스(600)를 포함한다.
제1 베이스(100)에는 제1 코일패턴(110)이 형성된다. 제1 베이스(100)는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나일 수 있는데, 본 실시 예에서 제1 베이스(100)는 규소 웨이퍼(Si bare wafer)이다.
제1 절연막(200)은 제1 베이스(100) 상에 마련된다. 본 실시 예에서 제1 절연막(200)은 제2 절연막(400)보다 경도가 낮다. 본 실시 예에서 제1 절연막(200)은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층(200)이다. 본 실시 예에 따른 인캡슐런트(encapsulant)는 액상봉지재를 의미한다.
인캡슐런트(encapsulant)층(200)을 형성하는 방법은 몰딩(molding), 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 중에서 선택된 하나의 방법으로 형성할 수 있다. 위 방법들 중 몰딩 방식을 사용할 경우, 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)를 인캡슐런트(encapsulant)층(200)의 재질로 사용할 수 있다.
이러한 인캡슐런트(encapsulant)층(200)은 제2 절연막(400)에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있는 역활을 할 수 있다.
즉, 제2 절연막(400)을 도포하기 전에 인캡슐런트(encapsulant)층(200)을 형성함으로써 종래보다 제2 절연막(400)에 보이드(void)가 적게 발생하게 된다. 또한, 인캡슐런트(encapsulant)층(200)을 제1 코일패턴(110)들의 상부에 도포함으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지(bridge) 현상을 종래보다 감소시킬 수 있게 된다.
게다가 인캡슐런트(encapsulant)층(200)은 제2 베이스(600)가 결합된 경우 열적 응력 해소에 기여할 수 있으며 제2 절연막(400)보다 경도가 낮아 완충 역할을 할 수 있다.
한편, 제2 절연막(400)은 제1 절연막(200)과 다른 재질로 마련되되 제1 절연막(200) 상에 마련된다. 본 실시 예에서 제2 절연막(400)은 제1 절연막(200)보다 경도가 높은 재질이 적용되는데, 본 실시 예에서 제2 절연막(400)은 패시베이션(passivation)층(400)이다.
패시베이션(passivation)층(400)의 재질로 사용될 수 있는 물질의 예로서, 폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물 중 선택된 어느 하나의 재질 등이 있을 수 있는데, 이들 물질이 단독 또는 혼합되어 사용될 수 있다.
이러한 패시베이션층(400)은 공기 중에 노출된 제1 코일패턴(110)이 산화되는 것을 방지할 수 있는데, 본 실시 예에서는 패시베이션층(400)이 인캡슐런트(encapsulant)층(200) 상면에 도포되므로 패시베이션층(400)은 인캡슐런트(encapsulant)층(200)과 함께 제1 코일패턴(110)이 산화되는 것을 방지한다. 또한 이와 같이 인캡슐런트(encapsulant)층(200) 상면에 도포됨으로써 패시베이션층(400)에는 제1 코일패턴(110) 상면으로 바로 도포될 때보다 보이드(void)가 적게 발생하게 된다.
커넥티드 범프(Connected Bump, 300, 500)는 제1 절연막(200) 즉 본 실시 예에서 인캡슐런트층(200)의 미리 결정된 제1 범프영역(210, 도 2b 참조)과, 제2 절연막(400) 즉 본 실시 예에서 패시베이션층(400)의 미리 결정된 제2 범프영역(410, 도 2e 참조)을 관통하도록 마련되는데, 커넥티드 범프(Connected Bump, 300, 500)는 제1 코일패턴(110)과 전기적으로 연결되어 있다.
이러한 커넥티드 범프(Connected Bump, 300, 500)는, 제1 범프영역(210, 도 2b 참조)에 형성되되 제1 코일패턴(110)과 전기적으로 연결되는 제1 커넥티드 범프(300)와, 제1 커넥티드 범프(300)와 전기적으로 연결되되 제2 범프영역(410, 도 2e 참조)에 형성되어 제2 베이스(600)의 제2 코일패턴(610)과 전기적으로 연결되는 제2 커넥티드 범프(500)를 포함한다.
보다 상세하게는, 제1 커넥티드 범프(300)는, 제1 코일패턴(110) 보다 높게 인캡슐런트(encapsulant)층(200) 높이까지 제1 코일패턴(110) 상의 제1 범프영역(210)에 인캡슐런트(encapsulant)층(200)을 형성하기 전에 미리 형성하거나, 인캡슐런트(encapsulant)층(200)을 형성한 후 인캡슐런트(encapsulant)층(200)의 제1 범프영역(210)을 제거하여 제1 범프영역(210)을 관통하는 제1 관통 비아(212, 도 2b 참조)를 형성한 후 제1 관통 비아(212, 도 2b 참조)에 금속 물질을 도금하거나 충진하여 형성할 수 있다.
그리고, 제2 커넥티드 범프(500)는, 패시베이션(passivation)층(400)의 제2 범프영역(410)을 관통하는 제2 관통 비아(412, 도 2e 참조)를 형성하고 제2 관통 비아(412)에 금속 물질을 도금하거나 충진하여 형성할 수 있다.
제1 커넥티드 범프(300)와 제2 커넥티드 범프(500)의 재질은 제1 코일패턴(110)과 동일한 재질이 사용될 수 있다.
한편, 제2 베이스(600)는 제2 코일패턴(610)이 형성되어 있으며, 제2 커넥티드 범프(500)와 전기적으로 연결되도록 제1 베이스(100)에 적층된다. 제2 베이스(600)는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나일 수 있는데, 본 실시 예에서 제1 베이스(100)는 규소 웨이퍼(Si bare wafer)이다.
제1 베이스(100)와 제2 베이스(600)가 적층되면 제1 코일패턴(110)과 제2 코일패턴(610)이 제2 커넥티드 범프(500)를 통하여 상호 전기적으로 연결된 상태에서 적층된다. 이때, 제1 코일패턴(110)과 제2 코일패턴(610) 사이에는 경도가 상호 다른 인캡슐런트(encapsulant)층(200)과 패시베이션(passivation)층(400)이 순차로 게재되어 있다.
이와 같이 제1 코일패턴(110)을 덮는 인캡슐런트(encapsulant)층(200)과 패시베이션(passivation)층(400)이 제1 코일패턴(110)과 제2 코일패턴(610) 사이에 게재됨으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지(bridge) 현상을 종래보다 현저히 감소시킬 수 있고, 휨(warpage) 문제를 종래 보다 개선할 수 있으며, 또한 열적 응력 해소에 기여할 수 있다.
또한, 인캡슐런트(encapsulant)층(200) 상면에 도포되는 패시베이션층(400)에는 종래 보다 보이드(void)가 적게 발생할 수 있다.
한편, 이하에서는 본 실시예에 따른 엑추에이터의 적층 코일에 적용될 수 있는 엑추에이터의 적층 코일 제조 방법에 대해 도 2a 내지 도 2j을 참조하여 설명하도록 한다. 도 2a 내지 도 2j는 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 공정 순서도이다.
본 실시예에 따른 엑추에이터의 적층 코일 제조 방법은, 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 이용하여 VCM(Voice Coil Motor) 코일을 제조하는 방법으로서, 제1 코일패턴(110)이 형성된 제1 베이스(100)를 마련하는 단계와, 제1 베이스(100) 상면에 상기 제1 베이스(100)를 덮도록 제1 절연막(200)을 마련하는 단계와, 제1 절연막(200)의 미리 결정된 제1 범프영역(210)을 제거하고 제1 커넥티드 범프(300)를 마련하는 단계와, 제1 절연막(200)과 다른 재질의 제2 절연막(400)을 제1 절연막(200) 상에 마련하는 단계와, 제2 절연막(400)의 미리 결정된 제2 범프영역(410)을 제거하고 제1 커넥티드 범프(300)와 전기적으로 연결되는 제2 커넥티드 범프(500)를 마련하는 단계와, 제2 코일패턴(610)이 형성된 제2 베이스(600)를 마련하는 단계와, 제2 커넥티드 범프(500)에 제2 코일패턴(610)이 전기적으로 연결되도록 상기 제1 베이스(100)에 상기 제2 베이스(600)를 적층하는 단계를 포함한다.
먼저, 제1 베이스(100), 즉 본 실시 예에서 규소 웨이퍼(Si bare wafer)에 제1 코일패턴(110)을 형성하여 제1 코일패턴(110)이 형성된 웨이퍼를 마련하는 단계가 수행된다. 제1 코일패턴(110)을 형성하기 위해, 제1 베이스(100)에 패턴 홈(미도시)을 형성하는데 패턴 홈은 통상의 포토 공정을 이용할 수 있다. 이와 같이 형성된 패턴 홈에 통상의 도금공정을 통해 제1 코일패턴(110)을 형성할 수 있다.
그런 다음에, 도 2a에 도시된 바와 같이, 제1 베이스(100) 상에 제1 절연막(200)을 마련하는 단계가 수행된다. 제1 절연막(200)은 제2 절연막(400) 보다 경도가 낮은 것이 선택되는데, 본 실시 예에서 제1 절연막(200)은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층(200)이다. 제1 절연막(200)을 마련하는 방법, 즉 본 실시 예에서 인캡슐런트(encapsulant)층(200)을 형성하는 방법은 몰딩(molding), 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 중에서 선택된 하나의 방법으로 형성할 수 있다. 위 방법들 중 몰딩 방식을 사용할 경우, 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)를 인캡슐런트(encapsulant)층(200)의 재질로 사용할 수 있다.
이러한 인캡슐런트(encapsulant)층(200)은 전술한 바와 같이, 제2 절연막(400)에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있는 역활을 할 수 있다.
즉, 제2 절연막(400)을 도포하기 전에 인캡슐런트(encapsulant)층(200)을 형성함으로써 종래보다 제2 절연막(400)에 보이드(void)가 적게 발생되고, 인캡슐런트(encapsulant)층(200)을 제1 코일패턴(110)들의 상부에 도포함으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지 현상을 종래보다 감소시킬 수 있게 되며, 열적 응력 해소에 기여할 수 있으며 그 재질 특성 상 완충 역할을 할 수 있다.
그리고 나서, 제1 절연막(200)의 미리 결정된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 마련하는 단계가 수행된다.
제1 절연막(200)의 미리 결정된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 마련하는 단계는, 도 2b에 도시된 바와 같이, 제1 절연막(200)의 미리 결정된 제1 범프영역(210)에서 제1 절연막(200)을 제거하는 단계와, 도 2c에 도시된 바와 같이, 제1 절연막(200)이 제거된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 형성하는 단계를 포함한다.
제1 절연막(200)의 제1 범프영역(210)에서 제1 절연막(200)을 제거하는 단계에서는, 인캡슐런트층(200)의 제1 범프영역(210)을 관통하는 제1 관통 비아(212)를 형성하며, 제1 절연막(200)이 제거된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 형성하기 위하여 제1 관통 비아(212)에 금속물질을 도금하거나 충진한다.
즉, 인캡슐런트(encapsulant)층(200)의 일부 영역 즉 제1 범프영역(210)을 제거하여 제1 코일패턴(110)의 일부 영역을 제1 관통 비아(212)를 통하여 노출한다. 그리고 나서 노출된 제1 코일패턴(110)이 상부로 연장될 수 있도록 제1 코일패턴(110) 상부로 금속 물질을 도금하거나 충진하여 제1 커넥티드 범프(300)를 생성한다.
그런 다음에, 도 2d에 도시된 바와 같이, 제1 절연막(200)과 다른 재질로 마련되는 제2 절연막(400)을 제1 절연막(200) 상에 마련하는 단계가 수행된다.
본 실시 예에서 제2 절연막(400)은 패시베이션층(400)이다. 패시베이션층(400)으로 사용될 수 있는 물질의 예로서, 폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물 중 선택된 어느 하나의 재질 등이 있을 수 있는데, 이들 물질이 단독 또는 혼합되어 사용될 수 있다.
본 실시예에서는 패시베이션층(400)이 인캡슐런트(encapsulant)층(200) 상면에 도포됨으로써 패시베이션층(400)에는 제1 코일패턴(110) 상면으로 바로 도포될 때보다 보이드(void)가 적게 발생하게 된다.
그런 다음에, 제2 절연막(400)의 미리 결정된 제2 범프영역(410)을 제거하고 제1 커넥티드 범프(300)와 전기적으로 연결되는 제2 커넥티드 범프(500)를 마련하는 단계가 수행된다.
제2 절연막(400)의 미리 결정된 제2 범프영역(410)에 제2 커넥티드 범프(500)를 마련하는 단계는, 도 2e에 도시된 바와 같이, 제2 절연막(400)의 미리 결정된 제2 범프영역(410)에서 제2 절연막(400)을 제거하는 단계와, 도 2f에 도시된 바와 같이, 제2 절연막(400)이 제거된 제2 범프영역(410)에 제2 커넥티드 범프(500)를 형성하는 단계를 포함한다.
제2 절연막(400)의 제2 범프영역(410)에서 제2 절연막(400)을 제거하는 단계에서는 패시베이션(passivation)층(400)의 제2 범프영역(410)을 관통하는 제2 관통 비아(412)를 형성하며, 이 제2 관통 비아(412)에 금속물질을 도금하거나 충진하여 제2 커넥티드 범프(500)를 생성한다.
즉, 패시베이션층(400)의 일부 영역 즉 제2 범프영역(410)을 제거하여 제2 관통 비아(412)를 형성하고 제1 커넥티드 범프(300)의 상부에서 제2 관통 비아(412)에 금속 물질을 도금하거나 충진하여 제2 커넥티드 범프(500)를 노출시킨다.
그런 다음에, 도 2j에 도시된 바와 같이, 제2 커넥티드 범프(500)에 제2 코일패턴(610)이 전기적으로 연결되도록 제1 베이스(100)에 제2 코일패턴(610)이 형성된 제2 베이스(600)를 적층하는 단계가 수행된다.
한편, 제2 코일패턴(610)이 형성된 제2 베이스(600)를 제1 베이스(100)에 적층하기 위해서는 그 전에 제2 코일패턴(610)이 형성된 제2 베이스(600)가 마련되어야 한다.
제2 코일패턴(610)이 형성된 제2 베이스(600)를 마련하는 단계는, 제2 베이스(600) 즉 본 실시 예에서 제2 웨이퍼(600)에 제2 코일패턴(610)을 형성하는 단계와, 도 2g에 도시된 바와 같이, 캐리어 웨이퍼(Carrier Wafer, 700)에 부착필름(DAF, Die Attach Film, 710)을 통해 제2 웨이퍼(600)를 부착하는 단계와, 도 2h에 도시된 바와 같이, 제2 웨이퍼(600)의 후면을 그라인딩하는 단계와, 도 2i에 도시된 바와 같이, 캐리어 웨이퍼(700)를 제거하는 단계를 포함한다.
이와 같이 마련된 제2 베이스(600)는 제1 베이스(100)와 적층되는데, 이러한 적층의 수는 제품에 따라 적절히 선택될 수 있다. 그리고 필요에 따라 적층이 완료된 후 후면을 그라인딩(grinding)하는 단계가 수행될 수 있다.
이상과 같이, 제1 코일패턴(110)이 형성된 제1 웨이퍼(100)와, 제2 코일패턴(610)이 형성된 제2 웨이퍼(600)를 상호 전기적으로 연결되도록 적층함에 있어서, 제1 코일패턴(110)과 제2 코일패턴(610) 사이에 인캡슐런트(encapsulant)층(200)과 패시베이션(passivation)층(400)을 도포하는 공정을 추가함으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지 현상을 종래보다 현저히 감소시킬 수 있고, 휨(warpage) 문제를 종래 보다 개선할 수 있으며, 또한 열적 응력 해소에 기여할 수 있다.
본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일에 적용될 수 있는 제1 실시 예에 따른 엑추에이터의 적층 코일 제조 방법과 다른 엑추에이터의 적층 코일 제조 방법에 대해 도 3a 내지 도 3c를 참조하여 설명하도록 한다. 도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 일부 공정 순서도이다.
본 실시예는 제1 실시예의 제조 방법과 비교할 때에 제1 커넥티드 범프(300a)를 형성하는 방법만이 다르다. 이 부분에 대해서만 도 3a 내지 도 3c를 참조하여 상세히 설명하고, 이하 상세한 설명은 제1 실시예의 제조방법의 설명과 중복되므로 생략하기로 한다.
제1 실시 예의 제조방법에서는, 제1 베이스(100) 상면에 제1 베이스(100)를 덮도록 제1 절연막(200) 즉 인캡슐런트(encapsulant)층(200)을 도포하고, 인캡슐런트(encapsulant)층(200)의 제1 범프영역(210)을 제거하고 제1 커넥티드 범프(300)를 형성하였으나, 본 실시 예의 제조방법에서는, 도 3a에 도시된 바와 같이, 제1 베이스(100a) 상면에서 미리 결정된 높이를 갖되 제1 코일패턴(110a) 상부의 미리 결정된 제1 범프영역(210a)에 제1 커넥티드 범프(300a)를 형성하고, 도 3b에 도시된 바와 같이, 제1 커넥티드 범프(300a)는 노출되되 제1 베이스(100a) 상면을 덮도록 제1 베이스(100a) 상에 인캡슐런트(encapsulant)층(200a)을 도포한다. 그리고 나서, 도 3c에 도시된 바와 같이, 제1 절연막(200a)과 다른 재질로 마련되는 제2 절연막(400a)을 제1 절연막(200a) 상에 마련하는 단계가 수행되며, 이하 공정은 제1 실시 예와 동일하다.
즉, 본 실시예에서는 인캡슐런트(encapsulant)층(200a)을 도포하기 전에 제1 커넥티드 범프(300a)를 형성하는 점이 전술한 제1 실시 예와 다르며, 본 실시 예의 경우 제1 커넥티드 범프(300a)를 형성하는 단계와, 제1 코일패턴(110a)을 형성하는 단계가 동시에 수행될 수도 있다.
도 4는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
본 실시예는 제1 실시예의 적층 코일과 비교할 때에, 제1 커넥티드 범프(300b)보다 제2 커넥티드 범프(500b)가 더 넓게 형성된 점만 다르다. 이하 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다.
도 5는 본 발명의 제3 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
본 실시예는 제1 실시예와 비교할 때에 제1 절연막(200c)이 두 개의 인캡슐런트(encapsulant)층(200c)으로 점만 다르다. 따라서 이 부분에 대해서만 설명하기로 하고 그 외 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다.
본 실시 예에서 제1 절연막(200c)은, 제1 인캡슐런트(encapsulant)층(220)과, 제1 인캡슐런트(encapsulant)층(220)에 마련되는 제2 인캡슐런트(encapsulant)층(230)을 포함한다. 그리고 제1 범프영역(미도시)은, 제1 인캡슐런트(encapsulant)층(230)에 마련되는 제1 하부 범프영역(미도시)과, 제2 인캡슐런트(encapsulant)층(230)에 마련되는 제1 상부 범프영역(미도시)을 포함한다.
따라서 제1 커넥티드 범프(300c)는, 제1 인캡슐런트(encapsulant)층(220)의 제1 하부 범프영역(미도시)을 관통하는 제1 하부 관통 비아(미도시)와, 제2 인캡슐런트(encapsulant)층(230)의 제1 상부 범프영역(미도시)을 관통하는 제2 상부 관통 비아(미도시)에 금속물질을 도금하거나 충진함으로써 마련된다.
도 6은 본 발명의 제4 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
본 실시예는 제1 실시예와 비교할 때에 제1 베이스(100d)가 규소 웨이퍼가 아니라 PCB(Printed Circuit Board, 인쇄회로기판)인 점만 다르다. 즉 제 1 실시 예에서는 제1 베이스(100)와 제2 베이스(600)가 모두 규소 웨이퍼였지만 본 실시 예에서는 제1 베이스(100d)는 PCB(Printed Circuit Board, 인쇄회로기판)이고 제2 베이스(600d)는 규소 웨이퍼이다. 이하 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다.
도 7은 본 발명의 제5 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
본 실시예는 제1 실시예와 비교할 때에 제1 베이스(100e) 및 제2 베이스(600e)가 규소 웨이퍼가 아니라 PCB(Printed Circuit Board, 인쇄회로기판)인 점만 다르다. 즉 제 1 실시 예에서는 제1 베이스(100)와 제2 베이스(600)가 모두 규소 웨이퍼였지만 본 실시 예에서는 제1 베이스(100e) 및 제2 베이스(600e)가 모두 PCB(Printed Circuit Board, 인쇄회로기판)이다. 이하 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다.
전술한 실시 예들에서는 경도가 높은 제2 절연막(400, 400a, 400b, 400c, 400d, 400e)이 이보다 경도가 낮은 제1 절연막(200, 200a, 200b, 200c, 200d, 200e)의 상면에 도포되는 것에 대하여 상술하였으나, 필요한 경우 경도가 낮은 제1 절연막(200, 200a, 200b, 200c, 200d, 200e)이 제2 절연막(400, 400a, 400b, 400c, 400d, 400e)의 상면에 도포될 수도 있을 것이다.
이와 같이 본 발명은 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정예 또는 변형예들은 본 발명의 청구범위에 속한다 하여야 할 것이다.
10 : 엑추에이터의 적층 코일 100 : 제1 베이스
110 : 제1 코일패턴 200 : 제1 절연막
210 : 제1 범프영역 300 : 제1 커넥티드 범프
400 : 제2 절연막 410 : 제2 범프영역
500 : 제2 커넥티드 범프 600 : 제2 베이스
610 : 제2 코일패턴 700 : 캐리어 웨이퍼
710 : 부착필름 800 : 인쇄회로기판(PCB)

Claims (15)

  1. 제1 코일패턴이 형성된 제1 베이스를 마련하는 단계;
    상기 제1 베이스 상면에 상기 제1 베이스를 덮도록 제1 절연막을 마련하는 단계;
    상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계;
    상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상에 마련하는 단계;
    상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계;
    제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및
    상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  2. 코일패턴이 형성된 제1 베이스를 마련하는 단계;
    상기 제1 베이스 상면에서 미리 결정된 높이를 갖되 상기 제1 코일패턴 상부의 미리 결정된 제1 범프영역에 제1 커넥티드 범프를 마련하는 단계;
    상기 제1 커넥티드 범프는 노출되되 상기 제1 베이스 상면을 덮도록 상기 제1 베이스 상에 제1 절연막을 마련하는 단계;
    상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상면에 마련하는 단계;
    상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계;
    제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및
    상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 코일패턴이 형성된 상기 제2 베이스를 마련하는 단계는,
    웨이퍼(Wafer)에 상기 제2 코일패턴을 형성하는 단계;
    캐리어 웨이퍼(Carrier Wafer)에 부착필름(DAF, Die Attach Film)을 통해 상기 웨이퍼를 부착하는 단계;
    상기 웨이퍼의 후면을 그라인딩(Grinding)하는 단계; 및
    상기 캐리어 웨이퍼를 제거하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  4. 제3항에 있어서,
    상기 제1 절연막은 상기 제2 절연막 보다 경도가 낮은 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  5. 제4항에 있어서,
    상기 제1 절연막은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층이고, 상기 제2 절연막은 패시베이션(passivation)층인 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  6. 제5항에 있어서,
    상기 제1 절연막은,
    제1 인캡슐런트(encapsulant)층; 및
    상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 인캡슐런트(encapsulant)층을 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  7. 제1항에 있어서,
    상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계는,
    상기 제1 절연막의 상기 제1 범프영역을 관통하는 제1 관통 비아를 형성하는 단계; 및
    상기 제1 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함하며,
    상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계는,
    상기 제2 절연막의 상기 제2 범프영역을 관통하는 제2 관통 비아를 형성하는 단계; 및
    상기 제2 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제2 커넥티드 범프는 상기 제1 커넥티드 범프보다 넓은 면적을 갖는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  9. 제1항 또는 제2항에 있어서,
    상기 베이스는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나 인 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.
  10. 제1 코일패턴이 형성된 제1 베이스;
    상기 제1 베이스 상에 마련되는 제1 절연막;
    상기 제1 절연막과 다른 재질로 상기 제1 절연막 상에 마련되는 제2 절연막;
    상기 제1 절연막의 미리 결정된 제1 범프영역 및 상기 제2 절연막의 미리 결정된 제2 범프영역을 관통하도록 마련되어 상기 제1 코일패턴과 전기적으로 연결되는 커넥티드 범프; 및
    제2 코일패턴이 형성되어 상기 커넥티드 범프와 전기적으로 연결되도록 상기 제1 베이스에 적층되는 제2 베이스를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일.
  11. 제10항에 있어서,
    상기 커넥티드 범프는,
    상기 제1 범프영역에 형성되되 상기 제1 코일패턴과 전기적으로 연결되는 제1 커넥티드 범프; 및
    상기 제1 커넥티드 범프와 전기적으로 연결되되 상기 제2 범프영역에 형성되어 상기 제2 코일패턴과 전기적으로 연결되는 제2 커넥티드 범프를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일.
  12. 제10항에 있어서,
    상기 제2 절연막은 상기 제1 절연막 보다 경도가 높은 것을 특징으로 하는 엑추에이터의 적층 코일.
  13. 제12항에 있어서,
    상기 제1 절연막은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층이고,
    상기 제1 커넥티드 범프는 상기 인캡슐런트층의 상기 제1 범프영역을 관통하는 제1 관통 비아에 형성되며,
    상기 제2 절연막은 패시베이션(passivation)층이고,
    상기 제2 커넥티드 범프는 상기 인캡슐런트(encapsulant)층의 상기 제2 범프영역을 관통하는 제2 관통 비아에 형성되는 것을 특징으로 하는 엑추에이터의 적층 코일.
  14. 제12항에 있어서,
    상기 제1 절연막은,
    제1 인캡슐런트(encapsulant)층; 및
    상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 인캡슐런트(encapsulant)층을 포함하며,
    상기 제1 범프영역은,
    상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 하부 범프영역; 및
    상기 제2 인캡슐런트(encapsulant)층에 마련되는 제2 상부 범프영역을 포함하며,
    상기 제1 커넥티드 범프는,
    상기 제1 인캡슐런트(encapsulant)층의 상기 제1 하부 범프영역을 관통하는 제1 하부 관통 비아에 형성되는 제1 하부 커넥티드 범프; 및
    상기 제2 인캡슐런트(encapsulant)층의 상기 제1 상부 범프영역을 관통하는 제1 상부 관통 비아에 형성되는 제1 상부 커넥티드 범프를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일.
  15. 제11항에 있어서,
    상기 제1 베이스 및 상기 제2 베이스는 각각 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나인 것을 특징으로 하는 엑추에이터의 적층 코일.
KR1020160180308A 2016-12-27 2016-12-27 엑추에이터의 적층 코일 및 그 제조방법 KR101894736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180308A KR101894736B1 (ko) 2016-12-27 2016-12-27 엑추에이터의 적층 코일 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180308A KR101894736B1 (ko) 2016-12-27 2016-12-27 엑추에이터의 적층 코일 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180076155A true KR20180076155A (ko) 2018-07-05
KR101894736B1 KR101894736B1 (ko) 2018-09-04

Family

ID=62920057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180308A KR101894736B1 (ko) 2016-12-27 2016-12-27 엑추에이터의 적층 코일 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101894736B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115966548A (zh) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 一种电感器及芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102189884B1 (ko) * 2019-05-15 2020-12-11 주식회사 옵티맥 렌즈 구동 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007559A (ja) * 2001-06-25 2003-01-10 Murata Mfg Co Ltd 積層電子部品の製造方法および積層電子部品
JP2004047717A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd チップ部品およびその製造方法
KR100818288B1 (ko) 2006-10-17 2008-03-31 삼성전자주식회사 마이크로 액츄에이터의 코일 제조방법
KR20150019588A (ko) * 2013-08-14 2015-02-25 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007559A (ja) * 2001-06-25 2003-01-10 Murata Mfg Co Ltd 積層電子部品の製造方法および積層電子部品
JP2004047717A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd チップ部品およびその製造方法
KR100818288B1 (ko) 2006-10-17 2008-03-31 삼성전자주식회사 마이크로 액츄에이터의 코일 제조방법
KR20150019588A (ko) * 2013-08-14 2015-02-25 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115966548A (zh) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 一种电感器及芯片
CN115966548B (zh) * 2021-09-17 2024-03-12 上海玻芯成微电子科技有限公司 一种电感器及芯片

Also Published As

Publication number Publication date
KR101894736B1 (ko) 2018-09-04

Similar Documents

Publication Publication Date Title
TWI640067B (zh) New embedded package
CN101499445B (zh) 半导体器件及其制造方法
Keser et al. Advances in embedded and fan-out wafer level packaging technologies
US10796975B2 (en) Semiconductor package with supported stacked die
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
CN103715166A (zh) 用于部件封装件的装置和方法
TW201301466A (zh) 無凸塊增層式封裝體翹曲降低技術
CN106233462A (zh) 半导体器件以及半导体器件的制造方法
TWI594382B (zh) 電子封裝件及其製法
KR101894736B1 (ko) 엑추에이터의 적층 코일 및 그 제조방법
US20150079733A1 (en) Three-dimensional system-in-a-package
US11450620B2 (en) Innovative fan-out panel level package (FOPLP) warpage control
JP4420908B2 (ja) 電子素子搭載構造
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
EP1187211A2 (en) Stacked Semiconductor Device
US10978417B2 (en) Wiring structure and method for manufacturing the same
US20210296260A1 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
US20090127665A1 (en) Semiconductor device and manufacturing method thereof
JP2010080781A (ja) 電子デバイス及びその製造方法
JPH11176639A (ja) 平面型インダクタおよび平面型トランス
CN112018064A (zh) 半导体装置封装及其制造方法
US20130087921A1 (en) Semiconductor Arrangement for Galvanically Isolated Signal Transmission and Method for Producing Such an Arrangement
TW201218322A (en) Semiconductor package structure and manufacturing method thereof
KR101060120B1 (ko) 칩 스케일 반도체 패키지 및 그 제조 방법
US20210098268A1 (en) Method of fabricating carrier for wafer level package by using lead frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant