JP2011039264A - 積層基板の製造方法 - Google Patents

積層基板の製造方法 Download PDF

Info

Publication number
JP2011039264A
JP2011039264A JP2009186268A JP2009186268A JP2011039264A JP 2011039264 A JP2011039264 A JP 2011039264A JP 2009186268 A JP2009186268 A JP 2009186268A JP 2009186268 A JP2009186268 A JP 2009186268A JP 2011039264 A JP2011039264 A JP 2011039264A
Authority
JP
Japan
Prior art keywords
substrate
land portion
insulating substrate
via hole
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009186268A
Other languages
English (en)
Inventor
Atsuhiro Uratsuji
淳広 浦辻
Kazunari Otaka
一成 尾高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2009186268A priority Critical patent/JP2011039264A/ja
Priority to PCT/JP2010/063330 priority patent/WO2011018983A1/ja
Priority to TW99126633A priority patent/TW201108906A/zh
Publication of JP2011039264A publication Critical patent/JP2011039264A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】LDI露光方式を用いて積層基板を製造する際に、積層による位置ずれの累積を抑えて、製品の歩留まりを向上させることができる積層基板の製造方法を提供する。
【解決手段】絶縁基板12を挟んで一方の側のランド部14と接続するビアホール15、及び他方の側のランド部14を形成する。フレキシブル基板等の絶縁基板12を挟んで、一方のランド部14に対する他方のランド部14の、所定の基準位置からのずれ量に対して、前記ずれ量を減少させる方向に、他方のランド部14の位置を移動させる位置補正を行って、レーザ光による回路パターンの描画を行う。この後、絶縁基板12を挟んで、一方の側のランド部14と接続するビアホール14、及び他方の側のランド部14を形成する。
【選択図】図1

Description

この発明は、レーザビームを走査して所望のパターンを絶縁基板上のレジストに直接描画するLDI(Laser Direct Imaging)露光機を用いて、絶縁基板上に回路パターンを形成する積層基板の製造方法に関する。
従来、レーザビームを走査して所望の回路パターンを形成するLaser Direct Imaging露光機(以下、LDI露光機と称す。)を用いた多層基板等の積層基板の製造方法は、フォトマスクを用いる必要が無く、回路パターンを絶縁基板上のレジストに直接描画することができるので、他品種少量生産による多層基板の製造において、コストの削減と納期の短縮に好適なものである。また、多層基板を製造する際のアライメントを光学的に行うことができ、正確な積層が可能である。
例えば、特許文献1に開示されたLDI露光器を用いた描画方法は、レーザビームを主走査方向へ偏向させると共にテーブルに載置された被描画体を副走査方向へ移動させて、被描画体の表面にパターンを描画し、さらに、被描画体の裏面に目印として有底の凹部を形成する凹部形成手段を前記テーブルに設けたものである。これにより、感光材料の種類にかかわらず、アライメントマークの位置を知ることができ、表面側に対する裏面側の位置を精度良く定めることができる。
特開2009−58905号公報
しかしながら、従来のLDI露光機を用いた積層基板の製造方法の場合、絶縁基板を1枚ずつ積層する毎にアライメントを行い、レーザ光による露光を行っているので、積層誤差が累積するという問題があった。即ち、図5に示すように、絶縁基板2の裏面側に銅箔の回路パターンのランド部4が形成され、その絶縁基板2の表側に接着層のプリプレグ7を介して銅箔6を積層しパターンニングする場合、図5(a)に示すように、表裏の回路を接続するビアホール5の基準位置P0に対して、絶縁基板4とプリプレグ7の熱プレス成形時の収縮により、ビアホール5の中心位置がP1にずれてしまう。その状態で、次工程において、所定の基準位置P0にビアホール5が位置するように、エッチングやレーザ光によりビアホール5の穴開け、及びビアホール5のメッキ8を行うと、図5(b)に示すように、裏面のランド部4とビアホール5のメッキ8とが接続しない場合があった。この後、銅箔6のパターンニングを行っても、表裏の回路が接続されず不良品となる(図5(c))。
そこで、図6に示すように、LDI露光機を用いた積層基板の製造において、絶縁基板2の熱プレス成形による縮みに合わせて、ビアホール5の中心位置をP1に移動させて、エッチングやレーザ光によりビアホール5の穴開け、及びビアホール5にメッキ8を施すことも行われている(図6(a),(b))。
この場合、収縮した絶縁基板2及びそのランド部4に対して、ビアホール5やその他の回路パターンの位置ずれの問題は発生しないが、最初に大きな位置ずれが発生すると、そのまま次工程が行われ、最終的に基準位置P0を基準としてソルダーレジスト9の塗布やその他の部材との位置あわせを行う際に、図6(d)に示すように、最外層のソルダーレジスト9等とは位置があわず、不良品となるものであった。
この発明は、上記背景技術に鑑みて成されたもので、LDI露光方式を用いて積層基板を製造する際に、積層による位置ずれの累積を抑えて、製品の歩留まりを向上させることができる積層基板の製造方法を提供することを目的とする。
この発明は、LDI露光方式を用いて絶縁基板の表面に回路パターンを形成し、前記基板の表裏に位置したランド部同士が、ビアホールを介して層間接続された積層基板の製造方法であって、前記絶縁基板を挟んで一方の側のランド部と接続するビアホール、及び他方の側のランド部を形成する際に、前記一方のランド部の所定の基準位置からのずれ量に対して、前記一方のランド部との前記ずれ量を減少させる方向に、前記他方のランド部の位置を移動させる位置補正を行って、レーザ光による回路パターンの描画を行い、前記ビアホールを介して前記一方のランド部と前記他方のランド部とを層間接続する積層基板の製造方法である。
また、表面に銅箔が設けられた前記絶縁基板に、レーザ光により所定位置に前記ビアホールを形成する際に、前記位置補正と同様の前記位置補正を行い、この後、前記ビアホール内にメッキを施して、前記レーザ光による回路パターンの描画を、前記位置補正を施して行うものである。前記絶縁基板は、ポリイミド等のフレキシブル基板である。
この発明の積層基板の製造方法によれば、LDI露光方式を用いて積層基板を製造する場合にも、積層によるビアホール等の位置ずれを抑えて、製品の歩留まりを向上させることができる。これより、多品種少量生産における積層基板の製造効率を上げて、コストを抑えることが可能となる。
この発明の一実施形態の積層基板の製造工程の一部を示した概略断面図である。 この発明の一実施形態の積層基板の積層工程を示した概略断面図である。 この発明の一実施形態の積層基板の積層工程のフローチャートである。 この発明の一実施形態の積層基板の位置合わせの概念を示すグラフである。 従来の積層基板の積層行程を示す概略断面図である。 従来の積層基板の自動位置合わせによる積層行程を示す概略断面図である。
以下、この発明の積層基板の製造方法の一実施形態について、図1〜図4を基にして説明する。この実施形態の積層基板10は、複数層積層されたポリイミド等のフレキシブルな絶縁基板12が積層されたもので、各層間にはLDI露光方式を用いて、回路パターン及びその回路パターンのランド部14が形成されている。各絶縁基板12を挟んで表裏には、回路パターンのランド部14同士を接続するビアホール15が形成されている。各層の回路は、ビアホール15のメッキ18により層間接続され、電気的接続が図られている。
この積層基板10の製造方法は、図2(a)に示すように、裏面側に銅箔の回路パターンのランド部14が形成された絶縁基板12の表側に、接着層のプリプレグ17を介して銅箔16を積層する。このとき、裏面側のランド部14の位置は、あらかじめ決められた各ランド部の位置である基準位置P0に対して、絶縁基板14とプリプレグ17の熱プレス成形時の収縮により、ビアホール15の中心位置がP1にずれてしまう。この収縮は、公知の手段により、絶縁基板12の成形前後において、絶縁基板12に設けられた検知用のマークの位置を読み取ることにより認識される。
そこで、この実施形態におけるLDI露光方式を用いた積層基板の製造方法では、位置ずれを徐々に補正して回路パターンの描画を行うものである。先ず、図3に示すように、レーザ光による露光の前に、熱収縮によるずれを補正する補正用伸縮率を、たとえばX軸方向にα、Y軸方向にβと決める(s1)。さらに、所定の閾値と比較する(s2)。この閾値は、例えば補正してもランド部14との接続が確実に成されないような大きなずれ量である。次に、その絶縁基板12の基準位置P0の座標を設定する(s3)。このとき、補正用伸縮率による位置補正量=|P1−P2|は、ランド部14からビアホール15の底部が外れない程度の量である。ここで、収縮位置=P1、補正位置=P2とする。この後、レーザ光による露光を開始する(s4)。
レーザ光による回路パターンの描画に先立ち、その基板の成形後の収縮位置P1の測定値に対して、基準位置P0との各座標の差=|P0−P1|について、上記閾値と比較する(s5)。この比較により、ずれ量が所定の閾値、例えば補正してもランド部14との接続が確実に成されないような大きなずれ量の場合は、不良基板として分ける。一方、閾値以内の場合は、この差=|P0−P1|があらかじめ設定した補正用伸縮率による補正量の範囲内であるか否かを判断する(s6)。
この差=|P0−P1|が位置補正量の範囲以内である場合は、補正を行うことなく、基準位置P0を基にレーザ光による回路パターンの描画を行い、回路パターン及びビアホール15を形成する(s7)。即ち、あらかじめ設定した補正用伸縮率(α,β)以内の位置ずれについては、図4に示す点eのように、基準位置P0を基準とした描画を行い、伸縮による補正は行わずに露光する。この場合、収縮による位置ずれの量は、ランド部14の半径より十分に小さく、確実に表裏のランド部14の接続がビアホール15により可能となるからである。
一方、この差が補正用伸縮率による補正量の範囲を超えている場合は、レーザ光による描画を、X軸方向にα、Y軸方向にβだけ伸縮率を掛けた値で位置補正して描画する(s7)。この場合、図4の点f,gのようにX軸方向又はY軸方向の一方が補正用伸縮率よりも大きくずれていても、補正により所定の閾値以内に修正すれば、層間接続が可能となる。さらに、点hのように、XY両軸方向ともに大きくずれていても、補正により、層間接続可能な範囲、即ち閾値の範囲内に修正することにより、後述するように、積層基板10においては、最終的なずれ量を小さくして、所定の許容誤差の範囲内とすることができる。
この状態で、図1(a)及び図2(c)に示すように、表裏のランド部14がビアホール15により接続され、確実に層間接続が図られた状態となる。なお、図2(b),(c)に示すように、ビアホール15の形成、レーザ照射による露光、及び外層の回路パターンを形成した後では、その間のレーザ照射やパターンニング処理による熱の影響で、絶縁基板12の収縮が生じ、僅かに絶縁基板12の収縮による位置ずれが生じる。従って、まずビアホール15の形成時に、成形後の絶縁基板12に対する上記補正用伸縮率を設定してビアホール15の穴あけをエッチングやレーザ加工により行う。さらに、そのビアホール15の位置について、図2(c)に示すように、上記補正用伸縮率を設定して、補正位置=P3に収縮した位置を基準として、レジストの塗布及び銅箔16による回路パターンの露光、エッチングを行う。さらに、図2(d)に示すように、ソルダーレジスト19の塗布やその他の部材との位置あわせを行う際には、図2(d)に示すように、基準位置P0を基準としたパターンニングでよい。
このように複数の行程において、絶縁基板12の収縮が生じるような場合、収縮率を考慮した補正用伸縮率を、積層工程の適宜の段階で適用することにより、最終的な回路パターンの位置ずれを最小限に抑えることができる。また、積層基板10に於いて、複数回繰り返すことにより、図1(a),(b)に示すように、1層目絶縁基板12aの収縮量=位置ずれの量=|P0−P1|が大きく、例えば最終的な表層の回路パターンについて半田付け等を行うための位置の許容誤差を超えていても、上述の補正を繰り返して、第2層目の絶縁基板12bの位置を基準位置P0に近づけるように、所定の補正用伸縮率(α,β)により補正し、これを次の第3層目の絶縁基板12cの積層においても行うことにより、徐々に基準位置P0に近づき、最終的には、許容誤差の範囲に収まるようにすることができる。
この実施形態の積層基板の製造方法によれば、LDI露光方式を用いて多品種少量生産の積層基板を製造する際に、絶縁基板12の収縮による各層間でのビアホール15とランド部14の位置ずれが生じても、層間接続を確実に行うことができ、最終的な回路パターンの各部の位置ずれを許容誤差の範囲に収めることが可能となる。これにより、積層基板10の製造歩留まりが向上し、生産効率の向上と、コストの削減にも寄与する。
なお、この発明の積層基板の製造方法は、絶縁基板の補正用伸縮率を適宜設定可能なものであり、その絶縁基板の積層数や、熱膨張係数、収縮率、厚さ等により適宜設定可能なものである。また、適用される絶縁基板は、ポリイミド等のフレキシブル基板が好適なものであるが、リジッド基板にも適用可能なものである。
10 積層基板
12 絶縁基板
14 ランド部
15 ビアホール
16 銅箔

Claims (3)

  1. LDI露光方式を用いて絶縁基板の表面に回路パターンを形成し、前記基板の表裏に位置したランド部同士が、ビアホールを介して層間接続された積層基板の製造方法において、
    前記絶縁基板を挟んで一方の側のランド部と接続するビアホール、及び他方の側のランド部を形成する際に、前記一方のランド部の所定の基準位置からのずれ量に対して、前記一方のランド部との前記ずれ量を減少させる方向に、前記他方のランド部の位置を移動させる位置補正を行って、レーザ光による回路パターンの描画を行い、前記ビアホールを介して前記一方のランド部と前記他方のランド部とを層間接続することを特徴とする積層基板の製造方法。
  2. 表面に銅箔が設けられた前記絶縁基板に、レーザ光により所定位置に前記ビアホールを形成する際に、前記位置補正と同様の位置補正を行い、この後、前記ビアホール内にメッキを施して、前記レーザ光による回路パターンの描画を、前記位置補正を施して行う請求項1記載の積層基板の製造方法。
  3. 前記絶縁基板はフレキシブル基板である請求項1又は2記載の積層基板の製造方法。
JP2009186268A 2009-08-11 2009-08-11 積層基板の製造方法 Pending JP2011039264A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009186268A JP2011039264A (ja) 2009-08-11 2009-08-11 積層基板の製造方法
PCT/JP2010/063330 WO2011018983A1 (ja) 2009-08-11 2010-08-05 積層基板の製造方法
TW99126633A TW201108906A (en) 2009-08-11 2010-08-10 Method for producing laminated substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009186268A JP2011039264A (ja) 2009-08-11 2009-08-11 積層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011039264A true JP2011039264A (ja) 2011-02-24

Family

ID=43586161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009186268A Pending JP2011039264A (ja) 2009-08-11 2009-08-11 積層基板の製造方法

Country Status (3)

Country Link
JP (1) JP2011039264A (ja)
TW (1) TW201108906A (ja)
WO (1) WO2011018983A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038176A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法
JP2014038175A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法
WO2014155830A1 (ja) * 2013-03-29 2014-10-02 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラムを記録した記録媒体及び描画方法
JP2014206648A (ja) * 2013-04-12 2014-10-30 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
JP2017199010A (ja) * 2017-06-14 2017-11-02 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
JP2018159956A (ja) * 2018-07-05 2018-10-11 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
CN108076596B (zh) * 2016-11-17 2020-06-23 华邦电子股份有限公司 线路板的制造方法
TWI662875B (zh) * 2016-11-17 2019-06-11 華邦電子股份有限公司 線路板的製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319395A (ja) * 1989-06-16 1991-01-28 Hitachi Ltd 厚膜薄膜混成多層配線基板の製造方法
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
JP2002190655A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd プリント配線板の製造方法と露光方法
JP2004047717A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd チップ部品およびその製造方法
WO2007125791A1 (ja) * 2006-04-24 2007-11-08 Alps Electric Co., Ltd. 配線基板の製造方法
JP2008078464A (ja) * 2006-09-22 2008-04-03 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法および穴明け装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319395A (ja) * 1989-06-16 1991-01-28 Hitachi Ltd 厚膜薄膜混成多層配線基板の製造方法
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
JP2002190655A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd プリント配線板の製造方法と露光方法
JP2004047717A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd チップ部品およびその製造方法
WO2007125791A1 (ja) * 2006-04-24 2007-11-08 Alps Electric Co., Ltd. 配線基板の製造方法
JP2008078464A (ja) * 2006-09-22 2008-04-03 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法および穴明け装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038176A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法
JP2014038175A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法
KR20150043329A (ko) * 2012-08-14 2015-04-22 가부시키가이샤 아도테크 엔지니어링 묘화 장치, 노광 묘화 장치, 묘화 방법 및 프로그램을 기억한 기록 매체
KR102094728B1 (ko) * 2012-08-14 2020-03-30 가부시키가이샤 아도테크 엔지니어링 묘화 장치, 노광 묘화 장치, 묘화 방법 및 프로그램을 기억한 기록 매체
WO2014155830A1 (ja) * 2013-03-29 2014-10-02 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラムを記録した記録媒体及び描画方法
JP2014199298A (ja) * 2013-03-29 2014-10-23 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
KR20150138180A (ko) * 2013-03-29 2015-12-09 가부시키가이샤 아도테크 엔지니어링 묘화 장치, 노광 묘화 장치, 프로그램을 기록한 기록 매체 및 묘화 방법
CN105143985A (zh) * 2013-03-29 2015-12-09 株式会社阿迪泰克工程 描绘装置、曝光描绘装置、记录有程序的记录介质以及描绘方法
KR102138066B1 (ko) * 2013-03-29 2020-07-27 가부시키가이샤 아도테크 엔지니어링 묘화 장치, 노광 묘화 장치, 프로그램을 기록한 기록 매체 및 묘화 방법
JP2014206648A (ja) * 2013-04-12 2014-10-30 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
JP2017199010A (ja) * 2017-06-14 2017-11-02 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
JP2018159956A (ja) * 2018-07-05 2018-10-11 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法

Also Published As

Publication number Publication date
TW201108906A (en) 2011-03-01
WO2011018983A1 (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
WO2011018983A1 (ja) 積層基板の製造方法
CN111511129B (zh) 一种不对称板的制作方法
JP5673719B2 (ja) 電子部品の製造装置およびその製造方法
JP5710152B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP4617941B2 (ja) 回路形成基板の製造方法
JP2010087168A (ja) 多層プリント配線板の製造方法
TWI469706B (zh) 可撓折的電路板及其製作方法
JP4952044B2 (ja) 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
JP5407470B2 (ja) 多層回路基板の製造方法
JP2006324378A (ja) 多層プリント配線板およびその製造方法
JP5359757B2 (ja) 多層プリント配線板の位置認識マーク
CN211531434U (zh) 阶梯型电路板
JP2019033223A (ja) 多層プリント配線板の製造方法、および多層プリント配線板
TW200930205A (en) Multilayer printed circuit board and method for manufacturing the same
JP2010263035A (ja) プリント配線板の製造方法
CN114900987B (zh) 一种高密度线路板对位焊接结构及生产方法
CN113873761B (zh) 印制电路板的制作方法及印制电路板
KR101504543B1 (ko) 복층 구조의 패턴 형성용 마스크 및 이의 제조 방법
CN114900976B (zh) 一种高密度线路板对位焊接结构及生产方法
JP5347888B2 (ja) 多層プリント配線板の製造方法
JP5067062B2 (ja) プリント配線板
KR20090099807A (ko) 다층 인쇄회로기판의 제조방법
JP2002329964A (ja) 多層プリント配線板の製造方法
JP2007189202A (ja) 回路基板の製造方法
JP2002290044A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120719

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212