CN114900987B - 一种高密度线路板对位焊接结构及生产方法 - Google Patents
一种高密度线路板对位焊接结构及生产方法 Download PDFInfo
- Publication number
- CN114900987B CN114900987B CN202210385567.XA CN202210385567A CN114900987B CN 114900987 B CN114900987 B CN 114900987B CN 202210385567 A CN202210385567 A CN 202210385567A CN 114900987 B CN114900987 B CN 114900987B
- Authority
- CN
- China
- Prior art keywords
- welding
- chip
- circuit board
- pin
- outer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003466 welding Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 229910000679 solder Inorganic materials 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- 238000005553 drilling Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000004913 activation Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 27
- 230000008602 contraction Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明提供了一种高密度线路板对位焊接结构及生产方法，高密度线路板对位焊接结构包括高密度线路板，焊接点和芯片，焊接点在所述高密度线路板的焊盘上，所述焊接点和所述芯片上的管脚和所述焊接点匹配，所述焊接点的形状和所述芯片上的管脚形状匹配；该生产方法生产的对位焊接结构，解决了生产过程中，菲林涨缩、板材涨缩所造成的焊盘移位、造成的芯片管脚对位偏差，进而形成的焊接不良。实现了管脚的二次定位，焊接点和芯片管脚的准确对位焊接，对PCB板的生产设备要求进一步的降低，可以降低设备的精度要求和成产规范要求，提升生产效率；提升了贴片效率，实现了高效和高品质生产。
Description
技术领域
本发明涉及到高密度线路板的生产制造，尤其涉及到高密度线路板对位焊接结构的生产方法。
背景技术
随着目前电子技术的飞速发展，电子产品中几乎必不可少的印刷线路板 的制造工艺也得到了巨大的发展。目前，随着半导体微电子技术的飞速发展， 促使半导体封装向高密度化发展。使得封装基板的线宽线距、孔径、焊盘更 加细小化，焊盘直径由200um发展到50um，线宽线距向15um发展。
而目前所采用的利用菲林制作阻焊开窗的工艺受限于曝光设备对位精确 度、产品本身涨缩、菲林的解析度、油墨的显影解析度等的限制，使得在生产过程中经常出现偏位、偏移，导致封装对位时准确的中心对位，导致焊接面积不足，同时也容易造成封装锡膏残留，不足或者脱焊等一系列的问题，为了解决这一问题，采用了一种新的生产方法，做到快速快捷的方便的完成封装。因此，现有技术存在缺陷，需要改进。
发明内容
本发明提供一种高密度线路板对位焊接结构的生产方法,解决的上述问题。
为解决上述问题，本发明提供的技术方案如下：一种高密度线路板对位焊接结构及生产方法，所述高密度线路板对位焊接结构包括高密度线路板，焊接点和芯片，所述焊接点在所述高密度线路板的焊盘上，所述焊接点和所述芯片上的管脚和所述焊接点匹配，所述焊接点的形状和所述芯片上的管脚形状匹配；
所述生产方法包括以下步骤；
第一步：首板确认，判断是否需要对位焊接结构设计，钻带调节，压合后外层线路整板电镀；
第二步：外层线路菲林调节，外层线路制作；
第三步：芯片位焊接点检测，确认偏移量；确认是否满足返工条件；
第四步：辅助菲林制作；
第五步：沉铜，局部沉铜，形成焊接点；所述沉铜厚度小于或等于阻焊厚度；
第六步：阻焊制作；所述阻焊制作还包括阻焊菲林制作；
第七步：下工序。
优选的技术方案，所述辅助菲林上对应设有管脚投影，所述管脚投影的尺寸小于管脚的尺寸，且大于最小焊接面积，所述管脚投影的形状和所述管脚的形状相同。
优选的技术方案，所述阻焊菲林为外层线路焊盘和辅助菲林重叠，所述辅助菲林上多出的部分增加到线路焊盘上，进而根据增加后的焊盘形成的阻焊菲林。
优选的技术方案，所述外层线路上芯片位焊盘设计必完成设计增加单边1-2mil，所述阻焊菲林上阻焊开窗同样比完成设计的焊盘尺寸大1-2mil。
优选的技术方案，所述辅助菲林上的每个管脚投影中心位置和所述芯片上的管脚的中心位置一一对应。
优选的技术方案，所述外层线路中针对焊盘之间间距小于3mil的设计，所述蚀刻后公差走正公差。
优选的技术方案，所述阻焊制作中，焊盘之间的阻焊桥小于3mil的通过二次阻焊印刷，单独印组焊桥。
优选的技术方案，所述阻焊制作中，焊盘之间的阻焊桥小于3mil的不需要印刷阻焊桥。
优选的技术方案，所述外层线路变形或者外形线路芯片位偏位大于等于1mil。
优选的技术方案，所述辅助菲林，所述辅助菲林上设有曝光点，所述曝光点和所述芯片上的管脚位置匹配，所述辅助菲林曝光显影露出所述管脚位。
相对于现有技术的有益效果包括如下：
1）解决了生产过程中，菲林涨缩、板材涨缩所造成的焊盘移位、造成的芯片管脚对位偏差，进而形成的焊接不良。
2）实现了管脚的二次定位，焊接点和芯片管脚的准确对位焊接，同时由于焊锡的的堆积效应，使得多余的焊锡得到充足的位置放置，进一步的避免了短路的发生。
3）对PCB板的生产设备要求进一步的降低，可以降低设备的精度要求和成产规范要求，提升生产效率。
4）提升了贴片效率，实现了高效和高品质生产。
具体实施方式
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本说明书所使用的术语“固定”、“一体成型”、“左”、“右”以及类似的表述只是为了说明的目的，结构相似的单元是用以相同标号标示。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。
在线路板的生产中，线路板的层数越多，对位的难度就越大， 同时芯片的涨缩系数和滑板的比例也会增加，由于涨缩系数的不同，滑板等一系列的问题产生，导致钻孔需要对应的比例的调整，使导通孔对应内层的相对应位置的焊盘实现电性能导通，由于内层线路的涨缩、钻孔的位置调整，这些都会使得外层线路对应的调整，外层线路的调整和钻孔的调整，同时还有外层线路蚀刻参数的问题，外层线路对位的位置，导致芯片的图形变位或者整体形状的变化，使得芯片封装出现无法对位，或者局部芯片管脚偏位严重无法满足焊接需求等一系列的问题。
所述高密度线路板对位焊接结构包括高密度线路板，焊接点和芯片，所述焊接点在所述高密度线路板的焊盘上，所述焊接点和所述芯片上的管脚和所述焊接点匹配，所述焊接点的形状和所述芯片上的管脚形状匹配。
一种高密度线路板对应焊接结构的生产方法，包括以下步骤：
第一步：首板确认，判断是否需要对位焊接结构设计，钻带调节，压合后外层线路整板电镀；在所述整板电镀前，需要靶标对位，所述靶标对位确认钻带资料是否和线路板内层焊盘位置对应，同时还包括钻首板，所述钻首板后通过X_RAY机扫描，通过多点扫描确认钻孔和焊盘的对位情况，钻带不调整恰好在内层焊盘的中心位置，则线路板生产按照常规生产，不需要对位焊接结构的生产操作，如果钻带和内层焊盘不能中心对位，且如果中心对位偏差超过0.1mm，则需要调整钻带，同时进行下一步的第一次图形操作。
第二步：外层线路菲林调节，外层线路制作；在所述外层线路菲林调节中，包括芯片对应焊接焊盘的单独预大，由于高密度线路板的焊盘间尺寸小于等于3mil，因此预大到是生产的最小蚀刻间距即可。对于间距大于0.1mm的，优选按照铜厚的不同进行不同参数的预大。所述外层线路中针对焊盘之间间距小于3mil的设计，所述蚀刻后公差走正公差。
第三步：芯片位焊接点检测，确认偏移量；确认是否满足返工条件；所述外层线路变形或者外形线路芯片位偏位大于等于1mil。对于蚀刻过度，所述外层线路芯片位焊接点宽度减小或者对位偏差大于1mil的均需要进行沉铜处理。
第四步：辅助菲林制作；所述辅助菲林上设有曝光点，所述曝光点和所述芯片上的管脚位置匹配，所述辅助菲林曝光显影露出所述管脚位；所述辅助菲林上根据调整钻带设置靶标点和对位孔的曝光点，所述曝光点同样为菲林的对位点，在所述芯片位置的周边设置钻孔的对位点，所述钻孔的对位点和所述对应的钻孔完成孔径尺寸相同。所述辅助菲林上对应设有管脚投影，所述管脚投影的尺寸小于管脚的尺寸，且大于最小焊接面积，所述管脚投影的形状和所述管脚的形状相同。
所述辅助菲林上的每个管脚投影中心位置和所述芯片上的管脚的中心位置一一对应。
为了准确的对位，优选在每个所述芯片的对应位置选择二次对位点，所述二次对位点为芯片四周孔径为0.4-1.0mm的金属孔或者非金属孔。
所述辅助菲林上曝光点曝光显影后露出铜，其余位置由菲林膜覆盖在铜面上保护铜面。
第五步：沉铜，局部沉铜，形成焊接点；所述沉铜厚度小于或等于阻焊厚度；所述沉铜还包括活化方便基材上沉铜，在沉铜之前，通过辅助菲林进行贴膜、曝光、显影。
第六步：阻焊制作；所述阻焊制作还包括阻焊菲林制作；所述阻焊菲林为外层线路焊盘和辅助菲林重叠，所述辅助菲林上多出的部分增加到线路焊盘上，进而根据增加后的焊盘形成的阻焊菲林。所述阻焊制作之后，通过磨板打磨使焊接点尽量平整。
实施例一：
一款十层以上的线宽间距分别为3mil的高密度线路板，完成板厚为1.0mm，为保证压合厚度小于0.9mm，且保证层间厚度满足电性能需求，对于内层铜厚1OZ的PP片厚度至少一张2116的半固化片，对于内层铜厚0.5OZ的PP片厚度至少一张1080的半固化片，这就导致了芯片的选择中最厚的芯片厚度不超过0.2mm，在芯片的蚀刻、压合过程中，芯片越薄、PP片的实用数量越多、菲林的曝光次数，这些因素导致了涨缩系数、压合过程中的相对移位、菲林的变形系数，这些都导致了压合后的线路板的外层线路和对应钻带的不确定性。
在压合后，根据X_RAY机测量，500*400mm的排版，涨缩在万分之三到万分之五的很多。由于菲林变形、压合后的涨缩导致芯片的管脚对应变形或者偏位，由于现今线路板生产的高精密性，线路板上对应的芯片管脚的焊盘大多为3mil的线宽和3mil的线距，由于线路蚀刻公差和偏位的影响，导致高精密的压合设备和蚀刻设备也需要按照严格的操作才能够进行生产。任何的一点蚀刻过度和菲林变形都导致芯片管脚焊接面积不足和良率下降，造成成本的大幅度提升。
实施例二：
对于多层高精度的线路板生产，在所述的生产中，同样有高精度芯片为BGA焊接结构，所述BGA焊接结构中焊盘尺寸小于0.1mm，焊盘间距小于3mil，这样结构的对位焊接，很容易造成短路和焊接面积不足，形成产品良率下降同时生产成本增加。通过此种生产，在锡膏的特性作用下，多余的锡膏延展在焊接点的周围，同时实现焊盘和管脚面积的充分接触。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (7)
1.一种高密度线路板对位焊接结构的生产方法，其特征在于，所述高密度线路板对位焊接结构包括高密度线路板，焊接点和芯片，所述焊接点在所述高密度线路板的焊盘上，所述焊接点和所述芯片上的管脚相对应，所述焊接点的形状和所述芯片上的管脚形状匹配；
所述生产方法包括以下步骤，
第一步：首板确认，判断是否需要对位焊接结构设计，钻带调节，压合后外层线路整板电镀；
第二步：外层线路菲林调节，外层线路制作；
第三步：芯片位焊接点检测，确认偏移量，确认是否满足返工条件；
第四步：辅助菲林制作；所述辅助菲林上对应设有管脚投影，所述管脚投影的尺寸小于管脚的尺寸，且大于最小焊接面积，所述管脚投影的形状和所述管脚的形状相同；所述辅助菲林上设有曝光点，所述曝光点和所述芯片上的管脚位匹配，所述辅助菲林曝光显影露出所述管脚位；
第五步：沉铜，在辅助菲林的管脚投影位置进行沉铜以形成焊接点；所述沉铜厚度小于或等于阻焊厚度；所述沉铜还包括活化，以方便基材上沉铜，在沉铜之前，还包括通过辅助菲林进行贴膜、曝光、显影；
第六步：阻焊制作；所述阻焊制作还包括阻焊菲林制作，其中，外层线路焊盘和辅助菲林的管脚投影重叠，所述辅助菲林的管脚投影重叠后多出的部分增加到外层线路焊盘上，进而根据增加后的焊盘形成所述阻焊菲林；
第七步：下工序。
2.根据权利要求1所述的高密度线路板对位焊接结构的生产方法，其特征在于，所述外层线路上芯片位焊盘设计比完成设计单边增加1-2mil，所述阻焊菲林上阻焊开窗同样比完成设计的焊盘尺寸大1-2mil。
3.根据权利要求1所述的高密度线路板对位焊接结构的生产方法，其特征在于，所述辅助菲林上的每个管脚投影中心位置和所述芯片上的管脚的中心位置一一对应。
4.根据权利要求1所述的高密度线路板对位焊接结构的生产方法，其特征在于，所述外层线路中针对焊盘之间间距小于3mil的设计，蚀刻后公差走正公差。
5.根据权利要求1所述的高密度线路板对位焊接结构的生产方法，其特征在于，所述阻焊制作中，焊盘之间的阻焊桥小于3mil的通过二次阻焊印刷，单独印组焊桥。
6.根据权利要求1所述的高密度线路板对位焊接结构的生产方法，其特征在于，所述阻焊制作中，焊盘之间的阻焊桥小于3mil的不需要印刷阻焊桥。
7.根据权利要求1所述的高密度线路板对位焊接结构的生产方法，其特征在于，所述外层线路变形或者外层线路上的芯片位焊接点偏位大于等于1mil。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210385567.XA CN114900987B (zh) | 2022-04-13 | 2022-04-13 | 一种高密度线路板对位焊接结构及生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210385567.XA CN114900987B (zh) | 2022-04-13 | 2022-04-13 | 一种高密度线路板对位焊接结构及生产方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114900987A CN114900987A (zh) | 2022-08-12 |
| CN114900987B true CN114900987B (zh) | 2024-02-02 |
Family
ID=82716981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210385567.XA Active CN114900987B (zh) | 2022-04-13 | 2022-04-13 | 一种高密度线路板对位焊接结构及生产方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114900987B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196731A (ja) * | 2000-01-13 | 2001-07-19 | Sony Corp | バンプ形成方法および半導体チップの接合方法 |
| CN103687466A (zh) * | 2012-08-30 | 2014-03-26 | 株式会社日立高新技术仪器 | 部件安装方法和部件安装装置 |
| CN104216232A (zh) * | 2013-05-29 | 2014-12-17 | 无锡华润上华科技有限公司 | 改善光刻胶固化后变形及半导体器件保护层曝光的方法 |
| CN107567200A (zh) * | 2017-09-22 | 2018-01-09 | 广州兴森快捷电路科技有限公司 | 电路板焊盘修复方法 |
| CN208338000U (zh) * | 2018-05-04 | 2019-01-04 | 东莞塘厦裕华电路板有限公司 | 印刷集成电路板备用管位结构 |
| CN109511231A (zh) * | 2018-12-27 | 2019-03-22 | 深圳市确保电子有限公司 | 一种ic焊盘阻焊防短路设计 |
| WO2020054620A1 (ja) * | 2018-09-10 | 2020-03-19 | 株式会社デンソー | スリーブはんだ付け装置 |
| CN110913601A (zh) * | 2019-11-18 | 2020-03-24 | 大连崇达电路有限公司 | 一种阻焊平移菲林的制作方法 |
| CN112654159A (zh) * | 2020-12-09 | 2021-04-13 | 广州京写电路板有限公司 | 一种菲林自动补正的方法 |
-
2022
- 2022-04-13 CN CN202210385567.XA patent/CN114900987B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196731A (ja) * | 2000-01-13 | 2001-07-19 | Sony Corp | バンプ形成方法および半導体チップの接合方法 |
| CN103687466A (zh) * | 2012-08-30 | 2014-03-26 | 株式会社日立高新技术仪器 | 部件安装方法和部件安装装置 |
| CN104216232A (zh) * | 2013-05-29 | 2014-12-17 | 无锡华润上华科技有限公司 | 改善光刻胶固化后变形及半导体器件保护层曝光的方法 |
| CN107567200A (zh) * | 2017-09-22 | 2018-01-09 | 广州兴森快捷电路科技有限公司 | 电路板焊盘修复方法 |
| CN208338000U (zh) * | 2018-05-04 | 2019-01-04 | 东莞塘厦裕华电路板有限公司 | 印刷集成电路板备用管位结构 |
| WO2020054620A1 (ja) * | 2018-09-10 | 2020-03-19 | 株式会社デンソー | スリーブはんだ付け装置 |
| CN109511231A (zh) * | 2018-12-27 | 2019-03-22 | 深圳市确保电子有限公司 | 一种ic焊盘阻焊防短路设计 |
| CN110913601A (zh) * | 2019-11-18 | 2020-03-24 | 大连崇达电路有限公司 | 一种阻焊平移菲林的制作方法 |
| CN112654159A (zh) * | 2020-12-09 | 2021-04-13 | 广州京写电路板有限公司 | 一种菲林自动补正的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114900987A (zh) | 2022-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8609539B2 (en) | Embedded semiconductor device substrate and production method thereof | |
| CN1941339B (zh) | 嵌入有半导体ic的基板及其制造方法 | |
| JP2003186173A (ja) | パターン形成方法 | |
| WO2011018983A1 (ja) | 積層基板の製造方法 | |
| US20080223612A1 (en) | Wiring substrate and manufacturing method thereof | |
| US9685376B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4952044B2 (ja) | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 | |
| JP3908610B2 (ja) | 多層配線基板の製造方法 | |
| CN114900987B (zh) | 一种高密度线路板对位焊接结构及生产方法 | |
| CN111918480B (zh) | 印刷电路板中电阻的制作方法及印刷电路板 | |
| US8341833B2 (en) | Method for manufacturing printed wiring board | |
| US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
| CN114900976B (zh) | 一种高密度线路板对位焊接结构及生产方法 | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| KR20110020098A (ko) | 프로브 카드용 스페이스 트랜스포머 및 그 제조방법 | |
| TW564530B (en) | Circuit board for flip-chip semiconductor package and fabrication method thereof | |
| JP4522226B2 (ja) | 電子部品素子の実装方法及び電子装置の製造方法 | |
| US6040093A (en) | Method and transferring conductor patterns to a film carrier, and masks and film carriers to be used therefor | |
| JPH10270815A (ja) | 配線基板及びその製造方法 | |
| TW201018340A (en) | Method for improving yield of solder bumps | |
| JP2004214700A (ja) | 配線基板及びその製造方法 | |
| JP2014011403A (ja) | 配線基板の製造方法 | |
| KR100809807B1 (ko) | 2메탈 ｔａｂ 및 양면 ｃｓｐ, ｂｇａ 테이프 및 그제조방법 | |
| JPH06334346A (ja) | 厚膜・薄膜混成多層配線基板のパターン形成方法 | |
| JP2002217248A (ja) | パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240105 Address after: No. 1551, Penglai Road, Hefei Economic and Technological Development Zone, Anhui Province 230000 Applicant after: Junling Electronics (Hefei) Co.,Ltd. Address before: 518000, Building 12, Building 302, Xinyuan Industrial Zone, Tangwei Community, Fuhai Street, Bao'an District, Shenzhen, Guangdong Province. There are business premises located on the 1st and 2nd floors of Building 10, Xinyuan Industrial Zone, Tangwei Community, Fuhai Street, Bao'an District, Shenzhen, engaged in production and business activities at Foxconn Technology Applicant before: Shenzhen Ruibang Multilayer Circuit Board Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |